JP2016024371A - プリント配線基板及びその製造方法 - Google Patents
プリント配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP2016024371A JP2016024371A JP2014148976A JP2014148976A JP2016024371A JP 2016024371 A JP2016024371 A JP 2016024371A JP 2014148976 A JP2014148976 A JP 2014148976A JP 2014148976 A JP2014148976 A JP 2014148976A JP 2016024371 A JP2016024371 A JP 2016024371A
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- wiring
- forming
- resist
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】プリント配線基板における配線の微細化を図る。【解決手段】絶縁材料からなる絶縁層を形成する工程と、前記絶縁層上にシード層を形成する工程と、前記シード層上に、狭ピッチで配列された複数の導体配線パターンからなる第1のレジストパターンを形成する工程と、前記シード層上に、狭ピッチで配列された複数の導体配線パターンからなる第2のレジストパターンを形成する工程と、前記第1及び第2のレジストパターンから露出した前記シード層上に配線材料を選択的に電気めっきすることで配線を形成する工程とを有するプリント配線基板の製造方法であって、前記第2のレジストパターンを形成する工程は、前記第1のレジストパターンを残した状態でレジスト材料を塗布し、パターン形成位置を前記第1のレジストパターンを形成した位置から前記第1のレジストパターンの配列方向にシフトさせて第2のレジストパターンを形成する。【選択図】図9
Description
本発明は、プリント配線基板及びその製造方法に関し、特に、プリント基板に微細な配線構造を形成する技術に関する。
ICチップ(半導体素子)等を実装するための多層プリント配線基板として、スルーホール導体を有する樹脂性のコア基板上に層間絶縁層と導体層とを交互に積層し、導体層間をビア導体で接続するプリント配線基板などが知られている。
近年のICチップの微細化、高集積化に伴い、例えば、プリント配線基板の最上層に形成される導体パッド数が増大し、導体パッド数の増大によって導体パッドの狭ピッチ化が進行している。このようなパッドの狭ピッチ化に伴い、プリント配線基板の配線ピッチも急速に細線化している(例えば、特許文献1を参照)。
また、特許文献2では、ガラスなどを支持板として絶縁樹脂層上に高密度で配線パターンが形成される副配線基板と、この副配線基板が貼り付けられる主配線基板とを有する多層配線基板が開示されている。この多層配線基板では、2種類のICチップ(MPUやDRAM)が接続される部分、および、これらのICチップの電極間を接続する部分に、高密度配線の形成が可能な副配線基板が設けられている。このような構造とすることにより、実装パッドや配線パターンの狭ピッチ化への対応が図られている。
ところで、一般的な露光機において、パターンの解像度と焦点深度との関係について考察すると、解像度を高くする、例えばパターンのL/S(ラインアンドスペース)を細かくすると、焦点深度は小さくなる傾向にある。また、解像度の高い露光機は高価である。
そこで、解像度をより高くする必要があるICチップの製造工程では、解像度の高い露光機を用い、焦点深度を大きくする必要があるプリント基板の製造工程では、安価で比較的解像度の低い露光機を用いるのが一般的である。
そこで、解像度をより高くする必要があるICチップの製造工程では、解像度の高い露光機を用い、焦点深度を大きくする必要があるプリント基板の製造工程では、安価で比較的解像度の低い露光機を用いるのが一般的である。
しかしながら、例えば、図11(a)、(b)に示すような実装構造100では、隣接して配置される2つのICチップ(CPU103、メモリ105など)間を、プリント基板101上において高密度で配線(符号107)する場合等においては、従来のプリント基板よりも高い解像度が要求されるケースが増えてきている。IC用の露光機を利用すると、焦点深度が小さいこと、コストが高いことが問題となる。
本発明は、プリント配線基板における配線の微細化を、比較的解像度が低い露光機を用いても可能とする技術を提供することを目的とする。
本発明は、プリント配線基板における配線の微細化を、比較的解像度が低い露光機を用いても可能とする技術を提供することを目的とする。
上記目的を達成するためになされた請求項1に係る発明は、絶縁材料からなる絶縁層 を形成する工程と、前記絶縁層上にシード層を形成する工程と、前記シード層上に、狭ピッチで配列された複数の導体配線パターンからなる第1のレジストパターンを形成する工程と、前記シード層上に、狭ピッチで配列された複数の導体配線パターンからなる第2のレジストパターンを形成する工程と、前記第1及び第2のレジストパターンから露出した前記シード層上に配線材料を選択的に電気めっきすることで配線を形成する工程とを有するプリント配線基板の製造方法であって、前記第2のレジストパターンを形成する工程は、前記第1のレジストパターンを残した状態でレジスト材料を塗布し、パターン形成位置を前記第1のレジストパターンを形成した位置から前記第1のレジストパターンの配列方向にシフトさせて第2のレジストパターンを形成する。
本発明によれば、比較的解像度が低い露光機を用いても、プリント配線基板における微細配線を可能とすることができる。
以下、本発明の一実施形態を図1〜図11に基づいて説明する。
本明細書において、プリント基板とは、例えば、多数の電子部品を表面に固定し、その部品間を配線で接続することで電子回路を構成する板状またはフィルム状の部品を指す。主に、基材に対して絶縁性のある樹脂を含浸した基板上に、銅箔など導電体で回路(パターン)配線を構成するものである。プリント基板は、プリント回路、プリント配線、プリント回路板、プリント配線基板などとも呼ばれているが、狭義に解釈されるものではない。また、その製造方法として、コアレス工法やコア有りの工法を用いることができるが、いずれを用いた場合にも適用できるのは言うまでもない。
本明細書において、プリント基板とは、例えば、多数の電子部品を表面に固定し、その部品間を配線で接続することで電子回路を構成する板状またはフィルム状の部品を指す。主に、基材に対して絶縁性のある樹脂を含浸した基板上に、銅箔など導電体で回路(パターン)配線を構成するものである。プリント基板は、プリント回路、プリント配線、プリント回路板、プリント配線基板などとも呼ばれているが、狭義に解釈されるものではない。また、その製造方法として、コアレス工法やコア有りの工法を用いることができるが、いずれを用いた場合にも適用できるのは言うまでもない。
セミアディティブ法とは、例えば、銅箔のない接着剤を塗布した絶縁基板を用い、穴あけ後、全面に無電解銅めっきを析出させ(シード層形成)、めっきレジストで回路パターンを形成し、導体回路としての電解銅めっきを行い、不要部分の無電解めっきをエッチング除去する方法であり、サブトラクティブのパターンめっき法と同じプロセスで作られる。電解銅めっきを用いるため、通常のめっきレジストが使用できるという利点がある。
以下において、本発明の実施の形態によるプリント配線基板及びその製造方法について図面を参照しながら詳細に説明する。図1は、本発明の第1の実施の形態によるプリント配線基板の製造方法の一例を示すプロセスフロー図であり、一例として、コアレス工法によりプリント基板の配線構造(以下、「プリント配線基板」と称する。)を作成する例を示す図である。図2及び図3は、微細配線の形成工程の詳細を示す断面図である。図4から図10までは、微細配線の形成工程の要部における断面図(図2及び図3の要部)と平面図との関係を示す図である。
以下においては、図11に示すような微細配線構造を製造する場合を例にして説明するが、本実施の形態による微細配線形成技術は、このような構造に限定されるものではない。レジスト形成工程としては、セミアディティブ法以外でも適用可能である。例えば、プリント配線板工法を例にすると、サブトラクティブ法、フルアディティブ法などにも適用できる。以下では、セミアディティブ法を用いた工程例を示す。
以下においては、図11に示すような微細配線構造を製造する場合を例にして説明するが、本実施の形態による微細配線形成技術は、このような構造に限定されるものではない。レジスト形成工程としては、セミアディティブ法以外でも適用可能である。例えば、プリント配線板工法を例にすると、サブトラクティブ法、フルアディティブ法などにも適用できる。以下では、セミアディティブ法を用いた工程例を示す。
図1に示す工程例では、まず、例えば厚さ18μm程度のCu箔からなるキャリア3付きの銅箔5(厚さ3μmから5μm)をプリベーク材などの基材1の両面に形成した構造において(図1(a))、図1(b)、図4に示すように、銅箔5上に導体パターン7を形成する。尚、図4〜図10では、裏面側の銅箔5等を省略している。この導体パターン7は、例えば、プリント基板製造用の解像度を有する露光機で十分に解像できる程度の大きなサイズのパターンである。
次いで、図1(c)に示すように、その表面を絶縁層11で被覆し、次いで、図1(d)、図5に示すように、絶縁層11の所定領域を開口して導体パターン7の表面を露出させることで、ビア(コンタクトホール)15を形成する。絶縁層11は、例えば、無機フィラー(SiO2)を含有する絶縁性樹脂層や感光特性を持つ絶縁性樹脂層などからなる。主材は、主にエポキシ、ポリイミド、フェノール系の樹脂材料が挙げられるがこれらはあくまで例示であり限定はされるものではない。またフィラー材料は無機系材料に限定されず、有機系材料でもよい。含有物はガラスクロスのような繊維状態でもよい。また含有物を必ずしも含有しなくてもよい。絶縁層はフィルムでもワニスでもよい。
次いで、図1(c)に示すように、その表面を絶縁層11で被覆し、次いで、図1(d)、図5に示すように、絶縁層11の所定領域を開口して導体パターン7の表面を露出させることで、ビア(コンタクトホール)15を形成する。絶縁層11は、例えば、無機フィラー(SiO2)を含有する絶縁性樹脂層や感光特性を持つ絶縁性樹脂層などからなる。主材は、主にエポキシ、ポリイミド、フェノール系の樹脂材料が挙げられるがこれらはあくまで例示であり限定はされるものではない。またフィラー材料は無機系材料に限定されず、有機系材料でもよい。含有物はガラスクロスのような繊維状態でもよい。また含有物を必ずしも含有しなくてもよい。絶縁層はフィルムでもワニスでもよい。
次いで、微細配線の形成を行う。この微細配線の形成工程の詳細については後述する。この段階で、例えば、その微細配線構造の外側に、絶縁層11を貫通するビア15を形成し、銅などのより基板実装部品等に接続する導電性の材料からなる導体パッドなども形成される(図1(f))。
次いで、図1(g)に示すように、キャリア3から下の構造を剥離工程により分離し、図1(h)に示すように、微細な配線構造17を有するプリント配線基板21を得ることができる。
上記では、コアレス工法を例にして説明したが、コアあり工法を用いても良い。コアあり工法は、例えば、従来技術である特開2013−214578号公報に開示された図7A〜図7Iのようなコアあり工法である。プリント配線基板21は、その最表層に図1(h)に示すよう微細な配線構造17を有するプリント配線基板21でもよい。
次いで、図1(g)に示すように、キャリア3から下の構造を剥離工程により分離し、図1(h)に示すように、微細な配線構造17を有するプリント配線基板21を得ることができる。
上記では、コアレス工法を例にして説明したが、コアあり工法を用いても良い。コアあり工法は、例えば、従来技術である特開2013−214578号公報に開示された図7A〜図7Iのようなコアあり工法である。プリント配線基板21は、その最表層に図1(h)に示すよう微細な配線構造17を有するプリント配線基板21でもよい。
以下、微細配線の形成工程の詳細について、説明する。
まず、図1(c)、(d)に対応する図2(c)、(d)の工程を経て、図2(e−1)に示すように、図2(d)に示す構造上に、例えば、無電解銅めっきのシード層31を形成する。シード層31は、スパッタリング法により形成したTi/Cu層などでも良い。シード層31の厚さとしては、例えば、50〜150nm程度が好ましい。なお、下記工程に塗布されるレジスト層との密着性を確保するため、上記シード層に粗化処理工程を行ってもよい。
次いで、図2(e−2)に示すように、シード層31上に第1のレジストパターンを形成するための、例えば、厚さ7μm程度のi線ネガ型ドライフィルム(例えばアクリル系)を用いた第1のレジスト層33を塗布又はラミネートにより形成する。耐薬品性の高いネガ型ドライフィルムは、厚さ7から10μm程度であり、塗布又はラミネート後の加熱は行っていない。
まず、図1(c)、(d)に対応する図2(c)、(d)の工程を経て、図2(e−1)に示すように、図2(d)に示す構造上に、例えば、無電解銅めっきのシード層31を形成する。シード層31は、スパッタリング法により形成したTi/Cu層などでも良い。シード層31の厚さとしては、例えば、50〜150nm程度が好ましい。なお、下記工程に塗布されるレジスト層との密着性を確保するため、上記シード層に粗化処理工程を行ってもよい。
次いで、図2(e−2)に示すように、シード層31上に第1のレジストパターンを形成するための、例えば、厚さ7μm程度のi線ネガ型ドライフィルム(例えばアクリル系)を用いた第1のレジスト層33を塗布又はラミネートにより形成する。耐薬品性の高いネガ型ドライフィルムは、厚さ7から10μm程度であり、塗布又はラミネート後の加熱は行っていない。
次いで、第1のレジスト層33に、i線投影露光装置を用いて、所定の露光量で第1のレジストパターンの領域を形成するための露光を行う。露光後に、現像液を用いて現像を行うことで、図2(e−3)に示すように、微細配線用の第1のレジストパターン33aが形成される。
第1のレジストパターン33aを硬化させるとともに架橋を促進させるために、例えば110℃(100から120℃程度の範囲)で3分程度加熱を行い乾燥させる。これにより、次いで、図2(e−4)、図6に示すように、硬化させた第1のレジストパターン33bを形成することができる。この工程においては、第2のレジストパターン形成工程における加熱処理と同等或いはそれよりも高い温度、長い時間での加熱が好ましい。硬化により、以降のプロセスで第1のレジストパターン33bの変形等が生じにくくなる。
第1のレジストパターン33aを硬化させるとともに架橋を促進させるために、例えば110℃(100から120℃程度の範囲)で3分程度加熱を行い乾燥させる。これにより、次いで、図2(e−4)、図6に示すように、硬化させた第1のレジストパターン33bを形成することができる。この工程においては、第2のレジストパターン形成工程における加熱処理と同等或いはそれよりも高い温度、長い時間での加熱が好ましい。硬化により、以降のプロセスで第1のレジストパターン33bの変形等が生じにくくなる。
第1のレジストパターン33bは、例えば、パターン幅が2μm、パターン間のスペースが6μmである。2μmは用いる露光機の性能に依存する寸法であり、一般的には配線を微細化するために利用される露光機の解像限界に近い寸法である。
第1のレジストパターン33bが延在する方向と交差する方向に、例えば6μm間隔で同様の配線パターンが形成される。ここでは、3本の配線用の第1のレジストパターン33bが例示的に示されている。
第1のレジストパターン33bが延在する方向と交差する方向に、例えば6μm間隔で同様の配線パターンが形成される。ここでは、3本の配線用の第1のレジストパターン33bが例示的に示されている。
次いで、図3(e−5)に示すように、第2のレジストパターンを形成するために、例えば、液状(ワニス状態)のi線ネガ型レジストを用いた第2のレジスト層35を5μmの厚さで塗布し、第1のレジストパターン33bを含む全領域を覆う。そして、例えば110℃、3分間の加熱処理を行う。加熱温度は100から120℃程度であり、第2のレジスト層35の厚さは5〜7μm程度である。i線投影露光装置を用いて、第1のレジストパターン形成時よりも少ない所定の露光量で第2のレジストパターンの領域を露光する。第2のレジストパターンの領域は、第1のレジストパターンの領域と同じように、例えば、幅が2μm、スペースが6μm程度であるが、第1のレジストパターンのスペース間に第2のレジストパターン35aが形成されるように露光(i線照射)位置をシフトする。
第2のレジストパターンとしては、第1のレジストパターンと同じパターンをシフトさせて用いても良いし、第1レジストパターンとは異なるパターンを用いても良い。
第1のレジストパターン33bと第2のレジストパターン35aとで同じレジスト材料を使用するのが好ましい。その理由の1つは、後述する電気銅めっき工程における前処理工程の内容やレジストの剥離性を同じにするためである。すなわち、同じレジスト材料を用いることによりレジストの反応性を同じにするためである。
第2のレジストパターンとしては、第1のレジストパターンと同じパターンをシフトさせて用いても良いし、第1レジストパターンとは異なるパターンを用いても良い。
第1のレジストパターン33bと第2のレジストパターン35aとで同じレジスト材料を使用するのが好ましい。その理由の1つは、後述する電気銅めっき工程における前処理工程の内容やレジストの剥離性を同じにするためである。すなわち、同じレジスト材料を用いることによりレジストの反応性を同じにするためである。
第1のレジストパターン用のレジスト材料としてネガレジストを使う利点は、第1のレジストパターンにおいては耐薬性の高いフィルム材を使用することができる点である。第2のレジストパターン用のレジスト材料としてネガレジストを使うことによる利点の1つは、第1レジストパターンが存在しない領域を、第2のレジストパターン形成用の領域として露光したいためである。すなわち、ネガレジストではなくポジレジストを用いると、第2のレジストパターンを形成する際の露光領域内に第1のレジストパターンが存在することになり、第1のレジストパターンの影響で第2のレジストパターンを形成する際の露光時の光が均一にレジストに当たらなくなるため、精度の良いパターン形成が難しくなるためである。
露光後に、現像液を用いて現像を行うことで、第2のレジストパターン35aが形成される。現像後の加熱処理は行わない。
併せて、第1のレジストパターン33b上の第2のレジスト層35も除去されるため、図3(e−6)、図7に示すように、狭ピッチで配列する配線パターンの配列する方向に交互に配置された第1、第2のレジストパターン33b・35aが形成される。尚、本実施の形態では、導体パターン7上を、ビア15を介して露出させるための開口37も開口用の第2のレジストパターン35bとともに形成している。ここでは、L/S=2μm/2μm程度のパターンとなる。
併せて、第1のレジストパターン33b上の第2のレジスト層35も除去されるため、図3(e−6)、図7に示すように、狭ピッチで配列する配線パターンの配列する方向に交互に配置された第1、第2のレジストパターン33b・35aが形成される。尚、本実施の形態では、導体パターン7上を、ビア15を介して露出させるための開口37も開口用の第2のレジストパターン35bとともに形成している。ここでは、L/S=2μm/2μm程度のパターンとなる。
レジスト材料としてネガレジストを用いると、露光工程において光が当たった領域が架橋するため、第1のレジストパターン専用のフリージング(架橋)が必ずしも必要ないという利点もある。上記の例ではフリージングとして加熱工程を含めているが、実際には、加熱工程は、現像後の乾燥のためと、密着向上の意味合いが強く、実際の架橋は露光による工程において生じるものが支配的であると推定される。
次いで、図3(e−7)、図8に示すように、第1のレジストパターン33b、第2のレジストパターン35a、開口用の第2のレジストパターン35bをマスクとして、露出しているシード層31上に電解メッキ法により例えば厚さ3μm程度の電解銅めっき層(配線層)41a・41bが選択的に形成される。この際、めっき液のまわりを良くするために噴流ディップ、揺動などを行うと良い。また、この際、導体パッド41cを形成するようにしても良い。
次いで、図3(e−8)、図9に示すように、第1レジストパターン33b、第2レジストパターン35a、開口用の第2のレジストパターン35bを、例えば有機アミンと溶剤の混合液で剥離する。すると、配線層41a・41bを配線パターンの延在する方向と交差する方向に狭ピッチで配置することができる。
次いで、図3(e−7)、図8に示すように、第1のレジストパターン33b、第2のレジストパターン35a、開口用の第2のレジストパターン35bをマスクとして、露出しているシード層31上に電解メッキ法により例えば厚さ3μm程度の電解銅めっき層(配線層)41a・41bが選択的に形成される。この際、めっき液のまわりを良くするために噴流ディップ、揺動などを行うと良い。また、この際、導体パッド41cを形成するようにしても良い。
次いで、図3(e−8)、図9に示すように、第1レジストパターン33b、第2レジストパターン35a、開口用の第2のレジストパターン35bを、例えば有機アミンと溶剤の混合液で剥離する。すると、配線層41a・41bを配線パターンの延在する方向と交差する方向に狭ピッチで配置することができる。
次いで、図3(e−9)、図10に示すように、シード層31aを、例えば、硫酸・過酸化水ベースの銅エッチング液で等方的にエッチング除去する。シードメタルがCuの場合のエッチング液は硫酸・過酸化水素水系又はリン酸・過酸化水素系の銅エッチング液であり、シードメタルがTiの場合のエッチング液は、過酸化水素水系、フッ酸などである。等方性のエッチングを行うため、この際、配線層41a・41bの幅も狭くなる。
以上の工程により、露光機における1回の露光での限界を超えたラインアンドスペース(L/S)、例えば2μm/2μmのラインアンドスペースを有する微細配線パターン、第1配線41a−1、第2配線41b−1を形成することができる。すなわち、露光機の解像限界を超えた微細パターンを形成することができる。
以上の工程により、露光機における1回の露光での限界を超えたラインアンドスペース(L/S)、例えば2μm/2μmのラインアンドスペースを有する微細配線パターン、第1配線41a−1、第2配線41b−1を形成することができる。すなわち、露光機の解像限界を超えた微細パターンを形成することができる。
図10に示す構造は、絶縁層11と、絶縁層11上に設けられる、第1導電パターンと第2導電パターンからなる、それぞれ第1配線41a−1、第2配線41b−1と、を備えるプリント配線基板である。
複数の配線41a−1、41b−1のうち交互に設けられた第1配線41a−1と第2の配線41b−1とのサイズ(幅W1、W2、高さL1、L2、スペースL11、L12)が第1配線41a−1及び第2配線41b−1同士のプロセスの1回で行う工程における寸法等のプロセスバラツキを超えてわずかに異なるようになっている。プロセスによる寸法バラツキは、例えば、1回の形成工程においても10%程度の寸法バラツキが生じる。2回の形成工程では、二乗和平方根で概算すると14から15%程度の寸法バラツキが発生すると推定される。従って、L/S=2μm/2μmあれば、1回の工程でも10%の0.2μm程度のバラツキがある。従って、0.2μm以上の寸法バラツキが交互に生じていれば、本実施の形態の形態による方法を用いたと推定できる。
複数の配線41a−1、41b−1のうち交互に設けられた第1配線41a−1と第2の配線41b−1とのサイズ(幅W1、W2、高さL1、L2、スペースL11、L12)が第1配線41a−1及び第2配線41b−1同士のプロセスの1回で行う工程における寸法等のプロセスバラツキを超えてわずかに異なるようになっている。プロセスによる寸法バラツキは、例えば、1回の形成工程においても10%程度の寸法バラツキが生じる。2回の形成工程では、二乗和平方根で概算すると14から15%程度の寸法バラツキが発生すると推定される。従って、L/S=2μm/2μmあれば、1回の工程でも10%の0.2μm程度のバラツキがある。従って、0.2μm以上の寸法バラツキが交互に生じていれば、本実施の形態の形態による方法を用いたと推定できる。
同一の露光工程で同時に形成する導体パッド41c−1の位置P3と例えば第2配線41b−1の位置P1とが配列方向にほぼ設計寸法通りに並んでおり、異なる露光工程で形成する導体パッド41c−1の位置P3と第1配線41a−1の位置P2とは設計寸法通りには並んでいない。
同様の理由により、複数の配線層のうち交互に設けられた第1配線41a−1と第2配線41b−1との形成される位置、配線間の間隔、配線層の幅、配線層の厚さが、プロセスのバラツキを超えてわずかに異なっていることで本実施の形態による製造工程で製造されたことを認識することができる。但し、その寸法の相違は、実用上は全く問題ない程度である。
上記では、交互に配線を配置したが、例えば2本の第1配線間に2本の第2配線が形成されるなどの、規則性を保持したまま変形を施しても良い。
同様の理由により、複数の配線層のうち交互に設けられた第1配線41a−1と第2配線41b−1との形成される位置、配線間の間隔、配線層の幅、配線層の厚さが、プロセスのバラツキを超えてわずかに異なっていることで本実施の形態による製造工程で製造されたことを認識することができる。但し、その寸法の相違は、実用上は全く問題ない程度である。
上記では、交互に配線を配置したが、例えば2本の第1配線間に2本の第2配線が形成されるなどの、規則性を保持したまま変形を施しても良い。
上記の技術を用いることで、露光機の解像度の限界寸法を超えて狭ピッチの配線パターンを、プリント配線基板上に従来と同様の工程により形成することが可能となる。
また、露光機の解像度の限界寸法よりも大きなパターンを併せて形成することができ、を、例えば、図11(a)、(b)に示すような隣接して配置される2つのICチップ間をプリント基板上において配線する場合等において、従来のプリント基板よりも狭ピッチの配線層を形成するケースにも対応可能となる。図11(a)の配線107をプリント基板101に内蔵する内蔵タイプでは、配線107とICチップ103、105間を、ハンダバンプ109などで接続している。図11(b)の配線107をプリント基板101上に貼り付ける貼り付けタイプでは、配線107をプリント基板101上に貼り付けているため、プリント基板101上のハンダバンプ109aと配線107上のハンダバンプ109bとを異なる高さとして高さ調整を行っている。
本実施の形態の配線形成技術を用いることで、一般的なプリント基板用の露光機程度の露光機の解像度を有していれば良いため、露光機のコストを抑えることができる。
また、露光機の解像度の限界寸法よりも大きなパターンを併せて形成することができ、を、例えば、図11(a)、(b)に示すような隣接して配置される2つのICチップ間をプリント基板上において配線する場合等において、従来のプリント基板よりも狭ピッチの配線層を形成するケースにも対応可能となる。図11(a)の配線107をプリント基板101に内蔵する内蔵タイプでは、配線107とICチップ103、105間を、ハンダバンプ109などで接続している。図11(b)の配線107をプリント基板101上に貼り付ける貼り付けタイプでは、配線107をプリント基板101上に貼り付けているため、プリント基板101上のハンダバンプ109aと配線107上のハンダバンプ109bとを異なる高さとして高さ調整を行っている。
本実施の形態の配線形成技術を用いることで、一般的なプリント基板用の露光機程度の露光機の解像度を有していれば良いため、露光機のコストを抑えることができる。
また、本発明の各構成要素は、任意に取捨選択することができ、取捨選択した構成を具備する発明も本発明に含まれるものである。
(1)上記実施形態において、レジスト材料をネガレジストとしたが、ポジレジストを用いても良い。
(2)上記実施形態において、配線パターンはストレートな形状としたが、目的に応じて種々のパターンを用いることができる。
(3)上記実施形態において、第2配線と導体パッドを同じレジストパターンを用いた工程で形成したが、第1配線と導体パッドを同じレジストパターンを用いた工程で形成しても良いし、導体パッドを独立した工程で形成しても良い。
(4)上記実施形態において、レジストパターンをラインアンドスペースのパターンとしたが、種々の微細構造で適用できる。
(1)上記実施形態において、レジスト材料をネガレジストとしたが、ポジレジストを用いても良い。
(2)上記実施形態において、配線パターンはストレートな形状としたが、目的に応じて種々のパターンを用いることができる。
(3)上記実施形態において、第2配線と導体パッドを同じレジストパターンを用いた工程で形成したが、第1配線と導体パッドを同じレジストパターンを用いた工程で形成しても良いし、導体パッドを独立した工程で形成しても良い。
(4)上記実施形態において、レジストパターンをラインアンドスペースのパターンとしたが、種々の微細構造で適用できる。
本発明は、プリント配線基板に利用可能である。
1 基材(基板)
3 キャリア
5 銅箔
7 導体パターン
11 絶縁層
15 ビア(コンタクトホール)
17 配線構造
21 配線基板
31、31a シード層
33 第1のレジスト層
33a 第1のレジストパターン
33b 硬化させた第1のレジストパターン
35 第2のレジスト層
35a 第2のレジストパターン
35b 開口用第2のレジストパターン
41a・41b 配線層
41c 導体パッド
41a−1 第1配線
41b−1 第2配線
41c−1 導体パッド
3 キャリア
5 銅箔
7 導体パターン
11 絶縁層
15 ビア(コンタクトホール)
17 配線構造
21 配線基板
31、31a シード層
33 第1のレジスト層
33a 第1のレジストパターン
33b 硬化させた第1のレジストパターン
35 第2のレジスト層
35a 第2のレジストパターン
35b 開口用第2のレジストパターン
41a・41b 配線層
41c 導体パッド
41a−1 第1配線
41b−1 第2配線
41c−1 導体パッド
Claims (20)
- 絶縁材料からなる絶縁層を形成する工程と、
前記絶縁層上にシード層を形成する工程と、
前記シード層上に、狭ピッチで配列された複数の導体配線パターンからなる第1のレジストパターンを形成する工程と、
前記シード層上に、狭ピッチで配列された複数の導体配線パターンからなる第2のレジストパターンを形成する工程と、
前記第1及び第2のレジストパターンから露出した前記シード層上に配線材料を選択的に電気めっきすることで配線を形成する工程と
を有するプリント配線基板の製造方法であって、
前記第2のレジストパターンを形成する工程は、前記第1のレジストパターンを残した状態でレジスト材料を塗布し、パターン形成位置を前記第1のレジストパターンを形成した位置から前記第1のレジストパターンの配列方向にシフトさせて第2のレジストパターンを形成する。 - 請求項1に記載のプリント配線基板の製造方法において、
前記第1のレジストパターンを形成する工程は、
前記第1のレジストパターン形成用の第1のレジスト材料を前記シード層上に塗布又はラミネートする工程と、
前記第1のレジストパターンの領域又はそれ以外の領域のいずれかを選択的に露光する工程と、
現像液を用いて前記第1のレジストパターンの領域の第1のレジスト材料を残す工程と、を有する。 - 請求項2に記載のプリント配線基板の製造方法において、
前記第1のレジストパターンを形成する工程は、
露光時又はその直後に前記第1のレジストパターンを硬化させる工程を有する。 - 請求項3に記載のプリント配線基板の製造方法において、
前記第1のレジストパターンを硬化させる工程は、
前記第1のレジストパターンを加熱することより硬化を促進させる工程である。 - 請求項2に記載のプリント配線基板の製造方法において、
前記第1のレジストパターンを形成する工程は、
ネガレジストを形成する工程と、
露光時に前記第1のレジストパターンの領域を選択的に露光することで、前記ネガレジストを架橋する工程と、を有する。 - 請求項2に記載のプリント配線基板の製造方法において、
前記第2のレジストパターンを形成する工程は、
前記第2のレジストパターン形成用のネガレジスト材料を前記第1のレジストパターンを含む全面に塗布する工程と、
前記シフトにより前記第1のレジストパターンを避けた前記第2のレジストパターンの領域を選択的に露光する工程と、
前記第2のレジストパターンの現像を行うことで、前記第2のレジストパターンを形成するとともに、前記第1のレジストパターンを露出させる工程と
を有する。 - 請求項1に記載のプリント配線基板の製造方法において、
前記第2のレジストパターンを形成する工程は、
前記第1のレジストパターンと前記第2のレジストパターンとが交互に位置するように、前記シフトにより、狭ピッチで配列した前記第1のレジストパターンのピッチ間に前記第2のレジストパターンを形成する。 - 請求項7に記載のプリント配線基板の製造方法において、
前記第1のレジストパターン及び前記第2のレジストパターンのピッチを、レジスト露光機の解像度に依存する最小ピッチとする。 - 請求項1に記載のプリント配線基板の製造方法において、
前記第1及び第2のレジストパターンのレジスト材料として同じレジスト材料を用いる。 - 請求項1に記載のプリント配線基板の製造方法において、
前記第2のレジストパターンを形成する工程において、導体パッドを形成するための開口パターンを形成し、
前記シード層上に配線材料を電解めっきする工程において、前記開口パターン内に導体パッドを形成する。 - 請求項10に記載のプリント配線基板の製造方法において、
前記配線と前記導体パッドとを同一工程で形成する。 - 請求項1に記載のプリント配線基板の製造方法において、
さらに、基板実装部品に対する接続パッドを備える最外導電回路層を形成するための開口を前記絶縁層に形成する工程を含み、
前記シード層上に配線材料を電解めっきする工程において、前記最外導電回路層を形成する。 - 請求項12に記載のプリント配線基板の製造方法において、
前記第2のレジストパターンを形成する工程において、前記最外導電回路層を形成するための開口パターンも形成する。 - 絶縁材料からなる絶縁層と、前記絶縁層の上に形成される複数の配線と、を備えるプリント配線基板であって、
前記複数の配線の幅が、狭ピッチで配列された前記複数の配線の配列方向において第1配線と第2配線とが交互に配列されており、
前記第1配線と前記第2配線とは、異なる幅を有する。 - 請求項14に記載のプリント配線基板において、
前記第1配線と前記第2配線との間の間隔が、前記複数の配線の配列方向に交互に異なる。 - 絶縁材料からなる絶縁層と、
前記絶縁層の上に形成され、かつ、基板実装部品に接続される複数の導体パッドと、
前記導体パッドの間の前記絶縁層の上に形成された第1導体パターン及び第2導体パターンを有した導体配線パターンと、
を備えるプリント配線基板であって、
前記第1導体パターンは複数の第1配線を有し、前記第2導体パターンは複数の第2配線を有し、
前記第1配線と前記第2配線とは、前記絶縁層の上で交互に配列されており、
前記第1配線と第2配線とは、異なる幅を有する。 - 請求項16に記載のプリント配線基板において、
前記導体パッドと前記第2配線との配列方向の端部の位置は等間隔で配置されており、前記導体パッドと前記第1配線の配列方向の端部の位置とは等間隔で配置されていない。 - 請求項17に記載のプリント配線基板において、
前記導体パッドの開口径のサイズは、前記第1配線及び前記第2配線の幅の2倍以上である。 - 請求項16から18までのいずれか1項に記載のプリント配線基板において、
前記第1配線と前記第2配線と前記導体パッドは同一工程で形成されている。 - 請求項16から19までのいずれか1項に記載のプリント配線基板と、第1及び第2の半導体チップとからなる半導体装置の実装構造であって、
前記絶縁層上に、前記第1及び第2の半導体チップが近接して配置され、
前記第1配線と前記第2配線を介して、前記第1の半導体チップと前記第2の半導体チップとが電気的に接続されている。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014148976A JP2016024371A (ja) | 2014-07-22 | 2014-07-22 | プリント配線基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014148976A JP2016024371A (ja) | 2014-07-22 | 2014-07-22 | プリント配線基板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016024371A true JP2016024371A (ja) | 2016-02-08 |
Family
ID=55271147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014148976A Pending JP2016024371A (ja) | 2014-07-22 | 2014-07-22 | プリント配線基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016024371A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022064933A1 (ja) * | 2020-09-24 | 2022-03-31 | 富士フイルム株式会社 | 複合パターンの製造方法、樹脂組成物、積層体の製造方法、及び、半導体デバイスの製造方法 |
-
2014
- 2014-07-22 JP JP2014148976A patent/JP2016024371A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022064933A1 (ja) * | 2020-09-24 | 2022-03-31 | 富士フイルム株式会社 | 複合パターンの製造方法、樹脂組成物、積層体の製造方法、及び、半導体デバイスの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9455219B2 (en) | Wiring substrate and method of manufacturing the same | |
US8835773B2 (en) | Wiring board and method of manufacturing the same | |
US9420703B2 (en) | Wiring board and manufacturing method of the same | |
JP2007324559A (ja) | ファインピッチを有するマルチレイヤー回路板及びその製作方法 | |
US9736945B2 (en) | Printed wiring board | |
US9392684B2 (en) | Wiring substrate and method for manufacturing wiring substrate | |
US8209860B2 (en) | Method of manufacturing printed circuit board having metal bump | |
JP2016072398A (ja) | 配線基板 | |
JP5017872B2 (ja) | 半導体装置及びその製造方法 | |
KR101063519B1 (ko) | 미세 피치의 구리 범프 제조 방법 | |
JP5599860B2 (ja) | 半導体パッケージ基板の製造方法 | |
JP2014039032A (ja) | プリント回路基板の製造方法 | |
CN101083214A (zh) | 封装基板的制造方法 | |
JP2007517410A (ja) | パターン回路およびその製造方法 | |
KR101840305B1 (ko) | 반도체 패키지용 인터포저 및 그 제조 방법 | |
JP2016024371A (ja) | プリント配線基板及びその製造方法 | |
TWI691243B (zh) | 印刷電路板的製造方法 | |
JP2015050307A (ja) | 配線基板およびその製造方法 | |
KR101136389B1 (ko) | 인쇄회로기판 및 이의 제조 방법 | |
KR101044106B1 (ko) | 랜드리스 인쇄회로기판 및 그 제조방법 | |
US9986642B2 (en) | Method for manufacturing printed wiring board and printed wiring board | |
KR20110043898A (ko) | 극미세 회로를 갖는 인쇄회로기판 제조 방법 | |
KR101039329B1 (ko) | 인쇄회로기판 제조방법 | |
JP2017103350A (ja) | プリント配線板及びその製造方法 | |
US20150129291A1 (en) | Printed circuit board and method of manufacturing printed circuit board |