JP2016012670A - 半導体モジュール - Google Patents

Abstract

【課題】より高温まで半導体基板の温度を検出可能な半導体モジュールにおいて、体格を小型化しつつ、半導体基板の高温となる部分の温度を検出できるようにすること。【解決手段】半導体モジュールは、一面側にゲート電極が形成されたＩＧＢＴ素子１５を有する半導体基板と、半導体基板の一面上に配置され、ゲート配線を介してゲート電極と接続された外部接続用の複数のゲートパッド３４ａ，３４ｂと、を有する半導体装置１４を備えている。また、半導体基板の温度を検出するゲート駆動回路１８を備えている。半導体装置は、ゲート電極として、２つのゲートパッド３４ａ，３４ｂを電気的に中継する中継ゲート電極を含んでいる。ゲート駆動回路１８は、２つのゲートパッド３４ａ，３４ｂを介して中継ゲート電極に通電するとともに、通電状態におけるゲートパッド間の抵抗Ｒｇから温度を求める。【選択図】図４

Description

本発明は、ゲート電極を有するスイッチング素子が形成された半導体基板を備え、半導体基板の温度を検出可能に構成された半導体モジュールに関する。

ゲート電極を有するスイッチング素子が形成された半導体基板を備え、半導体基板（スイッチング素子）の温度を検出可能に構成された半導体モジュールとして、たとえば特許文献１に記載のものが知られている。

特許文献１では、多結晶シリコンからなるゲート電極が、半導体基板の一面上に配置されている。ゲート電極と同じ層には、多結晶シリコンからなる測温抵抗体が配置されている。測温抵抗体の両端には、センスパッドが接続されている。

これによれば、センスパッド間に定電流を流してセンスパッド間に生じる電位差として測温抵抗体の抵抗値を測定する。そして、抵抗値の温度特性から、測定した抵抗値を温度に換算することで、半導体基板の温度を検出できるようになっている。

また、測温抵抗体を用いるため、多結晶シリコンからなるダイオードよりも、高い温度まで使用することができる。

特開２０１３−９８３１６号公報

しかしながら、特許文献１の構成によれば、半導体基板の一面上において、スイッチング素子の形成領域（アクティブ領域）とは別の領域に測温抵抗体を配置しなければならないため、半導体基板の体格を小型化するのが困難である。

また、測温抵抗体はアクティブ領域の周辺に配置されるため、スイッチング素子の駆動により半導体基板において高温となる部分の温度を検出することができない。

そこで、本発明は上記問題点に鑑み、より高温まで半導体基板の温度を検出可能な半導体モジュールにおいて、体格を小型化しつつ、半導体基板の高温となる部分の温度を検出できるようにすることを目的とする。

ここに開示される発明は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲及びこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。

開示された発明のひとつは、一面（２０ａ）側にゲート電極（２７）が形成されたスイッチング素子（１５）を有する半導体基板（２０）と、半導体基板の一面上に配置され、ゲート配線（３３）を介してゲート電極と接続された外部接続用の複数のゲートパッド（３４）と、半導体基板の温度を検出する温度検出部（１８）と、を備えている。

そして、ゲート電極として、２つのゲートパッド（３４ａ，３４ｂ）を電気的に中継する中継ゲート電極（２７ａ）を含んでいる。温度検出部は、２つのゲートパッドを介して中継ゲート電極に通電するとともに、通電状態におけるゲートパッド間の抵抗値から温度を求めることを特徴とする。

これによれば、中継ゲート電極を、温度検出用の抵抗体として用いる。したがって、温度検出部により通電したときのゲートパッド間の抵抗値から、半導体基板（スイッチング素子）の温度を求める、すなわち、半導体基板の温度を検出することができる。

また、中継ゲート電極を、温度検出用の抵抗体として用いるため、多結晶シリコンからなるダイオードを採用する場合に較べて、より高温まで使用することができる。

また、中継ゲート電極を、ゲート電極としてだけでなく、温度検出用の抵抗体としても用いるため、ゲート電極とは別に温度検出用の抵抗体を設ける構成に較べて、半導体基板の体格を小型化することができる。

ところで、チャネル抵抗が、スイッチング素子のオン抵抗の大部分を占めている。すなわち、チャネル部分が最も発熱する。本発明では、中継ゲート電極により温度を検出するため、チャネル部分の温度、すなわち、半導体基板において高温となる部分の温度を検出することができる。

第１実施形態に係る半導体モジュールの概略構成を示す図である。 半導体モジュールのうち、半導体装置の概略構成を示す平面図である。 図２のIII-III線に沿う断面図である。 ゲート駆動回路の概略構成を示す図である。 ＩＧＢＴ素子駆動時のゲート駆動回路に動作を示す図である。 温度測定方法を説明するための図である。 温度測定方法を説明するための図である。 ゲート駆動回路の第１変形例を示す図である。 ゲート駆動回路の第２変形例を示す図である。 ゲート駆動回路の第３変形例を示す図である。 第２実施形態に係る半導体モジュールのうち、半導体装置の概略構成を示す平面図である。 第３実施形態に係る半導体モジュールのうち、半導体装置の概略構成を示す平面図である。

以下、本発明の実施形態を、図面を参照して説明する。なお、以下の各図相互において互いに同一もしくは均等である部分に、同一符号を付与する。また、半導体基板２０の厚み方向をＺ方向と示す。また、Ｚ方向に直交し、ゲート電極２７の延設方向をＸ方向と示す。また、Ｘ方向及びＺ方向の両方向に直交する方向をＹ方向と示す。また、Ｘ方向及びＹ方向により規定される面に沿う形状を平面形状と示す。

（第１実施形態）
先ず、図１に基づき、半導体モジュールの概略構成について説明する。

図１に示す半導体モジュール１０（電力変換装置）は、直流電源１００から供給される直流電圧を、三相交流に変換して、モータジェネレータ１０１（以下、ＭＧ１０１と示す）に出力するように構成されている。このような半導体モジュール１０は、例えば電気自動車やハイブリッド車に搭載される。半導体モジュール１０は、ＭＧ１０１により発電された電力を、直流に変換して直流電源１００（バッテリ）に充電することもできる。なお、図１に示す符号１０２は、平滑コンデンサである。図１では、直流入力部として直流電源１００のみを示しているが、それ以外に昇圧コンバータ等の電圧変換部を備えても良い。

半導体モジュール１０は、三相インバータ１１を有している。三相インバータ１１は、直流電源１００の正極（高電位側）に接続された高電位電源ライン１２と、負極（低電位側）に接続された低電位電源ライン１３との間に設けられた三相分の上下アームを有している。そして、各相の上下アームは、２つの半導体装置１４によって構成されている。

半導体装置１４は、スイッチング素子と、該スイッチング素子に逆並列に接続された還流用素子と、を備えている。本実施形態では、同一の半導体基板に、スイッチング素子としてのＩＧＢＴ素子１５と、還流用素子としてのＦＷＤ素子１６が構成されている。このＩＧＢＴ素子１５が、特許請求の範囲に記載のスイッチング素子に相当し、ＦＷＤ素子１６が還流ダイオードに相当する。しかしながら、ＩＧＢＴ素子とＦＷＤ素子が別チップに構成されても良い。本実施形態では、ｎチャネル型のＩＧＢＴ素子を採用している。ＦＷＤ素子１６のカソード電極は、ＩＧＢＴ素子１５のコレクタ電極１５ｃと共通化され、アノード電極はエミッタ電極１５ｅと共通化されている。

上アーム側の半導体装置１４において、ＩＧＢＴ素子１５のコレクタ電極１５ｃは、高電位電源ライン１２と電気的に接続され、エミッタ電極１５ｅは、ＭＧ１０１への出力ライン１７に接続されている。下アーム側の半導体装置１４において、ＩＧＢＴ素子１５のコレクタ電極１５ｃは、ＭＧ１０１への出力ライン１７に接続され、エミッタ電極１５ｅは、低電位電源ライン１３と電気的に接続されている。

また、半導体モジュール１０は、ゲート駆動回路１８を有している。ゲート駆動回路１８は、図示しない外部の制御回路（たとえば、ＭＧＥＣＵ）からの制御指令に従って、三相インバータ１１、すなわち各ＩＧＢＴ素子１５を駆動するものである。ゲート駆動回路１８は、駆動制御信号として、ＭＧ１０１が発生すべき駆動トルクに応じた信号をＩＧＢＴ素子１５のゲート電極１５ｇに出力する。本実施形態では、このゲート駆動回路１８が、ＩＧＢＴ素子１５の構成された半導体基板の温度を検出する機能を有している。すなわち、ゲート駆動回路１８が、特許請求の範囲に記載の温度検出部に相当する。

次に、図２及び図３に基づき、半導体装置１４の概略構成について説明する。なお、図２では、便宜上、エミッタ電極、保護膜、層間絶縁膜などを省略するとともに、アクティブ領域を破線で示している。図３は、図２のIII-III線の断面に対応している。

本実施形態では、一例として、パンチスルー型のＩＧＢＴ素子１５を示す。しかしながら、これに限定されず、ノンパンチスルー型や、フィールドストップ型などのＩＧＢＴ素子１５を採用することもできる。

図２及び図３に示すように、半導体装置１４は、半導体基板２０を有しており、この半導体基板２０のアクティブ領域２１に、上記したＩＧＢＴ素子１５が構成されている。また、半導体基板２０には、ＦＷＤ素子１６も内蔵されている。なお、アクティブ領域２１は、複数のＩＧＢＴセルで構成されるＩＧＢＴ素子１５が配置され、主電流を導通させる領域である。このアクティブ領域２１が、特許請求の範囲に記載のスイッチング素子形成領域に相当する。

半導体基板２０は、シリコンを材料として形成されており、Ｚ方向において一面２０ａ及び該一面２０ａと反対の裏面２０ｂを有している。半導体基板２０は、比較的不純物濃度が高い第１導電型（ｐ＋）の基板層２２と、基板層２２上にエピタキシャル結晶成長させた比較的不純物濃度の低い第２導電型（ｎ−）のドリフト層２３と、を有している。基板層２２は、ＩＧＢＴ素子１５のコレクタ領域として機能する。そして、基板層２２におけるドリフト層２３と反対の面が、裏面２０ｂをなしている。なお、基板層２２とドリフト層２３の間に、比較的不純物濃度の高い第２導電型（ｎ＋）のバッファ層を有してもよい。

ドリフト層２３における基板層２２と反対の表層には、第１導電型（ｐ）のベース領域２４が選択的に形成されている。そして、半導体基板２０の一面２０ａ側からベース領域２４を貫通し、先端がドリフト層２３に到達するように、トレンチ２５が所定深さを有して形成されている。トレンチ２５の壁面には、ゲート絶縁膜２６が配置されている。そして、ゲート絶縁膜２６を介して、トレンチ２５を埋めるように、多結晶シリコンからなるゲート電極２７が形成されている。このように、本実施形態では、トレンチゲート型のＩＧＢＴ素子１５となっている。

ゲート電極２７（トレンチ２５）は、図２に示すように、Ｘ方向に沿って延設されるとともに、複数本のゲート電極２７がＹ方向に所定ピッチで並設されている。このようにゲート電極２７をストライプ状に設けることで、アクティブ領域２１に複数のＩＧＢＴセルが構成されている。

ベース領域２４の表層には、トレンチ構造のゲート電極２７に隣接するように、比較的不純物濃度が高い第２導電型（ｎ＋）のエミッタ領域２８が形成されている。また、ベース領域２４の表層には、エミッタ領域２８に隣接して、比較的不純物濃度が高い第１導電型（ｐ＋）のコンタクト領域２９が形成されている。したがって、表層にエミッタ領域２８及びコンタクト領域２９が設けられている部分では、エミッタ領域２８及びコンタクト領域２９の表面が、半導体基板２０の一面２０ａをなしている。

ゲート電極２７は、層間絶縁膜３０によって覆われている。層間絶縁膜３０上には、金属材料を用いてエミッタ電極３１が形成されている。このエミッタ電極３１は、エミッタ領域２８及びコンタクト領域２９と電気的に接続されている。エミッタ電極３１は、アクティブ領域２１のほぼ全域に設けられている。一方、半導体基板２０の裏面２０ｂ上には、金属材料を用いてコレクタ電極３２が形成されている。コレクタ電極３２は、裏面２０ｂのほぼ全面に形成されている。

半導体基板２０の一面２０ａ上におけるアクティブ領域２１の周辺には、図示しないフィールド酸化膜や層間絶縁膜を介して、ゲート配線３３が形成されている。このゲート配線３３は、アルミニウムなどの金属材料を用いて形成されている。ゲート電極２７は、層間絶縁膜３０に設けられた図示しない層間接続部（ビア）を介して、ゲート配線３３と電気的に接続されている。本実施形態では、アクティブ領域２１が平面略矩形状をなしている。ゲート配線３３は、Ｙ方向に延設された第１ゲート配線３３ａ及び第２ゲート配線３３ｂを有している。第１ゲート配線３３ａは、アクティブ領域２１の矩形の１辺に沿って配置され、第２ゲート配線３３ｂが、第１ゲート配線３３ａと反対の辺に沿って配置されている。すなわち、Ｘ方向において、２本のゲート配線３３ａ，３３ｂにより、アクティブ領域２１が挟まれている。

ゲート配線３３の一部は、ゲート駆動回路１８から駆動制御信号を受け入れるためのゲートパッド３４となっている。したがって、ゲートパッド３４より入力された駆動制御信号は、ゲート配線３３を経由してゲート電極２７に供給される。本実施形態では、第１ゲート配線３３ａの一部として第１ゲートパッド３４ａが設けられ、第２ゲート配線３３ｂの一部として第２ゲートパッド３４ｂが設けられている。このように、２つのゲートパッド３４（３４ａ，３４ｂ）を有している。

そして、すべてのゲート電極２７は、その一端が第１ゲート配線３３ａを介して第１ゲートパッド３４ａに電気的に接続され、他端が第２ゲート配線３３ｂを介して第２ゲートパッド３４ｂに電気的に接続されている。すなわち、すべてのゲート電極２７が、２つのゲートパッド３４ａ，３４ｂを電気的に中継する中継ゲート電極２７ａとなっている。

このように構成される半導体装置１４では、図３に示すように、たとえば、エミッタ電極３１に０Ｖ（グランド）、コレクタ電極に正の電圧を印加した状態で、ゲート電極２７に閾値電圧Ｖｔ以上の電圧を印加すると、ゲート電極２７に隣接するベース領域２４の部分が、第１導電型（ｐ）から第２電動型（ｎ）に反転し、矢印で示すようにコレクタ電極３２からエミッタ電極３１に向けて電流（コレクタ電流）が流れる。ＩＧＢＴ素子１５のオン抵抗のうち、チャネル抵抗Ｒｃが最も高い。したがって、ＩＧＢＴ素子１５の駆動時においては、チャネル部分から最も発熱する。

次に、図４に基づき、ゲート駆動回路１８について説明する。図４では、ゲート駆動回路１８による温度検出対象として、便宜上、１つの半導体装置１４（１つのＩＧＢＴ素子１５）のみを示す。しかしながら、残りの５つの半導体装置１４（ＩＧＢＴ素子１５）についても、同じくゲート駆動回路１８により、温度が検出可能となっている。

図４に示すように、ゲート駆動回路１８は、２つの電圧源４０，４１を有している。これら電圧源４０，４１は、図示しないＭＧＥＣＵから入力される信号に基づいて、出力電圧を可変に構成されている。第１電圧源４０は、ＩＧＢＴ素子１５の閾値電圧Ｖｔ以上の電圧と、閾値未満の電圧を生成し、電圧Ｖｇ３として出力する。具体的には、閾値電圧Ｖｔを１５Ｖとすると、所定のタイミングで閾値以上の電圧である１５．１Ｖを生成し、１５．１Ｖの電圧生成とは異なるタイミングで閾値未満の電圧である０．１Ｖを生成する。

第２電圧源４１も、ＭＧＥＣＵから入力される信号に基づいて、ＩＧＢＴ素子１５の閾値電圧Ｖｔ以上の電圧と、閾値未満の電圧を生成し、出力する。具体的には、所定のタイミングで閾値以上の電圧である１５Ｖを生成し、１５Ｖの電圧生成とは異なるタイミングで閾値未満の電圧である０Ｖを生成する。

第１電圧源４０は、電流検出用抵抗Ｒ１を介して、半導体装置１４の第１ゲートパッド３４ａと電気的に接続されている。電流検出用抵抗Ｒ１は、温度検出時に各電圧源４０，４１が生成する電圧に対し、後述する電圧Ｖｇ１，Ｖｇ２が互いに異なる値となるように設定されている。たとえば、後述するスイッチＳＷ１が閉の状態において、第１電圧源４０が１５．１Ｖ、第２電圧源４１が１５Ｖを生成したときに、電圧Ｖｇ１，Ｖｇ２が互いに異なる値（Ｖｇ１＞Ｖｇ２）となるように設定されている。

第２電圧源４１は、スイッチＳＷ１を介して、半導体装置１４の第２ゲートパッド３４ｂに接続される。スイッチＳＷ１は、ＭＧＥＣＵから入力される信号に基づいて、その開閉が制御される。スイッチＳＷ１が閉の状態において、第２電圧源４１と第２ゲートパッド３４ｂが電気的に接続される。スイッチＳＷ１が開の状態になると、第２電圧源４１と第２ゲートパッド３４ｂは遮断され、第２ゲートパッド３４ｂは、スイッチＳＷ１及び電流検出用抵抗Ｒ１を介して、第１電圧源４０と電気的に接続される。図４の破線は、スイッチＳＷ１の開の状態を示す。

ゲート駆動回路１８は、さらに、電流検出部４２、電圧検出部４３、演算部４４、及びメモリ４５を有している。電流検出部４２は、電流検出用抵抗Ｒ１の両端の電位差と電流検出用抵抗Ｒ１の抵抗値（固定値）から、電流検出用抵抗Ｒ１に流れる電流を算出する。このように、電流検出部４２は、電流検出用抵抗Ｒ１に流れる電流、すなわち、後述する抵抗Ｒｇに流れる電流を検出する。

電圧検出部４３は、第１ゲートパッド３４ａに印加される電圧Ｖｇ１と、第２ゲートパッド３４ｂに印加される電圧Ｖｇ２との差（電位差）を検出する。すなわち、電圧検出部４３は、抵抗Ｒｇの両端に印加される電圧を検出する。

演算部４４は、電流検出部４２から、電流検出用抵抗Ｒ１に流れる電流の値を取得するとともに、電圧検出部４３から２つのゲートパッド３４ａ，３４ｂの電位差を取得する。そして、これらの値から、中継ゲート電極２７ａの抵抗Ｒｇ（以下、ゲート内部抵抗Ｒｇと示す）の値を算出する。多結晶シリコンからなる中継ゲート電極２７ａの抵抗値は温度特性（温度依存性）を有している。演算部４４は、たとえば、予めメモリ４５に格納された抵抗値と温度との関係を示すマップから、抵抗値を温度に換算する。そして、算出した温度が予め設定された温度以上の場合に、フェールセーフ信号をＭＧＥＣＵに出力する。

このように、中継ゲート電極２７ａを温度測定用の抵抗体として用いることで、ゲート駆動回路１８により、半導体基板２０（ＩＧＢＴ素子１５）の温度を検出することができる。

なお、ゲート内部抵抗Ｒｇは、２つのゲートパッド３４ａ，３４ｂ間の抵抗であるため、厳密には、上記した中継ゲート電極２７ａだけでなく、ゲート配線３３などの抵抗も含む。しかしながら、ゲート配線３３は、アルミニウムなどの導電性に優れる金属材料を用いて形成されているため、多結晶シリコンからなる中継ゲート電極２７ａが、抵抗の大部分を占めている。

次に、図５〜図７に基づき、温度測定方法について説明する。

先ず、ＩＧＢＴ素子１５の駆動方法（温度測定なし）について説明する。図５に示す電圧Ｖｅはエミッタ電極３１に印加されるエミッタ電圧である。電圧Ｖｅは０Ｖ（グランド）であり、第１電圧源４０は、電圧Ｖｅを基準として、１５．１Ｖの電圧Ｖｇ３を出力する。また、ＳＷ１を開の状態とし、これにより、電圧Ｖｇ１，Ｖｇ２は互いに等しくなる。なお、この場合、電流検出用抵抗Ｒ１を、外部のゲート抵抗として用いることもできる。第２電圧源４１は、スイッチＳＷ１により、第２ゲートパッド３４ｂと遮断されているため、その生成電圧については特に限定されない。

次いで、ＩＧＢＴ素子１５の駆動時（オン期間）に、温度測定をする方法について説明する。ゲート駆動回路１８は、ＩＧＢＴ素子１５のオン期間において、一時的に温度測定を行う。図６に示すように、スイッチＳＷ１を閉の状態にするとともに、第１電圧源４０が１５．１Ｖを生成し、第２電圧源４１が１５Ｖを生成する。これにより、電流検出用抵抗Ｒ１に電流Ｉａが流れ、既知の抵抗値と、電圧Ｖｇ３と電圧Ｖｇ１の差から、電流Ｉａを算出する。また、電圧Ｖｇ１と電圧Ｖｇ２は、互いに異なる値となる。すなわち、２つのゲートパッド３４ａ，３４ｂには、互いに異なる電圧が印加される。したがって、電圧Ｖｇ１と電圧Ｖｇ２との差と上記電流Ｉａから、ゲート内部抵抗Ｒｇを算出し、ゲート内部抵抗Ｒｇの温度特性から温度を求めることができる。

なお、第１電圧源４０及び第２電圧源４１の生成する電圧は、ともに閾値電圧Ｖｔ以上であり、且つ、互いに近い値であるため、温度測定をしつつ、ＩＧＢＴ素子１５をオンさせることができる。

次いで、ＩＧＢＴ素子１５の非駆動時（オフ期間）に、温度測定をする方法について説明する。ゲート駆動回路１８は、ＩＧＢＴ素子１５のオフ期間において、一時的に温度測定を行う。第１電圧源４０及び第２電圧源４１の生成する電圧が異なる点を除けば、図６と同じである。図７に示すように、スイッチＳＷ１を閉の状態にするとともに、第１電圧源４０が０．１Ｖを生成し、第２電圧源４１が０Ｖを生成する。これにより、電流検出用抵抗Ｒ１に電流Ｉａが流れるため、既知の抵抗値と、電圧Ｖｇ３と電圧ＶＧ１の差から、電流Ｉａを算出する。また、電圧Ｖｇ１と電圧Ｖｇ２は、互いに異なる値となる。すなわち、２つのゲートパッド３４ａ，３４ｂには、互いに異なる電圧が印加される。したがって、電圧Ｖｇ１と電圧Ｖｇ２との差と上記電流Ｉａから、ゲート内部抵抗Ｒｇを算出し、ゲート内部抵抗Ｒｇの温度特性から温度を求めることができる。

なお、第１電圧源４０及び第２電圧源４１の生成する電圧が、ともに閾値電圧Ｖｔ未満であるため、温度測定をしつつ、ＩＧＢＴ素子１５をオフさせることができる。

次に、上記した半導体装置１４及び半導体モジュール１０の効果について説明する。

本実施形態では、中継ゲート電極２７ａを、温度検出用の抵抗体として用いる。したがって、ゲート駆動回路１８により通電したときのゲート内部抵抗Ｒｇの値から、半導体基板２０（ＩＧＢＴ素子１５）の温度を求める、すなわち、半導体基板２０の温度を検出することができる。

また、中継ゲート電極２７ａを、温度検出用の抵抗体として用いるため、多結晶シリコンからなるダイオードを採用する場合に較べて、より高温まで使用することができる。また、半導体装置１４の製造工程を簡素化することもできる。

また、中継ゲート電極２７ａを、ゲート電極２７としてだけでなく、温度検出用の抵抗体としても用いるため、ゲート電極とは別に温度検出用の抵抗体を設ける構成に較べて、半導体装置１４（半導体基板２０）の体格を小型化することができる。

ところで、チャネル抵抗Ｒｃが、ＩＧＢＴ素子１５のオン抵抗の大部分を占めている。すなわち、ＩＧＢＴ素子１５のオン期間において、チャネル部分から最も発熱する。これに対し、本実施形態では、チャネルに隣接する中継ゲート電極２７ａを温度検出用の抵抗体として温度を検出するため、チャネル部分の温度、すなわち、半導体基板２０において高温となる部分の温度を精度よく検出することができる。これにより、フェールセーフ処理の精度を向上することができる。また、半導体基板２０の温度変化に対応して応答性良く温度を検出することができる。

本実施形態の構成によれば、ゲート駆動回路１８により、ＩＧＢＴ素子１５のオン期間において、２つのゲートパッド３４ａ，３４ｂに対し、閾値電圧Ｖｔ以上の値であって互いに異なる値の電圧を印加することができる。したがって、温度測定をしつつ、ＩＧＢＴ素子１５を駆動させることができる。すなわち、ＩＧＢＴ素子１５の駆動状態の温度を検出することができる。

また、本実施形態の構成によれば、ゲート駆動回路１８により、ＩＧＢＴ素子１５のオフ期間において、２つのゲートパッド３４ａ，３４ｂに対し、閾値電圧Ｖｔ未満の値であって互いに異なる値の電圧を印加することができる。したがって、温度測定をしつつ、ＩＧＢＴ素子１５をオフさせることができる。すなわち、ＦＷＤ素子１６による回生時の半導体基板２０の温度を検出することができる。

なお、本実施形態では、ＩＧＢＴ素子１５の駆動時（温度測定なし）において、スイッチＳＷ１を開状態とし、第１電圧源４０の電圧Ｖｇ３を、２つのゲートパッド３４ａ，３４ｂに印加する例を示した。しかしながら、スイッチＳＷ１を第１電圧源４０側における電流検出用抵抗Ｒ１と第１ゲートパッド３４ａとの間に設け、ＩＧＢＴ素子１５の駆動時（温度測定なし）に、スイッチＳＷ１を開状態としてもよい。この場合、第２電圧源４１の電圧１５Ｖを、２つのゲートパッド３４ａ，３４ｂに印加することとなる。なお、ＩＧＢＴ素子１５の非駆動時（温度測定なし）には、同じようにして、第２電圧源４１の電圧０Ｖを、２つのゲートパッド３４ａ，３４ｂに印加することとなる。

本記実施形態では、ゲート駆動回路１８が、２つの電圧源４０，４１を有する例を示した。しかしながら、図８に示す第１変形例のように、第１電圧源４０のみを有する構成を採用することもできる。図８では、ゲート駆動回路１８が、第２電圧源４１に代えて、降圧回路４６を有している。それ以外の構成は、図４と同じである。この場合、第１電圧源４０が１５．１Ｖを生成すると、降圧回路４６はその電圧を降圧して１５Ｖを生成する。また、第１電圧源４０が０．１Ｖを生成すると、降圧回路４６はその電圧を降圧して０Ｖを生成する。なお、第２電圧源４１のみを有し、この出力を昇圧回路によって昇圧する構成としてもよい。

また、図９に示す第２変形例のように、スイッチＳＷ１を有さない構成を採用することもできる。図９では、ゲート駆動回路１８が、第１電圧源４７と、第２電圧源４１を有している。第２電圧源４１は、上記実施形態同様、１５Ｖと０Ｖを生成する。一方、第１電圧源４７は、上記実施形態と異なり、１５．１Ｖ，１５Ｖ，０．１Ｖ，０Ｖを生成する。詳しくは、ＩＧＢＴ素子１５の駆動時（温度測定なし）において、第１電圧源４７は、１５Ｖを生成する。ＩＧＢＴ素子１５の駆動時に温度測定をする場合、第１電圧源４７は、１５．１Ｖを生成する。ＩＧＢＴ素子１５の非駆動時に温度測定をする場合、第１電圧源４７は、０．１Ｖを生成する。ＩＧＢＴ素子１５の非駆動時（温度測定なし）において、第１電圧源４７は、０Ｖを生成する。なお、図９において、符号Ｒ２は、第２電圧源１４側の外部のゲート抵抗である。

さらには、図１０に示す第３変形例のように、ゲート駆動回路１８が定電流源４８を有する構成を採用することもできる。図１０に示すゲート駆動回路１８は、電圧源に代えて、定電流源４８を有しており、定電流駆動のゲート駆動回路として構成されている。定電流源４８は第１ゲートパッド３４ａと接続されている。また、ゲート駆動回路１８は、ゲート内部抵抗Ｒｇに並列に接続されたスイッチＳＷ２を有している。このスイッチＳＷ２が開の状態において温度測定を行い、閉の状態において通常制御を行う。スイッチＳＷ２は、ＭＧＥＣＵから入力される信号に基づいて、その開閉が制御される。

具体的には、定電流源４８から定電流を出力し、定電流によりゲート電極２７の電位が一定になった後、スイッチＳＷ２を図１０に示す開状態とする。この開状態で、瞬間的に電流を引き抜く、すなわち、定電流源４８による供給を一瞬ストップさせると、電圧Ｖｇ１，Ｖｇ２に差が生じる。この電位差を電圧検出部４３にて検出し、検出した電位差と定電流の値から、演算部４４がゲート内部抵抗Ｒｇの値を算出し、ひいては、抵抗値を温度に換算する。このようにして、ＩＧＢＴ素子１５の駆動時に温度測定をすることができる。

一方、電流を引き抜き、ゲート電極２７の電位が０Ｖになった後、スイッチＳＷ２を開の状態とする。この開状態で瞬間的に電流を入れる、すなわち、定電流源４８から定電流を供給すると、電圧Ｖｇ１，Ｖｇ２に差が生じる。この電位差を電圧検出部４３にて検出し、検出した電位差と定電流の値から、演算部４４がゲート内部抵抗Ｒｇの値を算出する。また、抵抗値を温度に換算する。このようにして、ＩＧＢＴ素子１５の非駆動時に温度測定をすることができる。

（第２実施形態）
本実施形態において、第１実施形態に示した半導体装置１４及び半導体モジュール１０と共通する部分についての説明は割愛する。

第１実施形態では、すべてのゲート電極２７が中継ゲート電極２７ａとされる例を示した。これに対し、本実施形態では、図１１に示すように、ゲート電極２７の一部のみが中継ゲート電極２７ａとされ、残りのゲート電極２７がゲートパッド３４ａ，３４ｂのいずれか１つのみと接続されている。

半導体装置１４のエミッタ電極３１は、リードなどの図示しない部材に対して、はんだ接合される。はんだは、エミッタ電極３１のほぼ全面に配置される。このエミッタ電極３１が、特許請求の範囲に記載の、はんだ接合される表面電極に相当する。第１実施形態同様、複数のゲート電極２７は、それぞれＸ方向に延設されるとともに、Ｙ方向に並設されている。このＹ方向が、特許請求項の範囲に記載の第１方向に相当する。

このような構成では、アクティブ領域２１の中心２１ａ付近の温度が最も高くなる。図１１に示す符号２１ｂは、アクティブ領域２１のうち、ＩＧＢＴ素子１５の駆動によって温度が高くなる部分、すなわち温度上昇部を示している。温度上昇部２１ｂの中心は、上記中心２１ａとほぼ一致する。

そこで、本実施形態では、アクティブ領域２１のうち、中心２１ａを含む第１領域２１ｃに、中継ゲート電極２７ａが配置されている。第１領域２１ｃは、温度上昇部２１ｂに対応して設定されている。一方、アクティブ領域２１のうち、第１領域２１ｃを除く領域である第２領域２１ｄに、ゲートパッド３４ａ，３４ｂのいずれか１つにのみ電気的に接続されるゲート専用電極２７ｂが配置されている。ゲート専用電極２７ｂは、ゲートパッド３４ａ，３４ｂのいずれか１つにのみ電気的に接続されるため、温度検出用の抵抗体としては機能せず、ゲート電極としてのみ機能する。

詳しくは、Ｙ方向において、第２領域２１ｄ、第１領域２１ｃ、第２領域２１ｄの順に設定されている。また、２つの第２領域２１ｄのうち、一方の第２領域２１ｄのゲート専用電極２７ｂは、第１ゲート配線３３ａを介して第１ゲートパッド３４ａに接続され、他方の第２領域２１ｄのゲート専用電極２７ｂは、第２ゲート配線３３ｂを介して第２ゲートパッド３４ｂに接続されている。

このように、本実施形態によれば、半導体基板２０（ＩＧＢＴ素子１５）のうち、特に温度が高くなる部分の温度を検出することができる。また、温度が高くなる温度上昇部２１ｂを含む第１領域２１ｃのみ、温度検出用の抵抗体として機能する中継ゲート電極２７ａを配置し、第２領域２１ｄには、温度検出用の抵抗体として機能すしないゲート専用電極２７ｂを配置している。これによれば、（温度変化するゲート電極２７の抵抗）／（すべてのゲート電極２７の抵抗）において、温度変化するゲート電極２７の抵抗の項を高めることができる。すなわち、センサ感度を高めることができる。

（第３実施形態）
本実施形態において、第２実施形態に示した半導体装置１４及び半導体モジュール１０と共通する部分についての説明は割愛する。

第２実施形態では、エミッタ電極３１がはんだ接合される構成において、中継ゲート電極２７ａが一部のみに配置される例を示した。これに対し、本実施形態では、表面電極としてのエミッタ電極３１に、図示しないボンディングワイヤが接合される。第２実施形態同様、複数のゲート電極２７は、それぞれＸ方向に延設されるとともに、Ｙ方向に並設されている。

このような構成では、アクティブ領域２１のうち、ボンディングワイヤの接合領域付近、詳しくは、ボンディングワイヤの接合領域の直下部分の温度が、ＩＧＢＴ素子１５の駆動時において高くなる。図１２に示す符号２１ｅは、アクティブ領域２１のうち、ＩＧＢＴ素子１５の駆動時に温度が高くなる部分、すなわち温度上昇部を示している。温度上昇部２１ｅは、上記したボンディングワイヤの接合領域に対応している。図１２に示す例では、ボンディングワイヤが３か所に接合される。

そこで、本実施形態では、アクティブ領域２１のうち、ボンディングワイヤの接合領域、すなわち温度上昇部２１ｅを含む第３領域２１ｆに、中継ゲート電極２７ａが配置されている。一方、アクティブ領域２１のうち、第３領域２１ｆを除く領域である第４領域２１ｇに、ゲート専用電極２７ｂが配置されている。

詳しくは、Ｙ方向において、第４領域２１ｇ、第３領域２１ｆ、第４領域２１ｇ、第３領域２１ｆ、第４領域２１ｇ、第３領域２１ｆの順に設定されている。また、ゲート専用電極２７ｂは、Ｙ方向の並び順において、第１ゲートパッド３４ａへの接続と、第２ゲートパッド３４ｂへの接続が交互となっている。

このように、本実施形態によれば、半導体基板２０（ＩＧＢＴ素子１５）のうち、特に温度が高くなる部分の温度を検出することができる。また、温度が高くなる温度上昇部２１ｅを含む第３領域２１ｆのみ、温度検出用の抵抗体として機能する中継ゲート電極２７ａを配置し、第４領域２１ｇには、温度検出用の抵抗体として機能しないゲート専用電極２７ｂを配置している。これによれば、（温度変化するゲート電極２７の抵抗）／（すべてのゲート電極２７の抵抗）において、温度変化するゲート電極２７の抵抗の項を高めることができる。すなわち、センサ感度を高めることができる。

以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。

トレンチゲート型のＩＧＢＴ素子１５の例を示したが、これに限定されない。それ以外の構造、たとえばプレーナゲート型を採用することもできる。

半導体基板２０に形成されるスイッチング素子として、ＩＧＢＴ素子１５の例を示したが、これに限定されない。たとえば、パワーＭＯＳＦＥＴを採用することもできる。

ゲートパッド３４が、２つのゲートパッド３４ａ，３４ｂを有する例を示した。しかしながら、ゲートパッド３４の個数は２つに限定されない。３つ以上備える構成としてもよい。この場合にも、３つ以上のゲートパッド３４のうち、中継ゲート電極２７ａに接続された２つのゲートパッドを介して中継ゲート電極２７ａに通電することで、温度を検出することができる。

ゲート駆動回路１８の制御対象としては、三相インバータ１１に限定されない。少なくとも１つのＩＧＢＴ素子１５（半導体装置１４）の駆動を制御するものであればよい。

１０…半導体モジュール、１１…三相インバータ、１２…高電位電源ライン、１３…低電位電源ライン、１４…半導体装置、１５…ＩＧＢＴ素子、１６…ＦＷＤ素子、１７…出力ライン、１８…ゲート駆動回路、２０…半導体基板、２０ａ…一面、２０ｂ…裏面、２１…アクティブ領域、２１ａ…中心、２１ｂ，２１ｅ…温度上昇部、２１ｃ…第１領域、２１ｄ…第２領域、２１ｆ…第３領域、２１ｇ…第４領域、２２…基板層、２３…ドリフト層、２４…ベース領域、２５…トレンチ、２６…ゲート絶縁膜、２７…ゲート電極、２７ａ…中継ゲート電極、２７ｂ…ゲート専用電極、２８…エミッタ領域、２９…コンタクト領域、３０…層間絶縁膜、３１…エミッタ電極、３２…コレクタ電極、３３…ゲート配線、３３ａ…第１ゲート配線、３３ｂ…第２ゲート配線、３４…ゲートパッド、３４ａ…第１ゲートパッド、３４ｂ…第２ゲートパッド、４０，４７…第１電圧源、４１…第２電圧源、４２…電流検出部、４３…電圧検出部、４４…演算部、４５…メモリ、４６…降圧回路、４８…定電流源、１００…直流電源、１０１…モータジェネレータ、１０２…平滑コンデンサ、Ｒ１…電流検出用抵抗、Ｒ２…ゲート抵抗、Ｒｃ…チャネル抵抗、Ｒｇ…ゲート電極抵抗

Claims (7)

1. 一面（２０ａ）側にゲート電極（２７）が形成されたスイッチング素子（１５）を有する半導体基板（２０）と、
   前記半導体基板の前記一面上に配置され、ゲート配線（３３）を介して前記ゲート電極と接続された外部接続用の複数のゲートパッド（３４）と、
   前記半導体基板の温度を検出する温度検出部（１８）と、
   を備え、
   前記ゲート電極として、２つの前記ゲートパッド（３４ａ，３４ｂ）を電気的に中継する中継ゲート電極（２７ａ）を含み、
   前記温度検出部は、２つの前記ゲートパッドを介して前記中継ゲート電極に通電するとともに、通電状態における前記ゲートパッド間の抵抗値から温度を求めることを特徴とする半導体モジュール。
2. 前記温度検出部は、２つの前記ゲートパッドに互いに異なる値の電圧を印加することを特徴とする請求項１に記載の半導体モジュール。
3. 前記温度検出部は、前記スイッチング素子をオンさせる期間において、２つの前記ゲートパッドに対し、前記ゲート電極の閾値電圧以上の値であって互いに異なる値の電圧を印加することを特徴とする請求項２に記載の半導体モジュール。
4. 前記半導体基板には、前記スイッチング素子に逆並列に接続される還流ダイオード（１６）が形成されており、
   前記温度検出部は、前記スイッチング素子をオフさせる期間において、２つの前記ゲートパッドに対し、前記ゲート電極の閾値電圧よりも低い値であって互いに異なる値の電圧を印加することを特徴とする請求項２又は請求項３に記載の半導体モジュール。
5. 前記温度検出部は、２つの前記ゲートパッド間に定電流を流すことを特徴とする請求項１に記載の半導体モジュール。
6. 前記半導体基板における前記スイッチング素子の形成領域（２１）に対応して前記一面上に配置され、はんだ接合される表面電極（３１）をさらに備え、
   前記半導体基板は、前記ゲート電極を複数有し、
   複数の前記ゲート電極は、前記半導体基板の前記一面に沿う第１方向に並設されるとともに、前記第１方向において、前記スイッチング素子形成領域の中心（２１ａ）を含む第１領域（２１ｃ）に前記中継ゲート電極が配置され、前記第１領域を除く第２領域（２１ｄ）に、前記ゲートパッドのいずれか１つにのみ電気的に接続されるゲート電極（２７ｂ）が配置されていることを特徴とする請求項１〜５いずれか１項に記載の半導体モジュール。
7. 前記半導体基板における前記スイッチング素子の形成領域（２１）に対応して前記一面上に配置され、ボンディングワイヤが接合される表面電極（３１）をさらに備え、
   前記半導体基板は、前記ゲート電極を複数有し、
   複数の前記ゲート電極は、前記半導体基板の前記一面に沿う第１方向に並設されるとともに、前記第１方向において、前記ボンディングワイヤの接合領域を含む第３領域（２１ｆ）に前記中継ゲート電極が配置され、前記第３領域を除く第４領域（２１ｇ）に、前記ゲートパッドのいずれか１つのみに電気的に接続されるゲート電極（２７ｂ）が配置されていることを特徴とする請求項１〜５いずれか１項に記載の半導体モジュール。

Images