JP2015532261A - ２つのステップで得られる遷移金属窒化物層を用いて少なくとも１つのナノワイヤを成長させる方法 - Google Patents

２つのステップで得られる遷移金属窒化物層を用いて少なくとも１つのナノワイヤを成長させる方法 Download PDF

Info

Publication number
JP2015532261A
JP2015532261A JP2015538470A JP2015538470A JP2015532261A JP 2015532261 A JP2015532261 A JP 2015532261A JP 2015538470 A JP2015538470 A JP 2015538470A JP 2015538470 A JP2015538470 A JP 2015538470A JP 2015532261 A JP2015532261 A JP 2015532261A
Authority
JP
Japan
Prior art keywords
transition metal
nanowire
metal layer
layer
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015538470A
Other languages
English (en)
Other versions
JP6367208B2 (ja
Inventor
ヨト，べランジェール
アムスタット，ブノワ
アルマン，マリー−フランソワーズ
デュポン，フローリアン
Original Assignee
コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス
コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス
アレディア
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス, コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス, アレディア filed Critical コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス
Publication of JP2015532261A publication Critical patent/JP2015532261A/ja
Application granted granted Critical
Publication of JP6367208B2 publication Critical patent/JP6367208B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/005—Growth of whiskers or needles
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/605—Products containing multiple oriented crystallites, e.g. columnar crystallites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02653—Vapour-liquid-solid growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Nanotechnology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

少なくとも１つの半導体ナノワイヤ（３）を成長させる方法において、基板（１）上にナノワイヤ（３）の成長のための核生成層（２）を形成するステップと、ナノワイヤ（３）を成長させるステップとを有する。核生成層（２）を形成するステップは、基板（１）上にＴｉ、Ｖ、Ｃｒ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａから選択される遷移金属の層（４）を堆積させるステップと、遷移金属の層の少なくとも一部（２）を窒化し、ナノワイヤ（３）を成長させることを意図した表面を有する遷移金属窒化物層を形成するステップとの２つのステップを含む。【選択図】 図２

Description

本発明は、半導体材料の分野に関し、詳しくは、半導体ナノワイヤの成長の分野に関する。
より詳しくは、本発明は、少なくとも１つのナノワイヤを成長させる方法に関する。
ナノワイヤ成長の分野では、窒化アルミニウム（ＡｌＮ）又は窒化チタン（ＴｉＮ）等の核生成層を用いる手法が知られている。国際特許公開公報ＷＯ２０１１／１６２７１５号に記載されているように、これらの層は、低圧化学蒸着（low-pressure chemical vapor deposition：ＬＰＣＶＤ）又は常圧化学気相成長（atmospheric-pressure chemical vapor deposition：ＡＰＣＶＤ）によって直接的に堆積させてもよい。
この国際特許公開公報ＷＯ２０１１／１６２７１５号では、半導体ナノワイヤの成長は、成長を可能にする結晶基板の結晶方位が「ＮａＣｌタイプの面心立方格子構造」における方向［１１１］、又は「六方格子」構造の軸「ｃ」に沿って配向されている場合に促進されることが開示されている。
基板が正しく配向されていない場合、六方格子構造を有するＡｌＮについては、方向［０００１］、面心立方格子（face-centered cubic：ｆｃｃ）構造を有するＴｉＮについては、方向［１１１］の方向が優勢な結晶構造を有するＡｌＮ又はＴｉＮ核生成層を堆積させることができる。
以上のことから、ナノワイヤのための成長のサポートには、結晶方位が重要であると言える。したがって、この結晶構造からのナノワイヤの成長を促進するためには、結晶構造の正しい方向への配向度を最適化する必要がある。
本発明の目的は、１つ以上のナノワイヤの核生成層の結晶方位を改善するソリューションを提案することである。
上述の課題を解決するために、本発明に係る少なくとも１つの半導体ナノワイヤを成長させる方法は、基板上にナノワイヤの成長のための核生成層を形成するステップと、ナノワイヤを成長させるステップとを有し、核生成層を形成するステップは、基板上にＴｉ、Ｖ、Ｃｒ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａから選択される遷移金属の層を堆積させるステップと、遷移金属の層の少なくとも一部を窒化し、ナノワイヤを成長させることを意図した表面を有する遷移金属窒化物層を形成するステップとを含む。
好ましくは、遷移金属層の窒化のステップが実行されることによって、遷移金属層の結晶構造の少なくとも一部が、面心立方格子構造、特に方向［１１１］、又は六方格子構造、特に方向［０００１］、又は遷移金属窒化物層に関連する軸「Ｃ」の方向に沿って配向するように変更される。
特定の具体例においては、窒化ステップは、第１の流量で窒化ガスを注入することによって少なくとも部分的に第１の温度で実行される第１の窒化サブステップと、第１の流量と異なる又は等しい第２の流量で窒化ガスを注入し、少なくとも部分的に第１の温度以下の第２の温度で実行される第２の窒化サブステップとを含む。注入される窒化ガスは、例えば、アンモニアであり、第１の温度は、１０００℃乃至１０５０℃、特に１０５０℃であり、対応する窒化チャンバの総容積をリットルで表した値をＶとして、第１の流量は、５００＊Ｖ／８ｓｃｃｍ乃至２５００＊Ｖ／８ｓｃｃｍ、特に１６００＊Ｖ／８ｓｃｃｍであり、第２の温度は、９５０℃乃至１０５０℃、特に１０００℃であり、第２の流量は、５００＊Ｖ／８ｓｃｃｍ乃至２５００＊Ｖ／８ｓｃｃｍ、特に５００＊Ｖ／８ｓｃｃｍである。
これに代えて、窒化ステップは、第１の流量で窒化ガスを注入することによって少なくとも部分的に第１の温度で実行される第１の窒化サブステップと、第１の流量と異なる又は等しい第２の流量で窒化ガスを注入し、少なくとも部分的に第１の温度以上の第２の温度で実行される第２の窒化サブステップとを含んでいてもよい。
包括的に言えば、第１の温度は第２の温度より低くても高くても等しくてもよく、好ましくは、第２の温度より低い又は高い。
一具体例においては、窒化ステップは、５０〜８００ｍｂａｒ、特に、１００ｍｂａｒの圧力に調整された窒化チャンバにおいて実行してもよい。
ナノワイヤの成長ステップは、例えば、第２の窒化サブステップの後に実行してもよく、第２の窒化サブステップの間に開始してもよい。
ナノワイヤの成長ステップは、好ましくは、Ｇａを注入し、窒化ガリウムナノワイヤを形成するステップを含み、ナノワイヤは、核生成層の成長表面から延び出す。
好ましくは、基板は、シリコンであり、遷移金属層を堆積させるステップは、堆積される遷移金属層へのシリコンの相互拡散が１０ｎｍより小さくなるように、及び／又は少なくとも２ｎｍの遷移金属層の非珪化スライスが残存するように構成される。
堆積される遷移金属がＣｒ、Ｖ及びＴｉから選択される場合、遷移金属は、１００℃未満の温度で堆積される。
好ましくは、基板は、シリコン系の基板であり、遷移金属層を堆積させるステップは、堆積させる遷移金属層の厚さを決定する予備的ステップを含み、予備的ステップは、使用される遷移金属及び堆積温度の関数として、遷移金属層の将来の堆積の間の遷移金属層へのシリコンの第１の拡散距離を判定するステップと、将来の遷移金属層の窒化のステップの間の遷移金属層へのシリコンの第２の拡散距離を判定するステップとを含み、堆積される遷移金属窒化物層の厚さは、遷移金属層の所望の厚さと、判定された第１及び第２の拡散距離から将来の遷移金属層に生じる遷移金属の珪化スライスの厚さとに基づいて決定される。
成長方法の一具体例においては、方法は、１〜１００ｍΩ・ｃｍの間の抵抗率を有する基板を準備するステップを含む。
好ましくは、成長方法は、遷移金属層を堆積させる前に、遷移金属層が堆積される基板の表面を脱酸するステップを有する。
更に、遷移金属層の堆積ステップ及び窒化ステップは、好ましくは、成長ステップの前に実行される。
更に、本発明に係る光電子デバイスを製造する方法は、上述の成長方法を実行するステップと、基板の反対側のナノワイヤの少なくとも１つの端部に第１のタイプの電気的ドーピングを行うステップと、基板の反対側のナノワイヤの端部に、第１のタイプとは逆の第２のタイプに電気的にドーピングされた要素を形成するステップとを有する。更に、この方法は、ナノワイヤと、電気的にドーピングされた要素との間の界面に位置する量子井戸を形成するステップを有していてもよい。
他の利点及び特徴は、本発明の特定の実施形態の説明によって明らかとなり、これらの実施形態は、非限定的な具体例として提示され、添付の図面に表される。
核生成層を形成するステップの断面図である。 核生成層からの少なくとも１つのナノワイヤの核生成のステップの断面図である。 窒化前及び窒化後にＮｂ系遷移金属層内に存在する結晶構造のタイプを特定するＸ線回折スペクトルを示す図である。 窒化前及び窒化後にＨｆ系遷移金属層内に存在する結晶構造のタイプを特定するＸ線回折スペクトルを示す図である。 本発明の幾つかの実施形態に基づく窒化ステップの具体例を詳細に示す図である。 核生成層を準備するためのステップを示す図である。 核生成層を準備するための他のステップを示す図である。 光電子デバイスの製造方法の特定の実施形態を示す図である。 本発明の幾つかの実施形態に基づく窒化ステップの他の具体例を詳細に示す図である。
以下に説明する方法は、まず、遷移金属の堆積、及びこれに続くこの遷移金属の少なくとも部分的な窒化といった２つのステップで核生成層が準備される点が従来の技術とは異なる。この特定の順序のステップによって、核生成層は、ナノワイヤを成長させるように意図されたより良好な表面を有することができる。
以下の説明において、用語「マイクロワイヤ」又は「ナノワイヤ」は、好ましくは、長手方向の寸法が断面方向の少なくとも５倍、更に好ましくは、１０倍の細長い形状の三次元構造を意味する。断面寸法は、５ｎｍ〜２．５μｍである。幾つかの実施形態では、断面寸法は、約１μｍ、好ましくは、１００〜３００ｎｍである。幾つかの実施形態では、各ナノワイヤの高さは、５００ｎｍ以上、好ましくは、１〜５０μｍである。
図１に示すように、少なくとも１つの半導体ナノワイヤを成長させる方法は、基板１上に、ナノワイヤを成長させるための核生成層２を形成するステップと、ナノワイヤ３（図２）を成長させるステップとを有する。ナノワイヤ３の成長ステップでは、ナノワイヤ３が核生成層２から成長することができる。
以下、ナノワイヤの成長について説明するが、成長方法は、この単一の具体例に制限されず、成長ステップの間、核生成層２を用いて、複数のナノワイヤを並べて成長させることができる。
先に説明した通り、核生成層２の主な機能は、ナノワイヤ３の核生成を促進することである。更にこの核生成層２は、好ましくは、（基板がシリコンから形成され、ナノワイヤが窒化ガリウムから形成される場合）成長の間のあらゆる劣化から基板１を保護し、及び／又は（５００℃を超える温度を用いる場合）高温における良好な安定性を保ち、及び／又は特に、各ナノワイヤ３を分極して、基板１に電流を流すことが望まれる場合、良好な導電性を実現するように選択される。
基板１については、方法は、以下に限定されるわけではないが、１〜１００ｍΩ．ｃｍの間の抵抗率を有する基板を準備するステップを含む。この抵抗率は、上述したように、核生成層２に亘ってナノワイヤを分極することが望ましい場合に有利である。
まず、ワイヤの大部分が基板１に実質的に垂直（図２に示す軸Ｃの方向）に、この核生成層２から成長する場合、この核生成層２によって、１つ以上のナノワイヤ３の成長を促進することができる。「実質的に垂直」とは、正確な垂直から、１０°前後の誤差を含む。配向誤差が１０°前後までであれば、より完全なデバイスを準備するための後続する技術的ステップを実行することができる。
したがって、核生成層の結晶方位をナノワイヤ３の成長に適応化する必要がある。更に、この結晶方位が高密度、すなわち、優勢である場合、これらのナノワイヤ３の密度を高めることができる。
このため、核生成層を形成するステップは、基板１上にＴｉ（チタン）、Ｖ（バナジウム）、Ｃｒ（クロム）、Ｚｒ（ジルコニウム）、Ｎｂ（ニオブ）、Ｍｏ（モリブデン）、Ｈｆ（ハフニウム）及びＴａ（タンタル）から選択される遷移金属の層４を堆積させるステップと、これに続いて、遷移金属層の少なくとも一部を窒化して、ナノワイヤ３を成長させるために意図された表面を有する遷移金属窒化物（堆積された初期の遷移金属層に応じて、それぞれ、窒化チタン、窒化バナジウム、窒化クロム、窒化ジルコニウム、窒化ニオブ、窒化モリブデン、窒化ハフニウム又は窒化タンタル）の層を形成するステップとを有する。成長を最適化するために、この遷移金属窒化物層は、最小２ｎｍ、好ましくは、２〜５０ｎｍの厚さを有することができる。
幾つかの実施形態では、遷移金属層の堆積は、室温から４００℃の間の温度で行われる。この温度を超えると、ナノワイヤ成長収量が低下するおそれがある。
異なる遷移金属、特にＨｆ、Ｎｂ及びＴａに適用可能な一具体例では、堆積される遷移金属層は、２０ｎｍ〜数百ナノメートル（例えば、２００ｎｍ）の厚さに形成してもよい。他の遷移金属の場合、好ましい厚さは、例えば、２０ｎｍである。堆積は、例えば、金属ターゲットに定常電流を流して、金属ターゲットからの物理蒸着（physical vapor deposition：ＰＶＤ）によって行ってもよい。この遷移金属の堆積のステップの間、基板１は、室温で維持してもよい。本明細書の全体に亘って、「室温」とは、好ましくは、２０〜５０℃の温度を意味する。遷移金属の堆積の間のＰＶＤチャンバの圧力は、３×１０３〜６×１０３ｍｂａｒであってもよい。
様々な試験により、この２つのステップによって形成された核生成層２により、ナノワイヤの成長が促進されたことを観察できた。
実際、このようにして形成された遷移金属窒化物層は、結晶方位がナノワイヤの成長により好ましい成長サイト（growth sites）を有することが判明した。これらの成長サイトは、従来に比べて、数が多く、より良好に分布しており、特に、本発明の方法に基づいて準備された窒化チタン核生成層を、従来の単一ステップで堆積された窒化チタン層と比べることによってこの傾向が確認された。更に、これによって、ガリウム系のナノワイヤの成長の間に金属ガリウム合金の形成を回避することができる。すなわち、ナノワイヤ成長ステップの前に、遷移金属層の堆積ステップ及び窒化ステップを実行することが有益であることがわかった。
更に、Ｔｉ、Ｖ、Ｃｒ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａといった遷移金属の１つを選択して、遷移金属の窒化後に、核生成層２を形成することによって、金属の導電性と、セラミックの耐熱性（refractory nature）とを組み合わせることができる。原理的に相反するこれらの特性は、上述した遷移金属によって実現される。実際、耐熱性は、融点が約１８００℃以上の材料によって実現され、上述した遷移金属の窒化物は、この特性を有する。タングステンは、クロム及びモリブデンと同じ族に属するが、高温下でのタングステン窒化物の安定性は不十分であり、ナノワイヤを効率的に成長させることができないため、候補から外してある。
また、このようにして得られた遷移金属窒化物層及び使用される遷移金属のために、これまで核生成層として広く用いられているＡｌＮ系の核生成層に比べて、バンドギャップを小さくすることができる。すなわち、基板１がシリコン系である場合、本発明に基づく核生成層２と基板の界面に生じる電位障壁は、ＡｌＮを使用した場合に比べて越えやすく、このため、基板１から１つ以上のナノワイヤを分極することが望まれる場合に、有利である。
以上から、核生成層２、特にナノワイヤを成長させることを意図した表面の結晶方位は、ナノワイヤの成長を促進する目的において重要であると言える。したがって、遷移金属層の堆積のステップは、窒化ステップの前に、遷移金属層が少なくとも部分的に立方格子（ＣＣ）又は六方格子の結晶構造（これらの２つの結晶構造は、上述した金属の結晶構造である。）を有するように実行することが好ましい。
本明細書において、ある結晶構造が優勢であるとは、その構造が他の個々の結晶構造より多くの部分に出現することを意味する。
通常、上述した遷移金属については、Ｃｒ、Ｍｏ、Ｖ、Ｎｂ、Ｔａから選択される遷移金属の層を堆積させることによって、自然に立方格子（ＣＣ）構造を得ることができ、Ｔｉ、Ｚｒ、Ｈｆから選択される遷移金属の層を堆積させることによって、自然に六方格子構造を得ることができる。
上述した特定の結晶構造によって、遷移金属層又は少なくとも遷移金属層の一部の窒化ステップを実行して、遷移金属層の少なくとも一部の結晶構造を、面心立方格子構造、特に方向［１１１］に変更し、又は六方格子構造、特に方向［０００１］に変更し、又は遷移金属窒化物層に関連する軸「Ｃ」の方向に沿って変更することができる。
図３及び図４は、それぞれ、存在する結晶相又は構造を特定するためのＸ線回折スペクトルを示している。図３に示すように、窒化前のＮｂ系遷移金属層の結晶構造を表す曲線Ｃ１については、実際に、Ｎｂの立方格子（ｃｃ）構造の配向［１１０］が優勢であり、遷移金属窒化物層ＮｂＮの六方格子構造を表す曲線Ｃ２については、実際に、六方格子構造の配向［０００４］及びその高調波配向（orientation harmonic）［０００８］、すなわち、［０００１］と同様の配向が優勢である。また、図４に示すように、窒化前のＨｆ系遷移金属層の六方格子構造を表す曲線Ｃ３については、実際に、六方格子構造の配向［０００２］が優勢であり、遷移金属窒化物層ＨｆＮの面心立方格子構造を表す曲線Ｃ４については、実際に、面心立方格子構造の配向［１１１］が優勢である。図３及び図４については、優勢を視覚化するために、ピークだけが重要であり、曲線の他の部分は、実験用のデバイス及びサンプルに起因する連続的なバックグラウンドを表している。当業者は、他の遷移金属についても同様の曲線を作成でき、結論は、実質的に同じであり、例えば、窒化タンタルの場合、窒化タンタルの面心立方格子構造において配向［１１１］が優勢となる。
特に、図５に示す特定の具体例では、窒化ステップは、第１の流量で窒化ガスを注入することによって、少なくとも部分的に第１の温度で実行される第１の窒化サブステップＥｎ１と、第２の流量で窒化ガスを注入することによって、少なくとも部分的に、第１の温度以下の第２の温度で実行される第２の窒化サブステップＥｎ２とを有し、第２の流量は、第１の流量と異なっていても、異なっていなくてもよい（すなわち、第１の流量は、第２の流量と等しくてもよい）。これによって、核生成層の結晶方位を最適化することができる。これらの２回の窒化サブステップは、順次的に実行されることは言うまでもない。具体的には、第１のサブステップＥｎ１によって、急速な窒化を行うことができ、第２のサブステップＥｎ２によって、アニーリングを行い、遷移金属の窒化物相を安定させることができる。これらの２つのサブステップＥｎ１、Ｅｎ２の後に、遷移金属窒化物層は、化学的及び熱的に安定し、（特に、この基板がシリコンから形成されている場合）ナノワイヤの成長の間、基板の保護層として機能できる。
注入ガスは、アンモニアＮＨ３又は二窒素Ｎ２であってもよい。ＮＨ３は、遷移金属層を速やかに窒化できるため、好ましい。実際、窒化力は、ＮＨ３の形式の方がＮ２より優れている。特に、遷移金属が珪化物に変化する可能性がある場合、この速やかな窒化が重要であることがあり、この点については、後述する。
注入される窒化ガスがアンモニアである特定の具体例では、第１の温度は、１０００〜１０５０℃、例えば、１０５０℃であり、第１の流量は、５００〜２５００ｓｃｃｍ（ｓｃｃｍは、「立方センチメートル毎分」を意味する）、例えば、１６００ｓｃｃｍであり第２の温度は、９５０〜１０５０℃、例えば、１０００℃であり、第２の流量は、５００〜２５００ｓｃｃｍ、例えば、５００ｓｃｃｍである。
上述した流量は、使用される窒化チャンバの容積、すなわち、上述した具体例では、８リットルの気体（例えば、Ｎ２＋ＮＨ３）の総体積に対応している。容積が異なるチャンバについては、流量を適応化する必要がある（例えば、１８リットルのチャンバの場合、第１の流量は、４０００ｓｃｃｍ、第２の流量は、１２００ｓｃｃｍにする必要がある）。換言すれば、第１の流量は、５００＊Ｖ／８〜２５００＊Ｖ／８ｓｃｃｍ、特に、１６００＊Ｖ／８ｓｃｃｍとし、第２の流量は、５００＊Ｖ／８〜２５００＊Ｖ／８ｓｃｃｍ、特に、５００＊Ｖ／８ｓｃｃｍとする。Ｖは、対応する窒化チャンバの総容積をリットルで表した値である。「対応する窒化チャンバ」とは、遷移金属層の窒化が行われるチャンバを意味する。
包括的に言えば、窒化ステップは、５０〜８００ｍｂａｒ、特に、１００ｍｂａｒの圧力に調整された窒化チャンバにおいて実行できる。
図５は、時間の関数として窒化チャンバ内の温度の変化を表すことによって、窒化ステップを詳細に示している。第１の時間Ｔ１において、例えば、２℃／ｓの速度で、窒化チャンバ内の温度を１０５０℃のステージまで徐々に上昇させる。上述したＮＨ３を用いた第１の窒化サブステップＥｎ１は、温度が２００℃に達すると開始される。この第１のサブステップの間、ＮＨ３の流量は、１６００ｓｃｃｍで一定に維持する。第１のサブステップの少なくとも一部に重なる第２の時間Ｔ２では、５〜１５分間、温度を１０５０℃に維持する。第３の時間Ｔ３では、第１のサブステップＥｎ１を続けながら、６０秒に亘って、温度を１０５０℃から１０００℃に下げる。第４の時間Ｔ４では、第２のサブステップＥｎ２を開始して、５〜１５分間、窒化チャンバの温度を１０００℃に維持する。第５の時間Ｔ５では、窒化チャンバへの熱の供給を停止し、これにより窒化チャンバの温度は、低下して室温に戻る。Ｔ５の長さは、窒化チャンバの熱慣性に対応していてもよい。第２の窒化サブステップＥｎ２は、第５の時間Ｔ５の間、所与の時間に亘って継続してもよい。第５の時間Ｔ５は、チャンバの加熱の停止及びこれに続く温度の低下に対応していてもよく、また、窒化のために用いられたチャンバがナノワイヤの合成用のＭＯＣＶＤチャンバである場合、ナノワイヤの成長のステップに対応していてもよい。特定の具体例では、ナノワイヤ３の成長のステップは、第２の窒化サブステップＥｎ２の後に実行され、又は第２の窒化サブステップＥｎ２の間に開始される。
包括的に言えば、少なくとも１つのナノワイヤ３を成長させるステップは、ナノワイヤ３を少なくとも部分的に形成することを意図した材料を注入するステップを含むことができる。具体的には、窒化ガリウムナノワイヤ３を形成するためには、Ｇａを注入し、ナノワイヤ３は、核生成層２の成長表面から延び出る。窒化ガリウムナノワイヤを形成する場合、Ｇａの注入は、ＮＨ３又はＮ２の注入に伴って行ってもよい。ＧａＮの合成は、通常、ＧａとＮＨ３の反応であり、使用されるＮ２との反応ではない。ナノワイヤの成長に適応化されたチャンバにＧａを注入してもよい。
窒化ガリウムを用いて少なくとも１つのナノワイヤ３を形成することには、少なくとも２つの利点がある。
第１の利点は、遷移金属窒化物層（したがって、核生成層２）の面心立方格子構造又は六方格子構造が、窒化ガリウムのエピタキシーにとって好ましいという点である。窒化ガリウムから形成されるナノワイヤの結晶構造は、ウルツ鉱型の六方格子構造であり、図２の軸Ｃに沿って（又は軸［０００１］に沿って）配向され、上述したように、核生成層２から容易に核生成を行うことができる。これに代えてＺｎＯ、ＩｎＮ又はＳｉＣによってナノワイヤを形成してもよい。
第２の利点は、窒化ガリウムが、電気光学デバイスを形成する材料として良好な候補であるという点である。具体的には、窒化ガリウムを材料とするナノワイヤ２によって、光ナノエミッタ（light nanoemitter）を形成することができる。ナノワイヤの周囲にシェル形式で、又はナノワイヤの軸に連続させて（軸構造）、ＧａＮ系の量子井戸を追加してもよい。これらのＧａＮ系の量子井戸の構成に応じて、光放出のスペクトル領域は、紫外から赤外線に至る広い波長範囲をカバーすることができる。
最適化されたナノワイヤ成長を達成するために、遷移金属層の珪化／珪化物形成を僅かにすることが望ましい。遷移金属層の珪化は、基板１がシリコン系である場合に、２つのケースで生じ、すなわち、遷移金属の堆積のステップの間、及び／又は核生成層２を画定するために堆積された遷移金属層を窒化することが望まれる場合に生じる。
第１のケースは、以下のように説明できる。実際、高温（約１０００℃）では、珪化物ＭＳｉ２の形成が促進される（Ｍは、使用される遷移金属である）。これらの珪化物のうち、Ｖ族の遷移金属の珪化物（ＶＳｉ２、ＮｂＳｉ２、ＴａＳｉ２）及び珪化クロム（ＣｒＳｉ２）のみが六方格子構造の結晶相を形成し、これは、（軸ｃに沿って組織化されると）ＧａＮナノワイヤの成長のために潜在的に有利である。しかしながら、これらの六方格子とＧａＮ（３．１９Å）との間の格子定数「ａ」の不一致は、非常に大きく、ＶＳｉ２、ＮｂＳｉ２、ＴａＳｉ２及びＣｒＳｉ２について、それぞれ−３０％、−３６％、−３３％及び−２５％であり、ＧａＮのエピタキシーは、生じ難い。通常、六方格子構造の化合物ＶＳｉ２、ＮｂＳｉ２、ＴａＳｉ２及びＣｒＳｉ２の格子定数「ａ」は、それぞれ、４．５７Å、４．９７Å、４．７８Å及び４．２８Åである。したがって、サブファミリは、Ｔｉ、Ｖ、Ｃｒ、Ｎｂ、Ｔａ、Ｍｏから形成してもよく、これらは、Ｓｉとの相互拡散係数が高い金属であり、これは、新しいＭＳｉ２相が急速に成長することを意味する。例えば、Ｃｒの場合、８５０℃におけるＳｉとの相互拡散係数は、１．５×１０−７ｃｍ２／ｓであり、すなわち、１５分間の拡散距離が約１１．６μｍであり、一方、約１００℃では、この拡散距離は、１５分間で約８０ｎｍにまで減少する。上述した理由から、堆積される遷移金属がＣｒ、Ｖ及びＴｉから選択されている場合、１００℃未満の温度で堆積させて、基板に由来するシリコンの拡散を制限することが望ましい。Ｎｂの場合、１５分間でのＮｂ−Ｓｉ相互拡散長は、８００℃で１２ｎｍ、７００℃で２ｎｍである。したがって、Ｎｂは、珪化を排除又は抑制しながら、７００〜７５０℃までの高温で堆積させることができる。したがって、Ｓｉとの相互拡散係数がＮｂより小さい他の材料であるＺｒ、Ｈｆ及びＴａは、室温から７５０〜８００℃までの温度で、容易に堆積させることができる。珪化が過剰に行われると、十分な厚さの遷移金属窒化物層を得ることができなくなる。換言すれば、包括的には、基板がシリコンである場合、遷移金属層を堆積するステップは、堆積される遷移金属層へのシリコンの相互拡散が１０ｎｍより小さくなり、及び／又は珪化していない遷移金属層のスライスが少なくとも２ｎｍは保存されるように構成される。実際、この非珪化スライスは、基板の反対側にあり、遷移金属の窒化物層を形成するためのものである。図６の符合４は、最初に基板１に堆積された遷移金属層を示し、層４の堆積の間この層のスライス５が珪化され、層４の部分６だけが純粋な遷移金属で構成され、この部分６が、窒化による核生成層の形成に寄与する。
第２のケースでは、窒化ステップは、数分間、１０５０℃で行う必要がある。このため、窒化ガスとしては、高い窒化力によって、窒化反応率が珪化反応率より高いＮＨ３を使用することが好ましい。実際、理想的には、窒化ステップの間、堆積された遷移金属層４内に、好ましくは、２〜５０ｎｍの厚さの少なくとも１つの遷移金属窒化物層２（すなわち、核生成層）を形成することが望まれる（図７）。この遷移金属窒化物層の領域内に新たな珪化化合物が大量に生成されることを防ぐため、窒化ステップは、最適化される。実際には、図７に示すように、窒化ステップの後に、遷移金属を堆積させることによって形成する必要がある層４は、遷移金属の堆積の間に生じる第１の遷移金属珪化物層５と、第１の遷移金属珪化物層５に連続し、窒化ステップの間に生じる第２の遷移金属珪化物層７と、図６の層６の窒化によって得られる核生成層２とを含む。オプションとして、純粋な遷移金属の残りの層８が層２と層７との間に挟まれたまま残存することもあり、これは、部分的に、最初に堆積された遷移金属層の厚さによる。
第１及び第２のケースの説明から、基板１がシリコンを材料としている場合、当業者は、所定の厚さの遷移金属窒化物層を実現するために、堆積される遷移金属のタイプ、遷移金属堆積の温度、遷移金属堆積の期間及び窒化ステップの期間の関数として、堆積する必要がある遷移金属層の厚さを決定できる。換言すれば、シリコン系基板の場合、遷移金属層４の堆積ステップは、堆積させる遷移金属層４の厚さを決定する予備的ステップを含んでいてもよく、この厚さを決定するステップは、使用される遷移金属及び堆積温度の関数として、遷移金属層の将来の堆積の間のシリコンの遷移金属層４への第１の拡散距離を判定するステップと、将来の遷移金属層４の窒化のステップの間のシリコンの遷移金属層４への第２の拡散距離を判定するステップとを含む。堆積させる遷移金属層４の厚さは、遷移金属窒化物層の所望の厚さと、判定された第１及び第２の拡散距離から、将来、遷移金属層４に生じる遷移金属の珪化スライスの厚さとの関数である。
基板１は、通常、遷移金属層４の堆積の前に準備することが好ましい。このために、方法は、遷移金属層の堆積のステップの前に遷移金属層４が堆積される予定の基板１の表面を脱酸するステップを有していてもよい。具体的には、このシリコン表面の脱酸のステップは、化学的（ＨＦバス）又は物理的（基板１にバイアス張力を印加することによる表面のエッチング）に実行してもよい。これによって、特に、核生成層へ及び窒化ガリウムナノワイヤへの電子注入にとっての「絶縁性」バリアとなる生来的な酸化シリコン（ＳｉＯ２）層を除去することができる。
好ましくは、光電子デバイス（optoelectronic device）を形成するコンテキストにおいて、上述した成長方法を用いることができる。
このように、本発明は、光電子デバイス（図８）を製造する方法にも関連する。このような製造方法は、特にその様々な具体例又は実施形態において説明したように、成長方法を実現するステップを含む。更に、製造方法は、基板１の反対側のナノワイヤ３の少なくとも１つの端部３ａに第１のタイプの電気ドーピングを行うステップを含む。この第１のタイプとは、好ましくは、ｎ型のドーピングである。また、方法は、基板１の反対側のナノワイヤ３の端部３ａに、第１のタイプとは逆の第２のタイプに電気的にドーピングされた要素９を形成するステップを含む。このドーピングの第２のタイプは、好ましくは、ｐ型である。このように、ナノワイヤ３の端部３ａと、この端部３ａに形成されたドーピングされた要素９とは、光を出射するように意図されたダイオード接合を形成できる。この接合は、好ましくは、ホモ接合であり、すなわち、ナノワイヤ３及び関連するドーピングされた要素９は、同じ材料、例えば、窒化ガリウムに基づいている。また、ヘテロ接合を準備することもでき、例えば、ＺｎＯをｎ型ドープナノワイヤの形式で使用し、ＺｎＯに基づく量子井戸を追加し、電気的にｐ型ドーピングされたＧａＮで構成された要素９を使用することもできる。実際には、現在の技術では、ＺｎＯをｐ型ドーピングすることは難しい。
図８は、この製造方法によって得られる光電子デバイスの特定の具体例を示している。このように、基板１は、シリコンから形成され、導電性を有するように構成され（例えば、ｎ型ドーピングされ）、基板１の一方の面は、核生成層２の向きに配向される。この核生成層２から、ナノワイヤ３が延び出る。ここで、「延び出る」とは、ナノワイヤ３が、長手方向の２つの端部３ａ、３ｂによって画定される長さを有し、長手方向の第１の端部３ｂが核生成層２に接触し、長手方向の第２の端部３ａが核生成層２から遠位にあることを意味する。ナノワイヤ３の第２の端部３ａとの接合を形成するようにドーピングされた要素９は、第２の端部３ａにおいて、ナノワイヤ３を少なくとも部分的に覆っていてもよい。好ましくは、ドーピングされた要素９は、ナノワイヤ３の端部３ａの周囲にシースを形成する。
更に、光電子デバイスのコンテキストでは、ナノワイヤ３の発光効率を高めるために、閉じ込めゾーンを形成することを意図する量子井戸を追加することが有益であることがある。したがって、光電子デバイスを製造するための方法は、ナノワイヤ３と、第２のタイプに電気的にドーピングされた要素９との間の界面に位置する量子井戸を形成するステップを有していてもよい。量子井戸は、ナノワイヤの周囲のシェルの形式で堆積させてもよい。量子井戸を構成する材料の構成は、選択された波長での発光が実現するように調整される。量子井戸は、ナノワイヤと要素９との間に挟まれた更なる層に形成される。
好ましくは、同じ核生成表面に関連するナノワイヤは、核生成層２を形成する窒化層によって、同時に分極される。抵抗が小さいシリコン基板１を用いることによって、様々な遷移金属及び窒化物の電気抵抗が適切になり、公称値に一致するようになる。ここに説明するような遷移金属窒化物を用いる利点は、効果的に核生成を行い、続いてＧａＮナノワイヤを成長させることができるという点であるが、これらの材料の他の重要な利点は、これらの材料が電流の流路に（ＡｌＮで生じるような）電位障壁を発生させないという点である。
また、本発明は、上述した方法の何れかによって得られるあらゆるデバイスに関連し、好ましくは、核生成層がチタンを含まないあらゆるデバイスに関連する。
好ましくは、基板の支配的な結晶構造は、少なくとも基板と遷移金属層との間の界面における配向［１００］である。これによって、特に、製造コストが低下する。
図５の実施形態の変形例では、窒化ステップは、第１の流量で窒化ガスを注入することによって、少なくとも部分的に第１の温度で実行される第１の窒化サブステップＥｎ１と、第２の流量で窒化ガスを注入することによって、少なくとも部分的に、第１の温度以上の第２の温度で実行される第２の窒化サブステップＥｎ２とを有し、第２の流量は、第１の流量と異なっていても、異なっていなくてもよい（すなわち、第１の流量は、第２の流量と等しくてもよい）。
図５の変形例を図９に示す。図９に示すように、温度Ｔ１は、４００〜１０５０℃（又は１４００℃）であり、特に５００〜８００℃であり、好ましくは、６００℃である。
第１のサブステップＥｎ１は、処理を明瞭するために、２つのステップであるステップ１及びステップ２に分割される。
図９のステップ１では、温度がＴ１（すなわち、第１の温度）まで上昇することが観測される。キャリアガスは、Ｎ２、Ｎ２＋Ｈ２又はＨ２であり、好ましくは、Ｎ２である。注入される窒化ガスは、アンモニア（ＮＨ３）であってもよく、注入は、室温とＴ１との間の温度から開始してもよく、特に、２００℃以上から開始してもよい。室温からＴ１までの温度上昇傾斜は、１℃／分より大きく、特に好ましくは、１℃／秒である。このステップ１の間のアンモニアの流量は、１０×Ｖ／１８〜４０００×Ｖ／１８ｓｃｃｍ、特に、１２００×Ｖ／１８ｓｃｃｍであってもよい（Ｖは、チャンバの容積をリットルで表した値である）。また、窒素（ＮＨ３／Ｎ２）に対するアンモニアの流量の比は、包括的には、０．０００５〜１００％、好ましくは、０．００５５〜２２％、特に好ましくは、６．６％である。
図９のステップ２では、温度Ｔ１でアニーリングを行う。キャリアガスは、Ｎ２、Ｎ２＋Ｈ２又はＨ２であり、好ましくは、Ｎ２である。注入される窒化ガスは、アンモニア（ＮＨ３）であってもよい。アンモニアの流量は、１０×Ｖ／１８〜４０００×Ｖ／１８ｓｃｃｍ、特に、１２００×Ｖ／１８ｓｃｃｍであってもよい（Ｖは、チャンバの容積をリットルで表した値である）。また、窒素（ＮＨ３／Ｎ２）に対するアンモニアの流量の比は、包括的には、０．０００５〜１００％、好ましくは、０．００５５〜２２％、特に好ましくは、６．６％である。ＮＨ３の下でのアニーリング時間は、好ましくは、１秒以上、特に好ましくは、５〜３０分間である。
第２の窒化サブステップＥｎ２は、処理を明瞭するために、３つのステップであるステップ３、ステップ４及びステップ５に分割される。第２の温度Ｔ２は、好ましくは、４００〜１０５０℃（又は１４００℃）、より好ましくは、５００〜１０００℃、特に好ましくは、８００℃である。ステップ３では、温度がＴ２まで高められる（Ｔ１≠Ｔ２の場合、これ以外の場合は、方法は、直接ステップ４に進む）。キャリアガスは、Ｎ２、Ｎ２＋Ｈ２又はＨ２であり、好ましくは、Ｎ２である。注入される窒化ガスは、アンモニア（ＮＨ３）であってもよい。Ｔ１までの温度上昇傾斜は、１℃／分より大きく、特に好ましくは、１℃／秒である。アンモニアの流量は、１０×Ｖ／１８〜４０００×Ｖ／１８ｓｃｃｍ、特に、１２００×Ｖ／１８ｓｃｃｍであってもよい（Ｖは、チャンバの容積をリットルで表した値である）。また、窒素（ＮＨ３／Ｎ２）に対するアンモニアの流量の比は、包括的には、０．０００５〜１００％、好ましくは、０．００５５〜２２％、特に好ましくは、６．６％である。
ステップ４では、温度Ｔ２でアニーリングを行う。キャリアガスは、Ｎ２、Ｎ２＋Ｈ２又はＨ２であり、好ましくは、Ｎ２である。注入される窒化ガスは、アンモニア（ＮＨ３）であってもよい。アンモニアの流量は、１０×Ｖ／１８〜４０００×Ｖ／１８ｓｃｃｍ、特に、１２００×Ｖ／１８ｓｃｃｍであってもよい（Ｖは、チャンバの容積をリットルで表した値である）。また、窒素（ＮＨ３／Ｎ２）に対するアンモニアの流量の比は、包括的には、０．０００５〜１００％、好ましくは、０．００５５〜２２％、特に好ましくは、６．６％である。ＮＨ３の下でのアニーリング時間は、１秒以上、特に好ましくは、１〜３０分間である。
ステップ５では、温度を下降させる。キャリアガスは、Ｎ２、Ｎ２＋Ｈ２又はＨ２であり、好ましくは、Ｎ２である。注入される窒化ガスは、アンモニア（ＮＨ３）であってもよい。Ｔ２から室温までの温度下降傾斜は、１℃／分より大きく、特に好ましくは、１℃／秒である。アンモニアの流量は、１０×Ｖ／１８〜４０００×Ｖ／１８ｓｃｃｍ、特に、１２００×Ｖ／１８ｓｃｃｍであってもよい（Ｖは、チャンバの容積をリットルで表した値である）。また、窒素（ＮＨ３／Ｎ２）に対するアンモニアの流量の比は、包括的には、０．０００５〜１００％、好ましくは、０．００５５〜２２％、特に好ましくは、６．６％である。
図９に示すこの変形例では、窒化ステップは、５０〜８００ｍｂａｒ、特に、１００ｍｂａｒの圧力に調整された窒化チャンバで行ってもよく、ナノワイヤ（２）の成長ステップは、第２の窒化サブステップ（Ｅｎ２）の後に実行してもよく、第２の窒化サブステップ（Ｅｎ２）の間に開始してもよい。
図５に関連するステップは、好ましくは、遷移金属がＴａである場合に実行される（この場合、窒化ステップの間の第１の温度は、第２の温度より高いことが好ましい）。具体的には、この材料については、図９の変形例に比べて、得られるナノワイヤの品質（垂直度、形状の均一性）が大幅に改善される。逆に、同様の理由によって、図９の変形例は、特に、Ｔｉ、Ｚｒ、Ｈｆ又はＮｂ系の遷移金属を窒化する必要がある場合に適用される（この場合、窒化ステップの間の第１の温度は、第２の温度より低いことが好ましい）。
上述した全ての実施形態おいて、堆積される遷移金属がチタンである場合、窒化は、特にＨ２の形式で水素を含むキャリアガスを用いて実行することが好ましい。水素の存在によりナノワイヤ成長収量が向上することが試験によって確認された。

Claims (13)

  1. 少なくとも１つの半導体ナノワイヤ（３）を成長させる方法において、
    基板（１）上にナノワイヤ（３）の成長のための核生成層（２）を形成するステップと、ナノワイヤ（３）を成長させるステップとを有し、前記核生成層（２）を形成するステップは、
    前記基板（１）上にＴｉ、Ｖ、Ｃｒ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａから選択される遷移金属の層（４）を堆積させるステップと、
    前記遷移金属の層の少なくとも一部（２）を窒化し、前記ナノワイヤ（３）を成長させることを意図した表面を有する遷移金属窒化物層を形成するステップとを含む方法。
  2. 前記遷移金属層（４）の窒化のステップが実行されることによって、前記遷移金属層の結晶構造の少なくとも一部が、面心立方格子構造、特に方向［１１１］、又は六方格子構造、特に方向［０００１］、又は遷移金属窒化物層に関連する軸「Ｃ」の方向に沿って配向するように変更される請求項１記載の方法。
  3. 前記窒化ステップは、
    第１の流量で窒化ガスを注入することによって少なくとも部分的に第１の温度で実行される第１の窒化サブステップ（Ｅｎ１）と、
    前記第１の流量と異なる又は等しい第２の流量で窒化ガスを注入し、少なくとも部分的に前記第１の温度以下の第２の温度で実行される第２の窒化サブステップ（Ｅｎ２）とを含む請求項１又は２記載の方法。
  4. 前記注入される窒化ガスは、アンモニアであり、
    前記第１の温度は、１０００℃乃至１０５０℃、特に１０５０℃であり、
    対応する窒化チャンバの総容積をリットルで表した値をＶとして、
    前記第１の流量は、５００＊Ｖ／８ｓｃｃｍ乃至２５００＊Ｖ／８ｓｃｃｍ、特に１６００＊Ｖ／８ｓｃｃｍであり、
    前記第２の温度は、９５０℃乃至１０５０℃、特に１０００℃であり、
    前記第２の流量は、５００＊Ｖ／８ｓｃｃｍ乃至２５００＊Ｖ／８ｓｃｃｍ、特に５００＊Ｖ／８ｓｃｃｍである請求項３記載の方法。
  5. 前記窒化ステップは、
    第１の流量で窒化ガスを注入することによって少なくとも部分的に第１の温度で実行される第１の窒化サブステップ（Ｅｎ１）と、
    前記第１の流量と異なる又は等しい第２の流量で窒化ガスを注入し、少なくとも部分的に前記第１の温度以上の第２の温度で実行される第２の窒化サブステップ（Ｅｎ２）とを含む請求項１又は２記載の方法。
  6. 前記窒化ステップは、５０ｍｂａｒ乃至８００ｍｂａｒ、特に１００ｍｂａｒの圧力に調整された窒化チャンバで実行される請求項３乃至５何れか１項記載の方法。
  7. 前記ナノワイヤ（３）の成長ステップは、前記第２の窒化サブステップ（Ｅｎ２）の後に実行され、又は前記第２の窒化サブステップ（Ｅｎ２）の間に開始される請求項３乃至６何れか１項記載の方法。
  8. 前記ナノワイヤ（３）の成長ステップは、Ｇａを注入し、窒化ガリウムナノワイヤを形成するステップを含み、前記ナノワイヤ（３）は、前記核生成層（２）の成長表面から延び出す請求項１乃至７何れか１項記載の方法。
  9. 前記基板（１）は、シリコンであり、前記遷移金属層を堆積させるステップは、前記堆積される遷移金属層への前記シリコンの相互拡散が１０ｎｍより小さくなるように、及び／又は少なくとも２ｎｍの前記遷移金属層の非珪化スライスが残存するように構成される請求項１乃至８何れか１項記載の方法。
  10. 前記堆積される遷移金属は、Ｃｒ、Ｖ及びＴｉから選択され、前記遷移金属は、１００℃未満の温度で堆積される請求項１乃至９何れか１項記載の方法。
  11. 前記基板は、シリコン系の基板であり、
    前記遷移金属層（４）を堆積させるステップは、前記堆積させる遷移金属層（４）の厚さを決定する予備的ステップを含み、前記予備的ステップは、
    使用される前記遷移金属及び堆積温度の関数として、前記遷移金属層（４）の将来の堆積の間の前記遷移金属層（４）へのシリコンの第１の拡散距離を判定するステップと、
    将来の前記遷移金属層（４）の窒化のステップの間の前記遷移金属層（４）へのシリコンの第２の拡散距離を判定するステップとを含み、
    前記堆積される遷移金属窒化物層の厚さは、前記遷移金属層（４）の所望の厚さと、前記判定された第１及び第２の拡散距離から将来の前記遷移金属層（４）に生じる遷移金属の珪化スライスの厚さとに基づいて決定される請求項１乃至１０何れか１項記載の方法。
  12. 前記遷移金属層の堆積ステップ及び窒化ステップは、前記成長ステップの前に行われる請求項１乃至１１何れか１項記載の方法。
  13. 光電子デバイスを製造する方法において、
    請求項１乃至１２何れか１項記載の成長方法を実行するステップと、
    前記基板（１）の反対側の前記ナノワイヤ（３）の少なくとも１つの端部（３ａ）に第１のタイプの電気的ドーピングを行うステップと、
    前記基板（１）の反対側の前記ナノワイヤ（３）の端部（３ａ）に、前記第１のタイプとは逆の第２のタイプに電気的にドーピングされた要素（９）を形成するステップとを有する方法。
JP2015538470A 2012-10-26 2013-10-25 ２つのステップで得られる遷移金属窒化物層を用いて少なくとも１つのナノワイヤを成長させる方法 Active JP6367208B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1260208 2012-10-26
FR1260208A FR2997420B1 (fr) 2012-10-26 2012-10-26 Procede de croissance d'au moins un nanofil a partir d'une couche d'un metal de transition nitrure obtenue en deux etapes
PCT/EP2013/072424 WO2014064263A2 (fr) 2012-10-26 2013-10-25 Procede de croissance d'au moins un nanofil a partir d'une couche d'un metal de transition nitrure obtenue en deux etapes

Publications (2)

Publication Number Publication Date
JP2015532261A true JP2015532261A (ja) 2015-11-09
JP6367208B2 JP6367208B2 (ja) 2018-08-01

Family

ID=47666274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015538470A Active JP6367208B2 (ja) 2012-10-26 2013-10-25 ２つのステップで得られる遷移金属窒化物層を用いて少なくとも１つのナノワイヤを成長させる方法

Country Status (8)

Country Link
US (2) US10636653B2 (ja)
EP (3) EP3739634A1 (ja)
JP (1) JP6367208B2 (ja)
KR (1) KR102134495B1 (ja)
CN (1) CN104871317B (ja)
BR (1) BR112015009308B1 (ja)
FR (1) FR2997420B1 (ja)
WO (1) WO2014064263A2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2997420B1 (fr) 2012-10-26 2017-02-24 Commissariat Energie Atomique Procede de croissance d'au moins un nanofil a partir d'une couche d'un metal de transition nitrure obtenue en deux etapes
FR2997557B1 (fr) 2012-10-26 2016-01-01 Commissariat Energie Atomique Dispositif electronique a nanofil(s) muni d'une couche tampon en metal de transition, procede de croissance d'au moins un nanofil, et procede de fabrication d'un dispositif
FR3020177B1 (fr) * 2014-04-22 2016-05-13 Commissariat Energie Atomique Dispositif optoelectronique a rendement d'extraction lumineuse ameliore
FR3029683B1 (fr) 2014-12-05 2017-01-13 Commissariat Energie Atomique Dispositif electronique a element filaire s'etendant a partir d'une couche electriquement conductrice comportant du carbure de zirconium ou du carbure de hafnium
US10312081B2 (en) 2016-07-15 2019-06-04 University Of Kentucky Research Foundation Synthesis of metal oxide surfaces and interfaces with crystallographic control using solid-liquid-vapor etching and vapor-liquid-solid growth
FR3082657B1 (fr) 2018-06-19 2021-01-29 Aledia Procede de fabrication d’un dispositif optoelectronique a parois de confinement lumineux auto alignes
KR102357733B1 (ko) 2019-12-18 2022-02-04 덕산하이메탈(주) 전도층 및 그 제조방법
KR20210078634A (ko) 2019-12-18 2021-06-29 덕산하이메탈(주) 메탈 나노와이어 및 그 제조방법
US20230124414A1 (en) * 2021-10-14 2023-04-20 Applied Materials, Inc. SUBSTRATE PROCESSING FOR GaN GROWTH
CN116314507B (zh) * 2023-05-19 2023-07-28 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036466A (ja) * 1998-07-17 2000-02-02 Matsushita Electronics Industry Corp 半導体薄膜の形成方法、半導体装置およびその製造方法
JP2003293070A (ja) * 2002-03-29 2003-10-15 Japan Science & Technology Corp 高強度・高靭性Ｍｏ合金加工材とその製造方法
WO2006126330A1 (ja) * 2005-04-04 2006-11-30 Tohoku Techno Arch Co., Ltd. ＧａＮ単結晶成長方法，ＧａＮ基板作製方法，ＧａＮ系素子製造方法およびＧａＮ系素子
JP2008169060A (ja) * 2007-01-09 2008-07-24 Sophia School Corp Ｉｉｉ族窒化物半導体微細柱状結晶の製造方法およびｉｉｉ族窒化物構造体
JP2009221083A (ja) * 2008-03-18 2009-10-01 Tohoku Techno Arch Co Ltd Ｉｉｉ族窒化物半導体およびその製造方法
JP2010062482A (ja) * 2008-09-08 2010-03-18 Covalent Materials Corp 窒化物半導体基板およびその製造方法
US20110127490A1 (en) * 2009-11-30 2011-06-02 The Royal Institution For The Advancement Of Learning / Mcgill University Method of Growing Uniform Semiconductor Nanowires without Foreign Metal Catalyst and Devices Thereof
WO2011162715A1 (en) * 2010-06-24 2011-12-29 Glo Ab Substrate with buffer layer for oriented nanowire growth
JP2012077345A (ja) * 2010-09-30 2012-04-19 Dowa Electronics Materials Co Ltd Ｉｉｉ族窒化物半導体素子製造用基板およびｉｉｉ族窒化物半導体自立基板またはｉｉｉ族窒化物半導体素子の製造方法ならびにｉｉｉ族窒化物成長用基板

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254499A (en) * 1992-07-14 1993-10-19 Micron Technology, Inc. Method of depositing high density titanium nitride films on semiconductor wafers
US6447838B1 (en) * 1993-12-10 2002-09-10 Symetrix Corporation Integrated circuit capacitors with barrier layer and process for making the same
AU1745695A (en) * 1994-06-03 1996-01-04 Materials Research Corporation A method of nitridization of titanium thin films
US5628829A (en) * 1994-06-03 1997-05-13 Materials Research Corporation Method and apparatus for low temperature deposition of CVD and PECVD films
US5580823A (en) 1994-12-15 1996-12-03 Motorola, Inc. Process for fabricating a collimated metal layer and contact structure in a semiconductor device
US6093645A (en) * 1997-02-10 2000-07-25 Tokyo Electron Limited Elimination of titanium nitride film deposition in tungsten plug technology using PE-CVD-TI and in-situ plasma nitridation
JP3214422B2 (ja) * 1997-12-02 2001-10-02 日本電気株式会社 半導体装置の製造装置および半導体装置の製造方法
US20020007881A1 (en) 1999-02-22 2002-01-24 Ole Daaland High corrosion resistant aluminium alloy
US6297063B1 (en) 1999-10-25 2001-10-02 Agere Systems Guardian Corp. In-situ nano-interconnected circuit devices and method for making the same
JP4222757B2 (ja) * 2000-05-04 2009-02-12 クナノ・アーベー ナノ構造
JP3882539B2 (ja) 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
WO2002044444A1 (en) 2000-11-30 2002-06-06 Kyma Technologies, Inc. Method and apparatus for producing miiin columns and miiin materials grown thereon
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
US7326988B2 (en) 2002-07-02 2008-02-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US7335908B2 (en) * 2002-07-08 2008-02-26 Qunano Ab Nanostructures and methods for manufacturing the same
US20040074364A1 (en) 2002-10-22 2004-04-22 Pearl Technologies Inc. Multiple punch assembly
JP3574651B2 (ja) * 2002-12-05 2004-10-06 東京エレクトロン株式会社 成膜方法および成膜装置
US6828200B2 (en) 2003-01-03 2004-12-07 Texas Instruments Incorporated Multistage deposition that incorporates nitrogen via an intermediate step
CN1826694B (zh) * 2003-04-04 2012-04-25 库纳诺公司 具有pn结的纳米须及其制造方法
US6818061B2 (en) * 2003-04-10 2004-11-16 Honeywell International, Inc. Method for growing single crystal GaN on silicon
JP4396816B2 (ja) 2003-10-17 2010-01-13 日立電線株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
EP1700329A2 (en) 2003-12-22 2006-09-13 Koninklijke Philips Electronics N.V. Fabricating a set of semiconducting nanowires, and electric device comprising a set of nanowires
JP4545433B2 (ja) * 2003-12-26 2010-09-15 東京エレクトロン株式会社 成膜方法
US7354850B2 (en) * 2004-02-06 2008-04-08 Qunano Ab Directionally controlled growth of nanowhiskers
JP4255877B2 (ja) 2004-04-30 2009-04-15 株式会社アライドマテリアル 高強度・高再結晶温度の高融点金属系合金材料とその製造方法
TWI500072B (zh) * 2004-08-31 2015-09-11 Sophia School Corp 發光元件之製造方法
US7255745B2 (en) * 2004-10-21 2007-08-14 Sharp Laboratories Of America, Inc. Iridium oxide nanowires and method for forming same
US7098144B2 (en) * 2004-10-21 2006-08-29 Sharp Laboratories Of America, Inc. Iridium oxide nanotubes and method for forming same
JP2006278368A (ja) 2005-03-28 2006-10-12 Sony Corp 光源装置および表示装置
US7365374B2 (en) * 2005-05-03 2008-04-29 Nitronex Corporation Gallium nitride material structures including substrates and methods associated with the same
KR101375435B1 (ko) * 2006-03-08 2014-03-17 큐나노 에이비 Ｓｉ 상의 에피택셜 반도체 나노와이어를 금속 없이 합성하기 위한 방법
US7968359B2 (en) 2006-03-10 2011-06-28 Stc.Unm Thin-walled structures
WO2008048704A2 (en) 2006-03-10 2008-04-24 Stc.Unm Pulsed growth of gan nanowires and applications in group iii nitride semiconductor substrate materials and devices
JP5207615B2 (ja) * 2006-10-30 2013-06-12 東京エレクトロン株式会社 成膜方法および基板処理装置
CN102255018B (zh) 2006-12-22 2013-06-19 昆南诺股份有限公司 带有直立式纳米线结构的led及其制作方法
US8183587B2 (en) * 2006-12-22 2012-05-22 Qunano Ab LED with upstanding nanowire structure and method of producing such
US8049203B2 (en) * 2006-12-22 2011-11-01 Qunano Ab Nanoelectronic structure and method of producing such
US7829443B2 (en) * 2007-01-12 2010-11-09 Qunano Ab Nitride nanowires and method of producing such
CN101271840A (zh) 2007-03-22 2008-09-24 中芯国际集成电路制造(上海)有限公司 栅氧化层的制作方法及半导体器件的制作方法
WO2008149548A1 (ja) 2007-06-06 2008-12-11 Panasonic Corporation 半導体ナノワイヤおよびその製造方法
EP2171748A1 (en) 2007-07-26 2010-04-07 S.O.I.Tec Silicon on Insulator Technologies Epitaxial methods and templates grown by the methods
WO2009072631A1 (ja) 2007-12-05 2009-06-11 Rohm Co., Ltd. 窒化物半導体素子の製造方法および窒化物半導体素子
US20090289370A1 (en) * 2008-05-21 2009-11-26 Advanced Micro Devices, Inc. Low contact resistance semiconductor devices and methods for fabricating the same
JP5145120B2 (ja) 2008-05-26 2013-02-13 パナソニック株式会社 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
KR101496151B1 (ko) 2008-06-25 2015-02-27 삼성전자주식회사 산화물 다이오드를 이용한 디스플레이 장치
US20110140072A1 (en) 2008-08-21 2011-06-16 Nanocrystal Corporation Defect-free group iii - nitride nanostructures and devices using pulsed and non-pulsed growth techniques
US8519379B2 (en) 2009-12-08 2013-08-27 Zena Technologies, Inc. Nanowire structured photodiode with a surrounding epitaxially grown P or N layer
KR101515100B1 (ko) * 2008-10-21 2015-04-24 삼성전자주식회사 발광 다이오드 및 그 제조 방법
JP5239768B2 (ja) 2008-11-14 2013-07-17 富士通株式会社 放熱材料並びに電子機器及びその製造方法
KR101061150B1 (ko) 2009-05-22 2011-08-31 서울대학교산학협력단 발광 디바이스와 이의 제조 방법
EP2284868A1 (en) * 2009-08-07 2011-02-16 Nxp B.V. Heterostructure
KR101663200B1 (ko) 2009-09-30 2016-10-06 국립대학법인 홋가이도 다이가쿠 터널 전계 효과 트랜지스터 및 그 제조 방법
US20110079766A1 (en) 2009-10-01 2011-04-07 Isaac Harshman Wildeson Process for fabricating iii-nitride based nanopyramid leds directly on a metalized silicon substrate
WO2011105397A1 (ja) 2010-02-25 2011-09-01 国立大学法人北海道大学 半導体装置及び半導体装置の製造方法
DE102010012711A1 (de) 2010-03-25 2011-09-29 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements
US8986835B2 (en) * 2010-04-05 2015-03-24 Purdue Research Foundation Growth process for gallium nitride porous nanorods
CN102315347B (zh) 2010-07-05 2014-01-29 展晶科技(深圳)有限公司 发光二极管磊晶结构及其制造方法
EP2598914B1 (en) 2010-07-28 2015-05-06 Cggveritas Services SA 3-d harmonic-source reverse time migration systems and methods for seismic data analysis
JP2012036418A (ja) 2010-08-03 2012-02-23 Chuo Spring Co Ltd 高強度ばねとその製造方法
JP5683388B2 (ja) 2010-08-19 2015-03-11 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
US9478699B2 (en) 2010-08-26 2016-10-25 The Ohio State University Nanoscale emitters with polarization grading
KR101691906B1 (ko) 2010-09-14 2017-01-02 삼성전자주식회사 Ⅲ족 질화물 나노로드 발광 소자 제조방법
CA2864212A1 (en) 2011-02-10 2012-08-16 The Royal Institution For The Advancement Of Learning/Mcgill University High efficiency broadband semiconductor nanowire devices and methods of fabricating without foreign metal catalysis
FR2973936B1 (fr) 2011-04-05 2014-01-31 Commissariat Energie Atomique Procede de croissance selective sur une structure semiconductrice
EP2705404A1 (en) * 2011-05-02 2014-03-12 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Surface plasmon device
FR2976123B1 (fr) * 2011-06-01 2013-07-05 Commissariat Energie Atomique Structure semiconductrice destinee a emettre de la lumiere et procede de fabrication d'une telle structure
FR2997557B1 (fr) 2012-10-26 2016-01-01 Commissariat Energie Atomique Dispositif electronique a nanofil(s) muni d'une couche tampon en metal de transition, procede de croissance d'au moins un nanofil, et procede de fabrication d'un dispositif
FR2997420B1 (fr) 2012-10-26 2017-02-24 Commissariat Energie Atomique Procede de croissance d'au moins un nanofil a partir d'une couche d'un metal de transition nitrure obtenue en deux etapes
US9537044B2 (en) 2012-10-26 2017-01-03 Aledia Optoelectric device and method for manufacturing the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036466A (ja) * 1998-07-17 2000-02-02 Matsushita Electronics Industry Corp 半導体薄膜の形成方法、半導体装置およびその製造方法
JP2003293070A (ja) * 2002-03-29 2003-10-15 Japan Science & Technology Corp 高強度・高靭性Ｍｏ合金加工材とその製造方法
WO2006126330A1 (ja) * 2005-04-04 2006-11-30 Tohoku Techno Arch Co., Ltd. ＧａＮ単結晶成長方法，ＧａＮ基板作製方法，ＧａＮ系素子製造方法およびＧａＮ系素子
JP2008169060A (ja) * 2007-01-09 2008-07-24 Sophia School Corp Ｉｉｉ族窒化物半導体微細柱状結晶の製造方法およびｉｉｉ族窒化物構造体
JP2009221083A (ja) * 2008-03-18 2009-10-01 Tohoku Techno Arch Co Ltd Ｉｉｉ族窒化物半導体およびその製造方法
JP2010062482A (ja) * 2008-09-08 2010-03-18 Covalent Materials Corp 窒化物半導体基板およびその製造方法
US20110127490A1 (en) * 2009-11-30 2011-06-02 The Royal Institution For The Advancement Of Learning / Mcgill University Method of Growing Uniform Semiconductor Nanowires without Foreign Metal Catalyst and Devices Thereof
WO2011162715A1 (en) * 2010-06-24 2011-12-29 Glo Ab Substrate with buffer layer for oriented nanowire growth
JP2012077345A (ja) * 2010-09-30 2012-04-19 Dowa Electronics Materials Co Ltd Ｉｉｉ族窒化物半導体素子製造用基板およびｉｉｉ族窒化物半導体自立基板またはｉｉｉ族窒化物半導体素子の製造方法ならびにｉｉｉ族窒化物成長用基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SANG ET AL.: "Structural and stimulated emission characteristics of diameter-controlled ZnO nanowires using buffer", J.PHYS. D: APPL. PHYS., vol. 42, JPN7017002488, 26 October 2009 (2009-10-26), UK, pages 225403, ISSN: 0003610343 *

Also Published As

Publication number Publication date
US10636653B2 (en) 2020-04-28
KR102134495B1 (ko) 2020-07-15
EP3719849A3 (fr) 2021-02-24
KR20150082341A (ko) 2015-07-15
BR112015009308A2 (pt) 2017-07-04
JP6367208B2 (ja) 2018-08-01
CN104871317A (zh) 2015-08-26
FR2997420B1 (fr) 2017-02-24
EP2912692B1 (fr) 2020-06-03
WO2014064263A2 (fr) 2014-05-01
US9698011B2 (en) 2017-07-04
EP3739634A1 (fr) 2020-11-18
BR112015009308B1 (pt) 2022-02-22
EP3719849A2 (fr) 2020-10-07
US20140120637A1 (en) 2014-05-01
EP2912692A2 (fr) 2015-09-02
FR2997420A1 (fr) 2014-05-02
US20150279672A1 (en) 2015-10-01
CN104871317B (zh) 2018-09-18
WO2014064263A3 (fr) 2014-07-17

Similar Documents

Publication Publication Date Title
JP6367208B2 (ja) ２つのステップで得られる遷移金属窒化物層を用いて少なくとも１つのナノワイヤを成長させる方法
JP6429783B2 (ja) 遷移金属バッファ層を備えるナノワイヤを含む電子デバイス、少なくとも１つのナノワイヤを成長させる方法、及びデバイスの製造方法
KR102135410B1 (ko) 광전기 장치 및 이를 제조하는 방법
JP5491065B2 (ja) ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法
TW201013997A (en) Method for producing nitride semiconductor optical device and epitaxial wafer
TW200915476A (en) Buried contact devices for nitride-based films and manufacture thereof
TW201036217A (en) Epitaxial wafer, method for manufacturing gallium nitride semiconductor device, gallium nitride semiconductor device and gallium oxide wafer
TW200807831A (en) Nitride semiconductor
JP4345626B2 (ja) 半導体素子及びその製造方法。
JP5257967B2 (ja) 半導体光素子
JP5561629B2 (ja) 半導体光素子
JP4041908B2 (ja) 半導体発光素子の製造方法
TW201015757A (en) Method for fabricating p-type gallium nitride-based semiconductor, method for fabricating nitride-based semiconductor element, and method for fabricating epitaxial wafer
JP2001119065A (ja) ｐ型窒化物半導体及びその製造方法
KR20160146880A (ko) 개선된 광 추출 효율의 광전자 디바이스
JP7382156B2 (ja) ＧａＮ系発光ダイオードの製造方法
KR20150133628A (ko) 발광 소자 및 그 제조 방법
KR20170093198A (ko) 탄화 지르코늄 또는 탄화 하프늄을 포함하는 전도성 층으로부터 연장되는 와이어 엘리먼트를 갖는 전자 장치
JP2005093663A (ja) 光半導体デバイス作成方法
JP2014123765A (ja) ウエハ生産物、窒化ガリウム系半導体光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170801

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180704

R150 Certificate of patent or registration of utility model

Ref document number: 6367208

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250