JP2015523821A5 - - Google Patents

Download PDF

Info

Publication number
JP2015523821A5
JP2015523821A5 JP2015524487A JP2015524487A JP2015523821A5 JP 2015523821 A5 JP2015523821 A5 JP 2015523821A5 JP 2015524487 A JP2015524487 A JP 2015524487A JP 2015524487 A JP2015524487 A JP 2015524487A JP 2015523821 A5 JP2015523821 A5 JP 2015523821A5
Authority
JP
Japan
Prior art keywords
stage
voltage
amplifier
supply
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015524487A
Other languages
English (en)
Other versions
JP2015523821A (ja
JP6599229B2 (ja
Filing date
Publication date
Priority claimed from US13/793,933 external-priority patent/US9438189B2/en
Application filed filed Critical
Publication of JP2015523821A publication Critical patent/JP2015523821A/ja
Publication of JP2015523821A5 publication Critical patent/JP2015523821A5/ja
Application granted granted Critical
Publication of JP6599229B2 publication Critical patent/JP6599229B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

[0073] 特許請求の範囲は、上記に例示された正確な構成およびコンポーネントに限定されるわけではないということが理解されるべきである。様々な修正、変更、および、バリエーションが、本明細書において説明されたシステム、方法、および装置の配置、オペレーション、および、詳細において、特許請求の範囲から逸脱することなく行われうる。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[C1]
1つまたは複数の前段のステージと、
供給ステージと、
出力ステージ中の第1のトランジスタのしきい値電圧と、前記供給ステージの第2のトランジスタの飽和電圧との合計と同じ低さの供給電圧で動作する前記出力ステージと、ここにおいて前記供給ステージは前記出力ステージを供する、
を具備する低電圧マルチステージ増幅器。
[C2]
前記供給ステージは減衰ステージとしても動作する、C1の低電圧マルチステージ増幅器。
[C3]
バイアス回路を更に具備し、
ここにおいて、前記バイアス回路は、前記供給ステージを介して前記出力ステージの適切な動作のための静止電流を設定する、C1の低電圧マルチステージ増幅器。
[C4]
前記バイアス回路は、
複製した電流ステージと、
最少セレクタと、
エラー増幅器とを具備するC3の低電圧マルチステージ増幅器。
[C5]
前記複製した電流ステージは、前記最少セレクタに第1のバイアス電圧と第2のバイアス電圧とを供給し、ここにおいて前記最少セレクタは、前記エラー増幅器に所定の電圧を供給し、ここにおいて前記エラー増幅器は、前記出力ステージの静止電流を設定する前記供給ステージを制御する、
C4の低電圧マルチステージ増幅器。
[C6]
所定の電圧は、仮に第1のバイアス電圧と第2のバイアス電圧とが互いの最少セレクタトランジスタ内での飽和電圧内であれば、前記第1のバイアス電圧と前記第2のバイアス電圧との平均であり、ここにおいて、前記所定の電圧は、仮に前記第1のバイアス電圧と前記第2のバイアス電圧とが、互いの前記最少セレクタトランジスタ内での飽和電圧内でない場合、前記第1のバイアス電圧と前記第2のバイアス電圧のうち小さい方である、
C5の低電圧マルチステージ増幅器。
[C7]
前記エラー増幅器は、前記供給ステージに第1の制御電圧と第2の制御電圧とを出力する、C5の低電圧マルチステージ増幅器。
[C8]
前記第1のトランジスタは、pチャネル型トランジスタであり、ここにおいて前記第2のトランジスタは、nチャネル型トランジスタである、C1の低電圧マルチステージ増幅器。
[C9]
前記第1のトランジスタのソースは、可変の正の供給電圧に結合され、ここにおいて前記第1のトランジスタのゲートは、前記第2のトランジスタのドレインに結合され、ここにおいて前記第2のトランジスタのソースは、可変の負の供給電圧に結合される、C8の低電圧マルチステージ増幅器。
[C10]
前記1つまたは複数の前段のステージは、第1のステージと第2のステージとを具備し、
ここにおいて前記第1のステージは入力信号を受信し、ここにおいて前記第1のステージの出力は、前記第2のステージに結合され、ここにおいて前記第2のステージの出力は、前記出力ステージに結合され、ここにおいて前記出力ステージは出力信号を出力する、C1の低電圧マルチステージ増幅器。
[C11]
第2のステージ内の電流が再利用されるので、供給ステージをサポートするための更なるバイアス電流は、必要とされない、C10の低電圧マルチステージ増幅器。
[C12]
前記低電圧マルチステージ増幅器は、クラスGの増幅器である、C1の低電圧マルチステージ増幅器。
[C13]
前記低電圧マルチステージ増幅器は、クラスHの増幅器である、C1の低電圧マルチステージ増幅器。
[C14]
前記低電圧マルチステージ増幅器は、前記出力ステージの出力信号に前記出力ステージの供給電圧を一致させるよう構成される、C1の低電圧マルチステージ増幅器。
[C15]
前記出力ステージは、±0.45Vの供給電圧で動作する、C1の低電圧マルチステージ増幅器。
[C16]
増幅に関する方法であって、前記方法は、入力信号を取得することと、
低電圧マルチステージ増幅器に用いる前記入力信号を増幅することとは、
1つまたは複数の前段のステージと、
供給ステージと、
出力ステージ内の第1のトランジスタのしきい値電圧と前記供給ステージの第2のトランジスタの飽和電圧と、の合計と同じくらい低い供給電圧で動作する前記出力ステージと、ここにおいて前記供給ステージは前記出力ステージを供する、を具備する、増幅に関する方法。
[C17]
前記供給ステージは減衰ステージとしても動作する、C16の方法。
[C18]
前記低電圧マルチステージ増幅器は、バイアス回路を更に具備し、ここにおいて前記バイアス回路は、前記供給ステージを介して前記出力ステージの適切な動作に関する静止電流を設定する、C16の方法。
[C19]
前記バイアス回路は、
複製した電流ステージと、
最少セレクタと、
エラー増幅器とを具備するC18の方法。
[C20]
前記複製した電流ステージは、前記最少セレクタに第1のバイアス電圧と第2のバイアス電圧とを供給し、ここにおいて、前記最少セレクタは、所定の電圧を前記エラー増幅器に供給し、ここにおいて前記エラー増幅器は前記出力ステージの静止電流を設定する前記供給ステージを制御する、C19の方法。
[C21]
前記所定の電圧は、仮に前記第1のバイアス電圧と前記第2のバイアス電圧が、互いの最少セレクタトランジスタの飽和電圧内であれば、前記第1のバイアス電圧と前記第2のバイアス電圧との平均であり、
ここにおいて、前記所定の電圧は、仮に前記第1のバイアス電圧と前記第2のバイアス電圧とが、互いの前記最少セレクタトランジスタの飽和電圧内でないと、前記第1のバイアス電圧と前記第2のバイアスのうちより小さい方である、C20の方法。
[C22]
前記エラー増幅器は、第1の制御電圧及び第2の制御電圧を前記供給ステージに出力する、C20の方法。
[C23]
前記第1のトランジスタは、pチャネル型トランジスタであり、ここにおいて、前記第2のトランジスタは、nチャネル型トランジスタである、C16の方法。
[C24]
前記第1のトランジスタのソースは、可変の正の供給電圧に結合され、ここにおいて前記第1のトランジスタのゲートは、前記第2のトランジスタのドレインに結合され、ここにおいて前記第2のトランジスタのソースは可変の負の供給電圧に結合される、C23の方法。
[C25]
前記1つまたは複数の前段のステージは、第1のステージと第2のステージとを具備し、ここにおいて前記第1のステージは、入力信号を受信し、ここにおいて前記第1のステージの出力は前記第2のステージに結合され、ここにおいて前記第2のステージの出力は、前記出力ステージに結合され、ここにおいて前記出力ステージは出力信号を出力する、C16の方法。
[C26]
前記第2のステージ内の電流が再利用するので、前記供給ステージをサポートするための更なるバイアス電流は、必要とされない、C25の方法。
[C27]
前記低電圧マルチステージ増幅器は、クラスGの増幅器である、C16の方法。
[C28]
前記低電圧マルチステージ増幅器は、クラスHの増幅器である、C16の方法。
[C29]
前記低電圧マルチステージ増幅器は、前記出力ステージの供給電圧を前記出力ステージの出力信号に一致させるよう構成される、C16の方法。
[C30]
前記出力ステージは、±0.45Vの供給電圧で動作する、C16の方法。
[C31]
入力信号を取得する手段と、
前記入力信号を増幅する手段と、ここにおいて、前記入力信号を増幅する前記手段は、
1つまたは複数の前段のステージと、
供給ステージと、
出力ステージ内の第1のトランジスタのしきい値電圧と、前記供給ステージの第2のトランジスタの飽和電圧と、の合計と同じくらい低い供給電圧で動作する前記出力ステージと、ここにおいて前記供給ステージは前記出力ステージを供する、を具備する、デバイス。
[C32]
前記入力信号を増幅する前記手段は、バイアス回路を更に具備し、ここにおいて前記バイアス回路は、前記供給ステージを介して前記出力ステージの適切な動作に関する静止電流を設定する、C31のデバイス。
[C33]
前記バイアス回路は、
複製した電流ステージと、
最少セレクタと、
ミラー増幅器とを具備するC32のデバイス。
[C34]
前記デバイスは、出力ステージの供給電圧を、前記出力ステージの出力信号に一致させるよう構成される、C31のデバイス。
[C35]
前記出力ステージは±0.45Vの供給電圧で動作する、C31のデバイス。
[C36]
入力信号の増幅することに関して構成されたコンピュータプログラム製品であって、前記コンピュータプログラム製品は、それに命令を有する非一時的なコンピュータ可読媒体を具備し、
前記命令は、
低電圧マルチステージ増幅器に入力信号を取得するためのコードと、
前記低電圧マルチステージ増幅器に前記入力信号を増幅させるコードと、
ここにおいて前記低電圧マルチステージ増幅器は、1つまたは複数の前段のステージと、
供給ステージと、
出力ステージにおける第1のトランジスタのしきい値電圧と、前記供給ステージの第2のトランジスタの飽和電圧と、の合計と同じくらい低い供給電圧で動作する前記出力ステージと、ここにおいて前記供給ステージは前記出力ステージを供する、を具備するコンピュータプログラム製品。
[C37]
前記低電圧マルチステージ増幅器は、バイアス回路を更に具備し、ここにおいて前記バイアス回路は、前記供給ステージを介して前記出力ステージの適切な動作に関して静止電流を設定する、C36のコンピュータプログラム製品。
[C38]
前記バイアス回路は、
複製した電流ステージと、
最少セレクタと、
エラー増幅器と
を具備するC37のコンピュータプログラム製品。
[C39]
前記低電圧マルチステージ増幅器は、出力ステージの供給電圧を、前記出力ステージの出力信号に一致させるよう構成された、C36のコンピュータプログラム製品。
[C40]
前記出力ステージは、±0.45Vの供給電圧で動作する、C36のコンピュータプログラム製品。

Claims (40)

  1. 1つまたは複数の前段のステージと、
    供給ステージと、
    出力ステージと、ここにおいて前記供給ステージは前記出力ステージを供する、
    前記供給ステージを介して前記出力ステージの適切な動作のための静止電流を設定するバイアス回路と、ここにおいて前記バイアス回路は、複製した電流ステージと、最少セレクタと、エラー増幅器とを具備する、
    を具備する低電圧マルチステージ増幅器。
  2. 前記供給ステージは減衰ステージとしても動作する、請求項1の低電圧マルチステージ増幅器。
  3. 前記複製した電流ステージは、前記最少セレクタに第1のバイアス電圧と第2のバイアス電圧とを供給し、ここにおいて前記最少セレクタは、前記エラー増幅器に所定の電圧を供給し、ここにおいて前記エラー増幅器は、前記出力ステージの静止電流を設定する前記供給ステージを制御する、
    請求項の低電圧マルチステージ増幅器。
  4. 前記所定の電圧は、前記第1のバイアス電圧と前記第2のバイアス電圧とが互いの最少セレクタトランジスタの飽和電圧内である場合、前記第1のバイアス電圧と前記第2のバイアス電圧との平均であり、前記所定の電圧は、前記第1のバイアス電圧と前記第2のバイアス電圧とが、互いの前記最少セレクタトランジスタの飽和電圧内でない場合、前記第1のバイアス電圧と前記第2のバイアス電圧のうち小さい方である、
    請求項の低電圧マルチステージ増幅器。
  5. 前記エラー増幅器は、前記供給ステージに第1の制御電圧と第2の制御電圧とを出力する、請求項の低電圧マルチステージ増幅器。
  6. 前記1つまたは複数の前段のステージは、第1のステージと第2のステージとを具備し、
    ここにおいて前記第1のステージは入力信号を受信し、ここにおいて前記第1のステージの出力は、前記第2のステージに結合され、ここにおいて前記第2のステージの出力は、前記出力ステージに結合され、ここにおいて前記出力ステージは出力信号を出力する、請求項1の低電圧マルチステージ増幅器。
  7. 前記第2のステージ内の電流が再利用されるので、前記供給ステージをサポートするための更なるバイアス電流は、必要とされない、請求項6の低電圧マルチステージ増幅器。
  8. 前記低電圧マルチステージ増幅器は、クラスGの増幅器である、請求項1の低電圧マルチステージ増幅器。
  9. 前記低電圧マルチステージ増幅器は、クラスHの増幅器である、請求項1の低電圧マルチステージ増幅器。
  10. 前記低電圧マルチステージ増幅器は、前記出力ステージの出力信号に前記出力ステージの供給電圧を一致させるよう構成される、請求項1の低電圧マルチステージ増幅器。
  11. 前記出力ステージは、±0.45Vの供給電圧で動作する、請求項1の低電圧マルチステージ増幅器。
  12. 前記出力ステージは、nチャネル型トランジスタとpチャネル型トランジスタとを備える、請求項1の低電圧マルチステージ増幅器。
  13. 前記nチャネル型トランジスタは第1の電圧に結合され、前記pチャネル型トランジスタは第2の電圧に結合される、請求項12の低電圧マルチステージ増幅器。
  14. 第1の電圧および前記第2の電圧は、前記バイアス回路に結合される、請求項13の低電圧マルチステージ増幅器。
  15. 前記出力ステージは、第1のトランジスタを備え、前記供給ステージは、第2のトランジスタを備える、請求項1の低電圧マルチステージ増幅器。
  16. 前記出力ステージは、前記出力ステージにおける前記第1のトランジスタのしきい値電圧と、前記供給ステージの前記第2のトランジスタの飽和電圧と、の合計と同じくらい低い供給電圧で動作する、請求項15の低電圧マルチステージ増幅器。
  17. 前記第1のトランジスタは、pチャネル型トランジスタであり、ここにおいて前記第2のトランジスタは、nチャネル型トランジスタである、請求項15の低電圧マルチステージ増幅器。
  18. 前記第1のトランジスタのソースは、可変の正の供給電圧に結合され、ここにおいて前記第1のトランジスタのゲートは、前記第2のトランジスタのドレインに結合され、ここにおいて前記第2のトランジスタのソースは、可変の負の供給電圧に結合される、請求項17の低電圧マルチステージ増幅器。
  19. 増幅に関する方法であって、前記方法は、
    入力信号を取得することと
    つまたは複数の前段のステージと、
    供給ステージと、
    出力ステージと、ここにおいて前記供給ステージは前記出力ステージを供する、
    前記供給ステージを介して前記出力ステージの適切な動作に関する静止電流を設定するバイアス回路と、ここにおいて前記バイアス回路は、複製した電流ステージと、最少セレクタと、エラー増幅器とを具備する、
    を具備する、低電圧マルチステージ増幅器を用いて前記入力信号を増幅することと、
    を具備する、方法。
  20. 前記供給ステージは減衰ステージとしても動作する、請求項19の方法。
  21. 前記複製した電流ステージは、前記最少セレクタに第1のバイアス電圧と第2のバイアス電圧とを供給し、ここにおいて、前記最少セレクタは、所定の電圧を前記エラー増幅器に供給し、ここにおいて前記エラー増幅器は前記出力ステージの静止電流を設定する前記供給ステージを制御する、請求項19の方法。
  22. 前記所定の電圧は、前記第1のバイアス電圧と前記第2のバイアス電圧が、互いの最少セレクタトランジスタの飽和電圧内である場合、前記第1のバイアス電圧と前記第2のバイアス電圧との平均であり
    前記所定の電圧は、前記第1のバイアス電圧と前記第2のバイアス電圧とが、互いの前記最少セレクタトランジスタの飽和電圧内でない場合、前記第1のバイアス電圧と前記第2のバイアス電圧のうちより小さい方である、請求項21の方法。
  23. 前記エラー増幅器は、第1の制御電圧及び第2の制御電圧を前記供給ステージに出力する、請求項21の方法。
  24. 前記出力ステージは、第1のトランジスタを備え、前記供給ステージは、第2のトランジスタを備え、ここにおいて前記第1のトランジスタは、pチャネル型トランジスタであり、ここにおいて、前記第2のトランジスタは、nチャネル型トランジスタである、請求項19の方法。
  25. 前記第1のトランジスタのソースは、可変の正の供給電圧に結合され、ここにおいて前記第1のトランジスタのゲートは、前記第2のトランジスタのドレインに結合され、ここにおいて前記第2のトランジスタのソースは可変の負の供給電圧に結合される、請求項24の方法。
  26. 前記1つまたは複数の前段のステージは、第1のステージと第2のステージとを具備し、ここにおいて前記第1のステージは、入力信号を受信し、ここにおいて前記第1のステージの出力は前記第2のステージに結合され、ここにおいて前記第2のステージの出力は、前記出力ステージに結合され、ここにおいて前記出力ステージは出力信号を出力する、請求項19の方法。
  27. 前記第2のステージ内の電流が再利用されるので、前記供給ステージをサポートするための更なるバイアス電流は、必要とされない、請求項26の方法。
  28. 前記低電圧マルチステージ増幅器は、クラスGの増幅器である、請求項19の方法。
  29. 前記低電圧マルチステージ増幅器は、クラスHの増幅器である、請求項19の方法。
  30. 前記低電圧マルチステージ増幅器は、前記出力ステージの供給電圧を前記出力ステージの出力信号に一致させるよう構成される、請求項19の方法。
  31. 前記出力ステージは、±0.45Vの供給電圧で動作する、請求項19の方法。
  32. 前記出力ステージは、nチャネル型トランジスタとpチャネル型トランジスタとを備える、請求項19の方法。
  33. 前記nチャネル型トランジスタに第1の電圧を供給することと、前記pチャネル型トランジスタに第2の電圧を供給することとをさらに備える、請求項32の方法。
  34. 入力信号を取得する手段と、
    前記入力信号を増幅する手段と、
    を具備し、ここにおいて、前記入力信号を増幅する前記手段は、
    1つまたは複数の前段のステージと、
    供給ステージと、
    出力ステージと、ここにおいて前記供給ステージは前記出力ステージを供する、
    前記供給ステージを介して前記出力ステージの適切な動作に関する静止電流を設定するバイアス回路と、ここにおいて前記バイアス回路は、複製した電流ステージと、最少セレクタと、ミラー増幅器とを具備する、
    を具備する、
    装置
  35. 前記装置は、出力ステージの供給電圧を、前記出力ステージの出力信号に一致させるよう構成される、請求項34装置
  36. 前記出力ステージは±0.45Vの供給電圧で動作する、請求項34装置
  37. 前記出力ステージは、nチャネル型トランジスタとpチャネル型トランジスタとを備える、請求項34の装置。
  38. 入力信号の増幅することに関して構成されたコンピュータプログラム製品であって、前記コンピュータプログラム製品は、それに命令を有する非一時的なコンピュータ可読媒体を具備し、前記命令は、
    低電圧マルチステージ増幅器に入力信号を取得させるためのコードと、
    前記低電圧マルチステージ増幅器に前記入力信号を増幅させるためのコードと、
    を具備し、ここにおいて前記低電圧マルチステージ増幅器は、
    1つまたは複数の前段のステージと、
    供給ステージと、
    出力ステージと、ここにおいて前記供給ステージは前記出力ステージを供する、
    前記供給ステージを介して前記出力ステージの適切な動作に関して静止電流を設定するバイアス回路と、ここにおいて前記バイアス回路は、複製した電流ステージと、最少セレクタと、エラー増幅器とを具備する、
    を具備する
    コンピュータプログラム製品。
  39. 前記低電圧マルチステージ増幅器は、前記出力ステージの供給電圧を、前記出力ステージの出力信号に一致させるよう構成された、請求項38のコンピュータプログラム製品。
  40. 前記出力ステージは、±0.45Vの供給電圧で動作する、請求項38のコンピュータプログラム製品。
JP2015524487A 2012-07-26 2013-07-26 低電圧マルチステージ増幅器 Expired - Fee Related JP6599229B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261676083P 2012-07-26 2012-07-26
US61/676,083 2012-07-26
US13/793,933 US9438189B2 (en) 2012-07-26 2013-03-11 Low voltage multi-stage amplifier
US13/793,933 2013-03-11
PCT/US2013/052405 WO2014018935A1 (en) 2012-07-26 2013-07-26 Low voltage multi-stage amplifier

Publications (3)

Publication Number Publication Date
JP2015523821A JP2015523821A (ja) 2015-08-13
JP2015523821A5 true JP2015523821A5 (ja) 2016-12-15
JP6599229B2 JP6599229B2 (ja) 2019-10-30

Family

ID=49994299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015524487A Expired - Fee Related JP6599229B2 (ja) 2012-07-26 2013-07-26 低電圧マルチステージ増幅器

Country Status (4)

Country Link
US (1) US9438189B2 (ja)
JP (1) JP6599229B2 (ja)
CN (1) CN104488192B (ja)
WO (1) WO2014018935A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9035699B2 (en) * 2012-12-19 2015-05-19 Qualcomm Incorporated Multi-stage amplifier
US9467098B2 (en) 2014-06-25 2016-10-11 Qualcomm Incorporated Slew rate control boost circuits and methods
US9473120B1 (en) 2015-05-18 2016-10-18 Qualcomm Incorporated High-speed AC-coupled inverter-based buffer with replica biasing
JP6805568B2 (ja) * 2015-08-18 2020-12-23 株式会社リコー 駆動システム、画像投影装置および駆動制御方法
US10048490B2 (en) * 2015-08-18 2018-08-14 Ricoh Company, Ltd. Drive system, video device, image projection device, and drive control method
CN110166004B (zh) * 2019-04-18 2023-12-22 翱捷科技股份有限公司 一种功率放大器减小功耗的方法及装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6559722B1 (en) 1999-08-10 2003-05-06 Anadigics, Inc. Low bias current/temperature compensation current mirror for linear power amplifier
US7012465B2 (en) * 2001-08-07 2006-03-14 Qualcomm Incorporated Low-voltage class-AB output stage amplifier
US6724252B2 (en) 2002-02-21 2004-04-20 Rf Micro Devices, Inc. Switched gain amplifier circuit
US7161422B2 (en) 2003-01-03 2007-01-09 Junghyun Kim Multiple power mode amplifier with bias modulation option and without bypass switches
JP4287193B2 (ja) 2003-05-15 2009-07-01 株式会社ルネサステクノロジ 高周波電力増幅用電子部品および無線通信システム
US7193459B1 (en) 2004-06-23 2007-03-20 Rf Micro Devices, Inc. Power amplifier control technique for enhanced efficiency
US7557658B2 (en) * 2004-07-07 2009-07-07 Texas Instruments Incorporated Low voltage amplifier having a class-AB control circuit
US8081777B2 (en) 2006-03-21 2011-12-20 Fairchild Semiconductor Corporation Volume-based adaptive biasing
WO2008091325A1 (en) 2007-01-25 2008-07-31 Skyworks Solutions, Inc. Multimode amplifier for operation in linear and saturated modes
JP5075051B2 (ja) * 2008-08-05 2012-11-14 ルネサスエレクトロニクス株式会社 Ab級増幅回路、及び表示装置
CN101425785B (zh) * 2008-12-09 2012-01-11 中国科学院微电子研究所 翻转网络跨导-电容补偿电路
US7777569B2 (en) * 2009-01-21 2010-08-17 Texas Instruments Incorporated Anti-pop method and apparatus for class AB amplifiers
JP2011019115A (ja) * 2009-07-09 2011-01-27 Renesas Electronics Corp 差動ab級増幅回路、駆動回路および表示装置
CN101997494A (zh) * 2009-08-26 2011-03-30 盛群半导体股份有限公司 低频放大器及焦电型红外线侦测器
CN101944321B (zh) * 2010-09-26 2012-11-21 友达光电股份有限公司 栅极驱动脉冲补偿电路以及显示装置
CN102176662B (zh) * 2011-03-18 2013-12-11 北京工业大学 应用于低频可变增益放大器的直流偏移消除电路
CN102571227B (zh) * 2011-11-10 2014-04-16 嘉兴联星微电子有限公司 带直流失调消除功能的幅度检测电路
US9035699B2 (en) * 2012-12-19 2015-05-19 Qualcomm Incorporated Multi-stage amplifier

Similar Documents

Publication Publication Date Title
JP2015523821A5 (ja)
JP2015532567A5 (ja)
AR123135A2 (es) Control de intensidad subjetiva para interacción del usuario en sistemas de codificación de audio
ATE523965T1 (de) Dynamische anstiegsratensteuerung auf basis eines feedback-signals
JP2016515791A5 (ja)
JP2015512160A5 (ja)
WO2019118469A3 (en) Methods and systems for management of media content associated with message context on mobile computing devices
JP2017531407A5 (ja)
JP2012208868A5 (ja)
GB2571841A (en) Automated mutual improvement of oilfield models
JP2016504004A5 (ja)
BR112015019056A2 (pt) sistemas e métodos para realização de controle de ganho
US20110181358A1 (en) Differential amplifier circuit, operational amplifier including difference amplifier circuit, and voltage regulator circuit
TWI565229B (zh) 單端放大器及其雜訊消除方法
WO2020092670A3 (en) Systems and methods for search modification
JP2018504032A5 (ja)
JP6599229B2 (ja) 低電圧マルチステージ増幅器
JP6324992B2 (ja) マルチステージ増幅器
JP2016501502A5 (ja)
TW201643587A (en) Regulator circuit and operation method thereof
GB2551644A (en) Pre-amplifier circuit including microphone pre-amplifier stage
US20170040952A1 (en) Circuits and methods providing amplification with input common mode voltage following
TWI473421B (zh) 截波器
JP2016149708A5 (ja)
JP2016516374A5 (ja)