JP2015518284A - オプトエレクトロニクスモジュール及びオプトエレクトロニクスモジュールの製造方法 - Google Patents

Abstract

オプトエレクトロニクスモジュール（２０２，２０４，２０６，２０８，２１０，２１２，２１４，２１６）は、電磁ビーム（１１８）を放射する少なくとも一つの半導体チップ（１０４）を有している。半導体チップ（１０４）は、第１の導電層（１２０）、特にｐ導電型層と、第２の導電層（１２４）、特にｎ導電型層と、放射面（１０８）と、その放射面（１０８）側とは反対側のコンタクト面（１０６）とを有している。放射面（１０８）には一つのコンタクト部（１１０，１１７）が設けられている。封止材料（１０２）から成るフレーム（１０３）は、放射面（１０８）及びコンタクト面（１０６）が実質的に封止材料（１０２）によって覆われないように、半導体チップ（１０４）の側面を少なくとも部分的に包囲する。第１のコンタクト構造（１１４）は、少なくとも部分的にフレーム（１０３）と、少なくとも部分的にコンタクト面（１０６）とに配置されており、また、第１の導電層（１２０）の電気的な接触接続を行うために使用される。第２のコンタクト構造（１１６，１３８）は、少なくとも部分的にフレーム（１０３）と、少なくとも部分的に放射面（１０８）のコンタクト部（１１０，１１７）とに配置されており、また、第２の導電層（１２４）の電気的な接触接続を行うために使用される。

Description

本発明は、オプトエレクトロニクスモジュール及びオプトエレクトロニクスモジュールの製造方法に関する。

オプトエレクトロニクスモジュールは、一つの支持体に配置された複数の半導体チップを有することができる。実現すべき目標の一つとして、均一な輝度を有するパネルライトを提供することが挙げられる。しかしながらこのために必要とされる多数の半導体チップから成る装置は、特に結線及び接触接続に関して欠点を有していると考えられる。

本発明の課題は、非常に廉価である、オプトエレクトロニクスモジュール及びオプトエレクトロニクスモジュールの製造方法を提供することである。

電磁ビームを放射する少なくとも一つの半導体チップを備えているオプトエレクトロニクスモジュールが提供される。半導体チップは第１の導電層、特にｐ導電型層と、第２の導電層、特にｎ導電型層と、放射面と、その放射面側とは反対側のコンタクト面とを有している。放射面には一つのコンタクト部が設けられている。封止材料から成るフレームは少なくとも一つの半導体チップの側面を少なくとも部分的に包囲しており、それにより、放射面及びコンタクト面は実質的に封止材料によって覆われていない。第１のコンタクト構造は、少なくとも部分的にフレームと、少なくとも部分的にコンタクト面とに配置されており、また、第１の導電層の電気的な接触接続を行うために使用される。第２のコンタクト構造は、少なくとも部分的にフレームと、少なくとも部分的に放射面のコンタクト部とに配置されており、また、第２の導電層の電気的な接触接続を行うために使用される。特に有利には、光学的な機能と電気的な機能とが完全に分離されている。後に設けられる光学素子、特に電磁ビームを空間的に混合するための混合素子は光学的な機能しか有していない。第１のコンタクト構造、第２のコンタクト構造及び放射面のコンタクト部は電気的な機能しか有していない。

少なくとも一つの半導体チップを封止材料から成るフレーム内に設け、フレームにわたりコンタクト構造を設けることによって、少なくとも一つの半導体チップの接触接続を簡単且つ廉価に行うことができるので有利である。特に、本発明によるモジュールはボンディングワイヤを用いない接触接続に適している。

更に有利には、本発明によれば、先ず、混合素子のような光学素子が載置される前に、全ての電気的な接続が実現される。これによって、光学素子が載置される前に、コンタクト構造をテストすることができ、また必要に応じて事後的な処理を行うことができる。

一つの有利な実施の形態においては、半導体チップが約５０μｍから約２００μｍまでの辺長を有している。その種の小さい半導体チップが多数設けられていることは、均質な輝度を有する面光源の形成にとって有利である。

封止材料から成るフレームを使用することによって、半導体チップ相互間の約２０μｍの最小距離を達成することができる。

フレームの厚さは実質的に半導体チップの厚さに相当する。半導体チップの側面は完全に封止材料によって取り囲まれており、またフレームを超えて突出していないので、そのような厚さは有利である。フレームの実現可能な最小厚さは約１００μｍである。半導体チップの厚さは、エピタキシャル積層体の厚さと、またそのエピタキシャル積層体が被着されている基板、特に導電性の基板の厚さとから生じる。その種の基板としてゲルマニウムを使用することができる。フレームの厚さは例えば半導体チップの最大厚さから最大で±１０％、特に最大で±５％の幅で変動する。

一つの有利な実施の形態においては、封止材料は以下の材料の内の少なくとも一つを有している：
−シリコーン、
−エポキシ樹脂、
−ハイブリッド材料

封止材料としてのシリコーンは温度安定性があることから特に有利である。更にシリコーンは、あらゆる可視スペクトル領域の電磁ビームに対してビーム安定性を有している。封止材料としてのエポキシ樹脂は廉価あることから特に有利である。ハイブリッド材料は、シリコーンの利点とエポキシ樹脂の利点を併せ持つことから特に有利である。

一つの有利な実施の形態においては、封止材料には、以下の材料の内の少なくとも一つを有している粒子が分散されている：
−二酸化チタン（ＴｉＯ₂）、
−酸化アルミニウム（Ａｌ₂Ｏ₃）、
−酸化ジルコニウム（ＺｒＯ）、
−二フッ化バリウム（ＢａＦ₂）

それらの粒子は拡散反射性（入射角度と出射角度とは大抵の場合等しくない）の散乱粒子として機能する。散乱粒子は有利には、約５００ｎｍから約３μｍまでの粒径を有することができる。従って、散乱粒子の直径は、散乱されるべき光の波長の範囲内にある。

散乱粒子の代わりに、又は散乱粒子の他に、封止材料には鏡面反射性（入射角度と出射角度はほぼ等しい）の粒子を埋め込むことができ、それらの粒子は以下の材料の内の少なくとも一つを有している：
−銀（Ａｇ）、
−アルミニウム（Ａｌ）、
−量子ドット

封止材料内の散乱粒子及び鏡面反射性の粒子によって、入射した光の少なくとも一部が反射されるので、それらの粒子の使用は有利である。これによって封止材料における吸収損失が低減される。

一つの有利な実施の形態においては、封止材料内に、二酸化ケイ素ＳｉＯ₂を有している粒子が分散されている。これによって、ＳｉＯ₂粒子が封止材料の熱膨張率を低減させるので有利である。

一つの有利な実施の形態においては、封止材料内に、カーボンブラックを有している粒子が分散されている。カーボンブラック粒子の使用は、封止材料に入射する光が吸収されるべき用途にとって有利である。

第１のコンタクト構造及び第２のコンタクト構造は導電性材料を有している。導電性材料は金属及び合金を有することができる。

一つの有利な実施の形態においては、放射面におけるコンタクト部が透明なコンタクト層、特に酸化インジウムスズ及び／又は酸化亜鉛から成るコンタクト層を有している。透明なコンタクト層は半導体チップの放射面を少なくとも部分的に覆っており、有利には面全体を覆っている。半導体チップの発光側に金属製のコンタクト構造が存在しないことによって、半導体チップの平坦な表面を実現することができる。この平坦な表面は、半導体チップから後段の光学素子、例えば混合素子への電磁ビームの効率的な入力結合にとって有利である。特に有利には、ボンディングワイヤによる遮蔽が回避される。更に、半導体チップの放射面におけるボンディングパッドによって発光面が失われることもない。

一つの代替的な有利な実施の形態においては、放射面におけるコンタクト部がコンタクトパッドを有している。コンタクトパッドは放射面の３０％未満、有利には１５％未満を覆っている。コンタクトパッドは金又は銀のような金属、又は合金を有することができ、またコンタクトパッドを放射面に直接接触させることができる。フレームに延在している第２のコンタクト構造の一部と、放射面におけるコンタクトパッドとの間の電気的なコンタクト部は、実質的に平坦な導電性のコンタクト層によって形成される。別の関係において、その種の平坦なコンタクト層を形成するための技術は、例えば刊行物US2009/0127573に開示されており、その開示内容は明示的な参照により本願に取り込まれる。平坦な層は、５μｍから６０μｍの間、有利には１５μｍから２５μｍの間の厚さを有することができる。平坦な層の幅は、５μｍから２００μｍの間、有利には１５μｍから１００μｍの間の値を取ることができる。平坦な層は高い許容電流を有しており、また従来のボンディングワイヤに比べて高さを低く抑えられるので、コンタクトパッドの接触接続を行うために上述の平坦な層を使用することは有利である。更に、上述の平坦な層によって比較的小さいコンタクトパッドの接触接続を行うことができる。比較的小さいコンタクトパッドによる遮蔽は、従来のボンディングワイヤにおける比較的大きいボンディングパッドによる遮蔽よりも遙かに少ない。本発明によるコンタクトパッドの面積は、従来のボンディングパッドの面積よりも１０から１００倍小さい。

一つの有利な実施の形態においては、フレームのコンタクト面に接している側に、またコンタクト面自体に、絶縁層、特に誘電体から成る絶縁層が設けられている。絶縁層にはヒートシンク、特に金属製のヒートシンクが設けられる。ヒートシンクによって熱が拡散される。つまり熱が面にわたり分散される。このことは、電力が比較的高い半導体チップを使用する際に特に有利である。拡散された熱を対流によって、より良好に周囲空気に放出することができる。

一つの有利な実施の形態においては、第１のコンタクト構造が、フレームのコンタクト面に接している側に設けられている。第２のコンタクト構造は、フレームの放射面に接している側に設けられている。

一つの有利な実施の形態においては、オプトエレクトロニクスモジュールが変換素子を有している。変換素子はホスト材料としてシリコーン又はセラミック材料を有することができる。ホスト材料には蛍光体粒子を埋め込むことができる。変換素子は放射方向に見て半導体チップより後段に設けられている。短波長の一次光を長波長の二次光に効率的に変換するために、変換素子は有利である。蛍光体粒子は特に青色光を黄色光に変換することができる。蛍光体粒子は以下の材料の内の少なくとも一つを有することができる：
−ランタンドープされた酸化イットリウム（Ｙ₂Ｏ₃−Ｌａ₂Ｏ₃）、
−イットリウム・アルミニウム・ガーネット（Ｙ₃Ａｌ₅Ｏ₁₂）、
−酸化ジスプロシウム（Ｄｙ₂Ｏ₃）、
−酸窒化アルミニウム（Ａｌ₂₃Ｏ₂₇Ｎ₅）、又は、
−窒化アルミニウム（ＡｌＮ）

一つの有利な実施の形態においては、オプトエレクトロニクスモジュールは混合素子を有している。混合素子は、少なくとも一つの半導体チップの電磁ビームを空間的且つスペクトル的に混合するために使用される。混合素子は放射方向に見て少なくとも一つの半導体チップより後段に設けられている。混合素子は以下のマトリクス材料の内の少なくとも一つを有することができる：
−ガラス（ＳｉＯ₂）、
−シリコーン、
−ポリメタクリル酸メチル樹脂（ＰＭＭＡ）、
−ポリカーボネート（ＰＣ）

ガラス又はシリコーンは廉価であり、また加工が簡単であるので、それらの材料は特に有利である。

混合素子を本発明に従い使用することによって、光学的な機能と電気的な機能が完全に分離されるので特に有利である。電磁ビームを空間的に混合するための混合素子は光学的な機能しか有していない。第１のコンタクト構造、第２のコンタクト構造及び放射面におけるコンタクト部は電気的な機能しか有していない。

有利には、混合素子のマトリクス材料に散乱粒子を埋め込むことができる。散乱粒子は、以下の材料の内の少なくとも一つを有している：
−二酸化チタン（ＴｉＯ₂）、
−酸化アルミニウム（Ａｌ₂Ｏ₃）、
−酸化ジルコニウム（ＺｒＯ）、
−二フッ化バリウム（ＢａＦ₂）

散乱粒子によって、光の混合に必要とされる、混合素子の最小厚さを低減することができるので、散乱粒子の使用は有利である。

一つの有利な実施の形態においては、フレームと混合素子との間に少なくとも部分的に、構造化されたミラー層、特に金属製のミラー層が配置されているか、又は、散乱粒子が分散されている構造化された散乱層、特にシリコーンから成る散乱層が配置されている。その種のミラー層又は散乱層は、出力結合されない光を反射により混合素子に戻すことができ、それによってその光をオプトエレクトロニクスモジュールから放出させることができるので有利である。

構造化されたミラー層又は構造化された散乱層は、モジュールの半導体チップの放射面が、構造化されたミラー層又は構造化された散乱層によってフレーム状に包囲されるように、フレームと混合素子との間に配置させることができる。動作時に形成される電磁ビームは、構造化されたミラー層又は構造化された散乱層の開口部を介して混合素子へと入射する。

オプトエレクトロニクスモジュールが少なくとも二つの半導体チップを含んでいる場合には、構造化されたミラー層又は構造化された散乱層の領域は、モジュールの隣り合う半導体チップ間に配置されている。構造化されたミラー層又は構造化された散乱層は、隣接する半導体チップの間において光学的な分離を行うためにも使用される。

一つの有利な実施の形態においては、放射面と混合素子との間に透明な屈折率整合素子、特にシリコーンから成る屈折率整合素子が設けられている。シリコーンを基礎とするその種の適合素子は「屈折率整合ゲル」とも称される。透明な屈折率整合素子の屈折率は、半導体チップの屈折率と混合素子の屈折率との間にある。このことは、半導体チップから放射される電磁ビームを混合素子に効率的に入力結合させることができるので有利である。

一つの有利な実施の形態においては、隣接する半導体チップ間の距離は混合素子の厚さに実質的に相当する。ここで「実質的に」とは、混合素子の厚さが、隣り合う半導体チップ間の距離から最大で±１０％、有利には±５％偏差していることを意味する。厚さに関する有利な値は１ｍｍから１０ｍｍの間、有利には３ｍｍから６ｍｍの間、特に有利には４ｍｍである。混合素子の厚さと半導体チップ間の距離についての上述の関係を維持することによって、個々の半導体チップのランベルトの放射の十分な混合を達成することができることから有利である。これによって、輝度が実質的に均一の面を備えている面発光体が実現される。

一つの有利な実施の形態においては、少なくとも二つの半導体チップが設けられている。最も簡単なケースでは、半導体チップが相互に並列に接続されている。一つの別の有利な実施の形態においては、半導体チップが相互に直列に接続されている。直列の接続によって半導体チップへの実質的に均一な電流分布が実現されるので、直列の接続は特に有利である。一つの別の有利な実施の形態においては、それぞれが複数の半導体チップから成る各半導体チップ装置に並行して給電を行うことができ、その際、各装置における複数の半導体チップには連続的に給電が行われる。

一つの有利な実施の形態においては、封止材料から成るフレーム内に電気フィードスルーが設けられている。電気フィードスルーは金属を有することができる。電気フィードスルーを打ち抜き又はレーザ処理によって銅製のシートから作成することができる。択一的に、電気フィードスルーはケイ素を有することができる。各電気フィードスルーによって、半導体チップの第１のコンタクト構造が、隣接する半導体チップの第２のコンタクト構造に導電的に接続される。電気フィードスルーは半導体チップの直列接続にとって必ずしも必要なものではない。

本発明によるモジュールの少なくとも一つの実施の形態によれば、混合素子の、半導体チップに対向する側の下面には少なくとも一つの空隙が設けられている。空隙は特に、その空隙が混合素子を貫通することがないように構成されている。モジュールが二つ以上の半導体チップを有している場合には、混合素子は二つ以上の空隙を有しており、その場合、各半導体チップには混合素子の一つの空隙が一義的に対応付けられている。

空隙は、混合素子の、半導体チップの放射面側に配置されている。特に各空隙には、放射方向に見て半導体チップより後段に設けられている変換素子を一つ含ませることができる。例えば変換素子は、一種類又は複数の種類の蛍光体の粒子が埋め込まれている、シリコーンのようなマトリクス材料でもって形成されている。各空隙を変換素子によって完全に充填することができ、その場合、異なる空隙には異なる変換素子を含ませることができる。それによって例えば、種々の変換素子によって種々の色の光又は種々の色温度の白色光を放射することができる。

更に、オプトエレクトロニクスモジュールの製造方法が提供される。本方法によって、特に、本発明によるモジュールを製造することができる。つまり、モジュールに関して説明した全ての特徴は方法についても明らかにされており、またその逆についても同様である。本発明による方法は特に以下のステップを備えている：
−電磁ビームを放射する少なくとも一つの半導体チップを接着フィルムに被着させるステップ、但し、半導体チップは第１の導電層と、第２の導電層と、コンタクト部を備えている放射面と、その放射面側とは反対側のコンタクト面とを有しており、放射面が接着フィルムに対向している；
−半導体チップの側面が少なくとも部分的に封止材料によって包囲されるように、接着フィルムの露出されている領域に、封止材料から成るフレームを例えば封止によって設けるステップ；
−第１の導電層、例えばｐ導電型の導電層の電気的な接触接続を行うために、フレーム及びコンタクト面に第１のコンタクト構造を設けるステップ；
−接着フィルムを除去するステップ；
−第２の導電層、例えばｎ導電型の導電層の電気的な接触接続を行うために、フレーム及び放射面のコンタクト部に第２のコンタクト構造を設けるステップ。

少なくとも一つの半導体チップを固定するために接着フィルムを使用することによって、非常に厳密な位置決め誤差を遵守する必要はなくなり、半導体チップを接着フィルムに載置するだけで十分であるので有利である。接着フィルムの接着力は、後続のステップのために半導体チップが十分に固く接着されるように選定されるべきである。しかしながら、第１のコンタクト構造を設けた後に、接着フィルムを半導体チップから、また封止材料から成るフレームから引き剥がすことができ、その際に、残余物が残されることがないように、又は少なくとも一つの半導体チップを損傷させないように、接着力を制限する必要がある。封止材料から成るフレームに少なくとも一つの半導体チップを封止し、またフレームにわたりコンタクト構造を延在させることは有利である。何故ならば、それによって半導体チップの接触接続が簡単になり、またそのような接触接続を廉価に実施することができるからである。更に有利には、本発明によれば、先ず、混合素子のような光学的なコンポーネントが載置される前に、全ての電気的な接続が実現される。これによって、光学的なコンポーネントが載置される前に、コンタクト構造をテストすることができ、また必要に応じて事後的な処理を実施することができる。

金属化部を面状に設けることによって、第１のコンタクト構造及び第２のコンタクト構造を設けることができる。面状の導体構造の考えられる利点は、古典的なワイヤボンディングにおけるボンディングワイヤに比べて、そのような面状の導体構造はより高い許容電流を有することができる点にある。また、面状の導体構造によって、オプトエレクトロニクス素子の高さを古典的なワイヤボンディングに比べて抑えることができる。

直接的な構造化、又はいわゆるフォト技術の使用によって、金属化部をフレーム、放射面におけるコンタクト部並びにコンタクト面に面状に設けることができる。

択一的に、金属化部を直接的に構造化して設けるために以下の方法を使用することができる：
−スクリーン又は遮蔽マスクを使用することによって、フレーム及び半導体チップに面状の金属化部が設けられるシルクスクリーン法。導電性ペーストがドクターブレードを用いてコーティングされる。一つのプロセスステップにおいて、約３０μｍの厚さの金属化部を達成することができる。有利には、金属化構造の導電性及び安定性を高めるために、このプロセスステップを何度も繰り返すことができる。
−金属粒子及び有機媒体をペーストに混合させ、そのペーストをカニューレ及び注射器を用いて、圧力空気パルスによってフレームに塗布される分注。続いて、ペーストが乾燥及び熱処理される。特に有利には、パラメータとしての圧力及び時間を介して、金属化部の任意の形状を達成することができる。分注によって非常に良好に固着された金属化部層が形成される。約５０μｍの厚さの金属化部層を形成することができる。
−貯蔵器から短いパルスによって、導電性材料から成る滴がフレームに供給される非接触分注。供給後に材料が硬化される。この方法は非接触に行われるので非常に有利である。
−導電性材料のフレームへの射出。

フォト技術を使用する場合、先ず、面状の金属化部がいわゆる種層（Seedlayer）として有利にはスパッタリングによって、フレーム、コンタクト面及びコンタクト部を含む放射面にわたり、面全体に被着される。有利には、約２μｍから３μｍの厚さの種層が達成される。種層のための材料として有利には、チタン及び銅から成る積層体が使用される。チタン及び銅は有利には一つのステップでスパッタリングされ、その際にチタンは固着剤として使用される。コンタクト構造をフレーム、コンタクト面及び放射面のコンタクト部に設けるために以下の方法ステップが用いられる：
−フォトリソグラフィ：スパッタリングされた種層にスピンコーティングによってレジストが塗布される。その後、レジストが乾燥される。続いてレジストがフォトマスクを介して露光される。続いて、潜像が現像され、その際にレジストの露光された領域が除去される。択一的に、フォトリソグラフィの方法ステップを、レジストの露光領域が現像後にも残されたままであるように実施することもできる。
−コンタクト構造のガルバニック補強又は電気めっき。この方法は、種層の薄さに起因して許容電流が低いことから必要とされる。レジストの現像時に除去された領域において、金属性の析出物が種層に継続的に電気化学的に析出される。電気めっきの場合には、約５０μｍまでの厚さの金属化部を達成することができる。１５μｍから３０μｍまでの厚さが特に有利である。金属化部の材料として有利には銅が使用される。
−レジストの除去。
−ガルバニック補強部によって覆われていない種層のエッチング除去。このステップによって短絡が防止される。

このオプトエレクトロニクスモジュールの製造方法は、特に複数の半導体チップにとって有利である。何故ならば、いわゆる「人工ウェハ」に封止されたそれらの複数の半導体チップの接触接続を同時に行うことができるからである。これによって接触接続の複雑性が低減される。

一つの有利な実施の形態においては、封止材料から成るフレームを設けるステップには続いて、少なくとも一つの電気フィードスルーを接着フィルムに被着させるステップが行われる。このステップは、複数の半導体チップを直列に接続する場合には必要である。

一つの有利な実施の形態においては、封止材料から成るフレームを設けるステップに続いて以下のサブステップが行われる：
−半導体チップ及び／又は電気フィードスルーを少なくとも部分的に包囲する封止材料の圧縮成形（英語Compression Molding）；
−封止材料の硬化；
−コンタクト面、及び／又は、電気フィードスルーの、接着フィルム側とは反対側の面が実質的に封止材料によって覆われないにようになるまで行われる、硬化された封止材料の研磨。この研磨のステップによって、半導体チップ及び電気フィードスルーを画一的な高さにすることができるので、この実施の形態は特に有利である。これによって、半導体チップ及び電気フィードスルーを接着フィルムに実装する際に必要とされる精度が引き下げられる。

一つの択一的な有利な実施の形態においては、封止材料から成るフレームを設けるステップに続いて以下のサブステップが行われる：
−コンタクト面、及び／又は、電気フィードスルーの、接着フィルム側とは反対側の面における、特にテフロン（登録商標）から成るカバーフィルムの被着；
−半導体チップ、及び／又は、電気フィードスルーの、接着フィルム及びカバーフィルムによって覆われていない各面が実質的に封止材料によって包囲されるように行われる、カバーフィルムと接着フィルムとの間の間隙への封止材料の射出；
−封止材料の硬化；
−カバーフィルムの除去。

封止の際に、コンタクト面も半導体チップの放射面も封止材料にはよって覆われないままなので、この代替的な実施の形態は特に有利である。従って、研磨が行われる部分ステップを省略することができる。この実施の形態は、「フィルム支援型圧縮成形（film assisted molding）」とも称される、射出成形（英語Injection Molding）の特別なケースである。

一つの有利な実施の形態においては、第１のコンタクト構造を設けるステップに続いて、以下のサブステップが行われる：
−絶縁層、特に誘電層を設ける；
−ヒートシンク、特に金属製のヒートシンクを設ける。

熱拡散によって半導体チップから周囲空気への熱排出を改善することができるので、この実施の形態は特に有利である。

一つの有利な実施の形態においては、第２のコンタクト構造を設けるステップに続いて、混合素子を設けるステップが行われる。混合素子は半導体チップから放射された電磁ビームの空間的な混合を実現することができるので、このステップは有利である。

本方法の少なくとも一つの実施の形態によれば、オプトエレクトロニクスモジュールを形成するために、電磁ビームを放射するために設けられている複数の半導体チップが準備される。複数の半導体チップが接着フィルムに被着される。複数の半導体チップは接着フィルムに行列の形態で配置される。つまり製造公差の範囲で、半導体チップは例えば接着フィルムにおいて、周期的な格子、例えば矩形の格子の格子点に配置される。

続けて、接着フィルム及び半導体チップから成る配置構成の上述の処理が、例えば封止材料から成るフレームを設けるステップ並びに第１のコンタクト構造及び第２のコンタクト構造を設けるステップによって行われる。

少なくとも一つの実施の形態においては、第１のコンタクト構造及び第２のコンタクト構造を設けた後に、即ち、半導体チップの配線後に、小さくされた複数のモジュールを形成するために、半導体チップ及びフレームから成る配置構成が、列間及び／又は行間のフレームが切断されることによって分離される。例えば、そのようにして、半導体チップの列又は行に沿って延在する複数の線形のモジュールが形成される。それらの線形のモジュールの半導体チップは、主延在方向に沿ってのみ別の半導体チップと直接隣り合っている。

後続の方法ステップにおいては、オプトエレクトロニクスモジュールを形成するために、小さくされた複数のモジュールが補助支持体、例えば別の接着フィルムに相互に並べて配置される。その際に、小さくされたモジュール間の距離は、それらの小さくされた隣り合う異なるモジュールの、隣り合う半導体チップ間の距離が、切断前の隣り合う半導体チップ間の距離よりも大きくなるように選定される。

換言すれば、この方法における半導体チップの封止及び配線は、比較的密接して並べて配置されている半導体チップに対して行われる。少なくとも一方向においてモジュールを切断してモジュールを小さくし、それらの小さくされたモジュールを相互により大きい距離を置いて配置することによって、半導体チップ間の距離が拡大される。

続けて、補助支持体における小型化されたモジュールの更なる封止を、反射性の封止材料又はビーム透過性の封止材料を用いて行うことができる。

本方法は特に、複数の半導体チップによってそれ程密には占有されていない、半導体チップの面状の配置構成では半導体チップの配線時に高いコストが生じるという認識を基礎としている。つまりそのような方法では、半導体チップがまだ相互に密接していない状態でそれらの半導体チップの配線が行われる。後続のステップにおいては、半導体チップの動作時に所望の放射特性を有する光がモジュールによって形成されるように半導体チップ間の距離が少なくとも一方向において拡大される。このために例えば、線形のモジュール又は複数のモジュールから成るバーが切断によって形成され、続いてそれらが補助支持体の上で必要に応じて改めて封止される。

択一的又は付加的に、本明細書において説明した更なる方法ステップを実施し、例えば空間的な混合を行うための混合素子を設け、また、構造化されたミラー層又は構造化された散乱層を混合素子とフレームとの間に設けることができる。

以下では図面に基づき種々の実施例を詳細に説明する。図中、同一の構成要素、同種の構成要素又は同様に機能する構成要素には同一の参照番号を付している。図面及びそれらの図面に示した構成要素間の縮尺比は縮尺通りではないとみなすべきである。むしろ、より見やすくするため、またより良い理解のために、個々の構成要素を過度に大きく示している場合もある。

本発明によるオプトエレクトロニクスモジュールの第１の実施例の断面図を示す。 図１ａに示した本発明によるオプトエレクトロニクスモジュールの平面図を示す。 第１の半導体チップの断面図を示す。 第２の半導体チップの断面図を示す。 本発明によるオプトエレクトロニクスモジュールの第２の実施例の断面図を示す。 図４ａに示した本発明によるオプトエレクトロニクスモジュールの平面図を示す。 本発明による製造方法の複数のステップを示す。 製造方法のステップＳ１の実施後の中間生産物の断面図を示す。 製造方法のステップＳ１の実施後の代替的な中間生産物の断面図を示す。 製造方法のステップＳ２Ａの実施時の装置の断面図を示す。 製造方法のステップＳ２Ａに代わるステップＳ２Ｂの実施時の装置の断面図を示す。 製造方法のステップＳ２Ａ又はＳ２Ｂの実施後の中間生産物の断面図を示す。 製造方法のステップＳ３の実施後の中間生産物の断面図を示す。 製造方法のオプションとしてのステップＳ４の実施後の中間生産物の断面図を示す。 製造方法のステップＳ５の実施後の中間生産物の断面図を示す。 製造方法のステップＳ５の実施後の代替的な中間生産物の断面図を示す。 製造方法のステップＳ６の実施後の、本発明によるオプトエレクトロニクスモジュールの第３の実施例の断面図を示す。 図１５ａに示した本発明によるオプトエレクトロニクスモジュールの平面図を示す。 製造方法のステップＳ６の実施後の、本発明によるオプトエレクトロニクスモジュールの第４の実施例の断面図を示す。 図１６ａに示した本発明によるオプトエレクトロニクスモジュールの平面図を示す。 製造方法のオプションとしてのステップＳ７の実施後の、本発明によるオプトエレクトロニクスモジュールの第５の実施例の断面図を示す。 製造方法のオプションとしてのステップＳ７の実施後の、本発明によるオプトエレクトロニクスモジュールの第６の実施例の断面図を示す。 製造方法のオプションとしてのステップＳ７の実施後の、本発明によるオプトエレクトロニクスモジュールの第７の実施例の断面図を示す。 直列に結線されている半導体チップに関する代替回路図を示す。 製造方法のステップＳ６の実施後の、本発明によるオプトエレクトロニクスモジュールの第８の実施例の断面図を示す。 並列に結線されている半導体チップに関する代替回路図を示す。 概略的な平面図に基づく、本発明による方法の更なる方法ステップを示す。 概略的な平面図に基づく、本発明による方法の更なる方法ステップを示す。 概略的な平面図に基づく、本発明による方法の更なる方法ステップを示す。

図１ａには、本発明によるオプトエレクトロニクスモジュール２０２の第１の実施例が断面図で示されている。このモジュール２０２は、電磁ビーム１１８を放射する半導体チップ１０４を有している。半導体チップ１０４は複数のエピタキシ層を有している（図１ａには図示していない；図２及び図３を参照されたい）。半導体チップは放射面１０８を有しており、この放射面１０８は、半導体チップ１０４からの電磁ビーム１１８の出射が行われる、エピタキシ層の面として規定されている。放射面１０８は出力結合構造（波線で表されている）を有しており、この出力結合構造は、放射面１０８を介する半導体チップ１０４からの電磁ビーム１１８の出力効率を向上させる。放射面１０８には、透明なコンタクト層１１０として形成されている第１のコンタクト部が配置されている。ここで透明とは、顕著な吸収損失が生じることなく、可視スペクトル領域の電磁ビームがコンタクト層１１０を通過することを意味している。透明なコンタクト層１１０は放射面１０８全体を覆っている。図示していない代替的な実施例においては、透明なコンタクト層１１０が放射面１０８を部分的にのみ覆うようにすることもできる。放射面１０８は、半導体チップ１０４のコンタクト面１０６側とは反対側に設けられている。コンタクト面１０６は半導体チップ１０４の第２の電気的なコンタクト部として使用される。封止材料１０２から成るフレーム１０３は半導体チップ１０４の側面全体を包囲している。封止材料１０２は、透明なコンタクト層１１０の、半導体チップ１０４側とは反対側の表面と面一で終端しており、且つ、コンタクト層１０６と面一で終端している。放射面１０８と、厳密に言えば透明なコンタクト層１１０と、コンタクト面１０６とは封止材料１０２によって覆われていない。封止材料１０２を上記のように面一で終端させることによって、安定したコンタクト構造をそのような平坦な構造に非常に簡単に取り付けることができるので有利である。図示していない一つの実施例においては、封止材料１０２が半導体チップ１０４の側面の一部のみを包囲している。コンタクト面１０６と封止材料１０２との境界に、及び／又は、透明なコンタクト層１１０と封止材料１０２との境界に、段部を形成することもできる。

図１ａにおいては、第１のコンタクト構造１１４が、フレーム１０３及びコンタクト面１０６に少なくとも部分的に配置されている。第１のコンタクト構造１１４は、半導体チップ１０４の第１の導電層（図１ａには図示せず；図２及び図３を参照されたい）の電気的な接触接続に使用される。第２のコンタクト構造１１６が平坦にフレーム１０３に配置されており、また部分的に透明なコンタクト層１１０にも配置されている。第２のコンタクト構造１１６は、半導体チップ１０４の第２の導電層（図１ａには図示せず；図２及び図３を参照されたい）の電気的な接触接続に使用される。第２のコンタクト構造１１６は、透明なコンタクト層１１０の縁にわたり、例えば５μｍの重畳領域１１２を有している。重畳領域１１２を介して、第２のコンタクト構造１１６は、放射面１０８全体を覆っている透明なコンタクト層１１０と機械的且つ電気的に接触している。重畳領域が僅か数μｍであれば、放射面１０８及び透明なコンタクト層１１０は僅かな部分しか遮蔽されないので有利である。従って、例えば辺の長さが５０μｍしかない小型の半導体チップ１０４であっても、その半導体チップ１０４から放出される電磁ビーム１１８について高い出力結合効率を達成することができる。透明なコンタクト層１１０は例えば酸化インジウムスズ（英語Indium Tin Oxide (ITO)）又は酸化亜鉛を有している。

第１のコンタクト構造１１４は、フレーム１０３の、コンタクト面１０６に接している側に設けられている。第２のコンタクト構造１１６は、フレーム１０３の、放射面１０８及び透明なコンタクト層１１０に接している側に設けられている。

封止材料１０２はホスト材料として、以下の材料の内の少なくとも一つを有している：
−シリコーン、
−エポキシ樹脂、
−ハイブリッド材料。

封止材料１０２には、以下の材料の内の少なくとも一つを有している粒子を分散させることができる：
−二酸化チタン（ＴｉＯ₂）
−酸化アルミニウム（Ａｌ₂Ｏ₃）
−酸化ジルコニウム（ＺｒＯ）
−二フッ化バリウム（ＢａＦ₂）
−二酸化ケイ素（ＳｉＯ₂）
−カーボンブラック。

粒子は図１ａには図示していない。

図１ｂには、図１ａに示した本発明によるオプトエレクトロニクスモジュールの平面図が示されている。第２のコンタクト構造１１６は透明なコンタクト層１１０の四辺全てを包囲している。これによって、コンタクト層１１０を介する半導体チップ１０４への一様な給電を実現することができる。第２のコンタクト構造１１６は、透明なコンタクト層１１０の四辺全てにおいて、その透明なコンタクト層１１０との重畳領域１１２を有している。第２のコンタクト構造１１６は透明なコンタクト層１１０の幅よりも大きい幅を有している。図示していない一つの実施例においては、第２のコンタクト構造１１６を、透明なコンタクト層１１０の一辺、二辺又は三辺のみと接触接続させることができる。これは、特に半導体チップ１０４が実質的に２００μｍを下回る長さの辺を有しているのであれば、給電にとって十分であると考えられる。

図２には、第１の半導体チップ１０４が断面図で示されている。半導体チップ１０４は導電性の基板１２１を有しており、この基板１２１の底面はコンタクト面１０６を表している。基板１２１は例えばゲルマニウム又はケイ素を有することができる。基板１２１は半導体チップ１０４の後続のエピタキシ層のための接触接続手段且つ固定手段として使用され、本明細書においては半導体チップ１０４の一部とみなされる。基板１２１には、第１の導電層１２０、特にｐ型導電層が続いている。第１の導電層には活性領域１２２が続いている。活性領域１２２には、第２の導電層１２４、特にｎ型導電層が続いている。これとは異なり、第１の導電層１２０をｎ導電型とし、第２の導電層１２４をｐ導電型とすることもできる。第１の導電層１２０、活性領域１２２及び第２の導電層１２４は相互に重なるようにエピタキシャル成長される。

電磁ビーム１１８は放射面１０８を介して半導体チップ１０４から放出される。放射面１０８は出力結合構造を有しており、この出力結合構造は図２において波線で表されている。出力結合構造は例えば角錐型構造を有することができるが、これは図面を見やすくするために図２においては詳細に図示していない。放射面１０８は、例えば酸化インジウムスズ（ＩＴＯ）から成る、導電性の透明なコンタクト層１１０によって全体が覆われている。電磁ビーム１１８は放射面１０８を出射した後に透明なコンタクト層１１０を通過する。材料が適切に選択されていれば、透明なコンタクト層１１０における電磁ビーム１１８の吸収は非常に少なくて済む。本明細書において、透明なコンタクト層１１０は半導体チップ１０４の構成要素とはみなされない。

図３には、第２の半導体チップ１０４が断面図で示されている。図３に示した半導体チップ１０４は図２に示した半導体チップに実質的に対応しているが、コンタクトパッド１１７が半導体チップ１０４の放射面１０８に直接的に設けられている点で異なっている。本明細書において、コンタクトパッド１１７は半導体チップ１０４の構成要素とはみなされない。コンタクトパッド１１７は導電性の金属又は金属性の合金を有している。コンタクトパッド１１７は図２に示した透明なコンタクト層１１０と同じ機能、即ち第２の導電層１２４への給電を行う機能を有している。コンタクトパッド１１７は例えば放射面１０８の３０％未満、有利には１５％未満を覆っている。

図２及び図３に示した半導体チップ１０４の放射面１０８は約５０μｍから約１０００μｍの間の長さの辺を有することができる。

コンタクトパッド１１７による電磁ビーム１１８の遮蔽を最小限にするために、半導体チップ１０４が小さくなるほど、放射面１０８におけるコンタクトパッド１１７の大きさは一層小さく選定されるべきである。

図２及び図３に示した活性領域１２２において電磁ビーム１１８が形成される。活性領域１２２として、ｐｎ接合部、ダブルへテロ構造、多重量子井戸構造（ＭＱＷ）又は単一量子井戸構造（ＳＷＱ）が考えられる。量子井戸構造は量子井戸（３次元）、量子線（２次元）及び量子点（１次元）を意味している。

半導体チップ１０４、厳密に言えば、相互に重なるようにエピタキシャル成長されている、第１の導電層１２０、活性領域１２２及び第２の導電層１２４から成る積層体はＩＩＩ−Ｖ族化合物半導体材料を基礎とすることができる。ＩＩＩ−Ｖ族化合物半導体材料は、ビーム形成時に高い内部量子効率を達成することができるので有利である。

半導体チップ１０４は例えば窒化アルミニウムインジウムガリウム（Ａｌ_xＩｎ_yＧａ_1-x-yＮ）を有している。但し、０≦ｘ≦１，０≦ｙ≦１且つｘ＋ｙ≦１、特にｘ≠１，ｙ≠１，ｘ≠０及び／又はｙ≠０である。この半導体チップ１０４は紫外線スペクトル領域から青色スペクトル領域を超えて緑色スペクトル領域まで及ぶ範囲の電磁ビーム１１８を放射することができる。

半導体チップ１０４は例えばリン化アルミニウムインジウムガリウム（Ａｌ_xＩｎ_yＧａ_1-x-yＰ）を有している。但し、０≦ｘ≦１，０≦ｙ≦１且つｘ＋ｙ≦１、特にｘ≠１，ｙ≠１，ｘ≠０及び／又はｙ≠０である。この半導体チップ１０４は赤色スペクトル領域から黄色スペクトル領域まで及ぶ範囲の電磁ビーム１１８を放射することができる。

例えば半導体チップ１０４はＶＣＳＥＬとして、特にいわゆる薄膜チップとして実施することができる。ＶＣＳＥＬを使用することによって、その光を後段に設けられている光学素子、例えば混合素子に非常に効率的に入力結合させることができるので特に有利である。薄膜チップは例えば、刊行物WO 2005081319 A1から公知であり、その開示内容は参照により本願の開示内容に取り込まれる。

図４ａには、本発明によるオプトエレクトロニクスモジュール２０４の第２の実施例が断面図で示されている。図４ａに示した実施例は、第２の導電層（図４ａには図示せず）の接触接続の方式の点でのみ、図１ａに示した実施例とは異なっている。その他の点については、図１ａに示した第１の実施例に関連させて説明した事項が当てはまる。図１ａにおける透明なコンタクト層１１０の代わりに、図４ａにおいては、放射面１０８にコンタクトパッド１１７が設けられている。コンタクトパッド１１７の導電性の接触接続は、平坦なコンタクト層１３８の形態の第２のコンタクト構造を介して行われる。本明細書において平坦なコンタクト層１３８という概念は、従来のワイヤボンディングとは一線を画すものとして用いられる。ボンディングワイヤとは異なり平坦なコンタクト層１３８は面状であるという特徴を有している。

図４ｂには、図４ａに示した本発明によるオプトエレクトロニクスモジュール２０４の平面図が示されている。コンタクトパッド１１７は放射面１０８に直接設けられている。コンタクトパッド１１７の電気的な接触接続は、平坦なコンタクト層１３８を介して行われる。この実施例において、平坦なコンタクト層１３８は図１ｂに示した実施例における第２のコンタクト構造１１６と同じ機能を有している。平坦なコンタクト層１３８は細長い線条の形態を取ることができる。平坦なコンタクト層１３８は、主延在方向に直交する方向において５μｍから１５０μｍまで、有利には１０μｍから５０μｍまでの寸法（幅）を有している。平坦なコンタクト層１３８に関して選択すべき幅は、接触接続が行われるべきコンタクトパッド１１７の大きさ並びに必要とされる許容電流に依存する。平坦なコンタクト層１３８は、例えば５μｍから６０μｍまで、有利には１５μｍから２５μｍまでの厚さを有することができる。

図５には、オプトエレクトロニクスモジュールの本発明による製造方法のステップＳ１からＳ７が示されている。

ステップＳ１においては、電磁ビーム１１８を放射する少なくとも一つの半導体チップ１０４が接着フィルム１３２に被着される。半導体チップ１０４は放射面１０８と、その放射面１０８側とは反対側に位置するコンタクト面１０６とを有している。放射方向に見て、放射面１０８の上には透明なコンタクト層１１０が設けられている。被着時に、半導体チップ１０４の放射面１０８、従って透明なコンタクト層１１０が接着フィルム１３２に向けられる。例えば銅又はケイ素から成る少なくとも一つの電気フィードスルー１３０が接着フィルム１３２に被着される。図示していない一つの実施例においては、電気フィードスルー１３０を省略することができる。

図６には第１のステップＳ１の実施後の中間生産物３０２が示されている。放射方向に見て、二つの半導体チップ１０４の上にそれぞれ設けられている透明なコンタクト層１１０は、その平坦な表面を用いて、接着フィルム３０２に直接的に固着されている。これによって、二つの半導体チップ１０４は製造方法の後続のステップのために、接着フィルム１３２に機械的に固定されている。同様に二つの電気フィードスルー１３０が接着フィルム１３２に配置されている。図示していない実施例においては、ステップＳ１の中間生産物が半導体チップ１０４を一つだけ有しているか、又は多数の半導体チップ１０４を有している。図示していない実施例においては、ステップＳ１の中間生産物が電気フィードスルー１３０を有していないか、電気フィードスルー１３０を一つだけ有しているか、又は、多数の電気フィードスルー１３０を有している。

図７には、ステップＳ１の実施後の、図６に代わる中間生産物３０４が示されている。ここでもまた二つの半導体チップ１０４及び二つの電気フィードスルー１３０が接着フィルム１３２に固定されている。しかしながらここでは放射面１０８及びコンタクトパッド１１７が接着フィルム１３２と直接的に接触している。図示していない実施例においては、ステップＳ１の中間生産物が半導体チップ１０４を一つだけ有しているか、又は多数の半導体チップ１０４を有している。図示していない実施例においては、ステップＳ１の中間生産物が電気フィードスルー１３０を有していないか、電気フィードスルー１３０を一つだけ有しているか、又は、多数の電気フィードスルー１３０を有している。

ステップＳ１においては、半導体チップ１０４及び電気フィードスルー１３０が単に接着フィルム１３２に載置される。支持体に半導体チップ１０４及び電気フィードスルー１３０を別個に接着又ははんだ付けする必要はない。

ステップＳ２においては、封止材料１０２から成るフレーム１０３が接着フィルム１３２の露出されている領域に被着され、それによって、半導体チップ１０４の側面は少なくとも部分的に封止材料１０２によって包囲される。半導体チップ１０４のコンタクト面１０６及び放射面１０８又は透明なコンタクト層１１０は、実質的に封止材料１０２によって覆われていない。ステップＳ２を二つの異なる方式Ｓ２Ａ又はＳ２Ｂで実施し、同一の中間生産物３１０を得ることができる。

ヴァリエーションＳ２Ａにおいては、半導体チップ１０４及び／又は電気フィードスルー１３０を少なくとも部分的に包囲する封止材料１０２が圧縮成形される。図８においては、ステップＳ２Ａを実施する際の装置が断面図で示されている。この装置を中間生産物３０６と称する。圧縮成形（英語Compression Molding）のステップについて説明する。型枠のベース部１４０は、二つの半導体チップ１０４及び二つの電気フィードスルー１３０が接着されている接着フィルム１３２を包囲している。型枠のカバー部１４２はベース部１４０と合わせて空洞を形成しており、この空洞が封止材料１０２、例えばシリコーンで充填される。封止材料１０２は、半導体チップ１０４及び電気フィードスルー１３０の、接着フィルム１３２によって覆われていない面を全て覆っている。圧縮成形のステップの終了後に封止材料１０２が硬化される。この硬化を熱エネルギの作用によって、又は電磁ビームの照射、特にＵＶ領域にある電磁ビームの照射によって行うことができる。続いて、二つの半導体チップ１０４のコンタクト面１０６と、二つの電気フィードスルー１３０の、接着フィルム１３２側とは反対側の面とが実質的に封止材料１０２によって覆われないようになるまで、硬化された封止材料１０２が研磨され薄くされる。

ヴァリエーションＳ２Ｂにおいては、封止材料１０２が射出成形（英語Injection Molding）によって供給される。図９においては、択一的なステップＳ２Ｂを実施する際の装置が断面図で示されている。この装置を中間生産物３０８と称する。射出成形のステップについて説明する。二つの半導体チップ１０４及び二つの電気フィードスルー１３０を備えている接着フィルム１３２が型枠の支持部１４４に配置される。続いて、例えばテフロン（登録商標）から成るカバーフィルム１４６が、二つの半導体チップ１０４のコンタクト面１０６、並びに、二つの電気フィードスルー１３０の、接着フィルム１３２側とは反対側の面に被着される。続いて、封止材料１０２がカバーフィルム１４６と接着フィルム１３２との間の間隙に射出され、それによって半導体チップ１０４及び電気フィードスルー１３０の、接着フィルム１３２及びカバーフィルム１４６によって覆われていない各面全体が封止材料１０２によって包囲される。続いて、封止材料１０２が硬化される。続いて、カバーフィルム１４６が除去される。射出成形のこの特別なケースを、フィルム支援型圧縮成形（英語Film Assisted Molding）とも称する。

接着フィルム１３２は例えば両面接着性のプラスチックフィルムである。半導体チップ１０４及び電気フィードスルー１３０が被着されている接着フィルム１３２の面は、如何なる温度が生じても接着性を維持する。接着フィルム１３２の、型枠の金属製の支持部１４０，１４４側と対向している面は、所定の温度を超えるとその接着力を失う。つまりサーモリリース（英語Thermo Release）が生じる。従って接着フィルム１３２は、所定の温度を超えると、型枠の支持部１４０，１４４から自然と剥がれる。

図１０にはステップＳ２Ａ又はＳ２Ｂの実施後の中間生産物３１０が断面図で示されている。二つの半導体チップ１０４及び二つの電気フィードスルー１３０の側面は完全に、硬化された封止材料１０２によって取り囲まれている。硬化された封止材料１０２は、二つの半導体チップ１０４及び二つの電気フィードスルー１３０の周囲のフレーム１０３を形成している。フレーム１０３は半導体チップ１０４のコンタクト面１０６と面一に終端しており、且つ、電気フィードスルー１３０の、接着フィルム１３２側とは反対側の面と面一で終端している。図示していない中間生産物においては、フレーム１０３とコンタクト面１０６との間、及び／又は、フレーム１０３と、電気フィードスルー１３０の、接着フィルム１３２側とは反対側の面との間に、段部を形成することができる。半導体チップ１０４のコンタクト面１０６と、電気フィードスルーの、接着フィルム１３２側とは反対側の面とは、封止材料１０２によって一切覆われていない。中間生産物３１０は、方法ステップＳ２がヴァリエーションＳ２Ａに従い実施されたか、又はヴァリエーションＳ２Ｂに従い実施されたかに関係なく得られる。

ステップＳ３においては、第１のコンタクト構造１１４が、フレーム１０３の、接着フィルム１３２側とは反対側の面、半導体チップ１０４のコンタクト面１０６、並びに、電気フィードスルー１３０の、接着フィルム１３２側とは反対側の面に設けられる。第１のコンタクト構造１１４を例えばフォトリソフラフィ、シルクスクリーン又は非接触分注（Jetting）によって被着させることができる。コンタクト構造１１４は例えば、銅のような金属又は合金を有している。図１１にはステップＳ３の実施後の中間生産物３１２が断面図で示されている。第１のコンタクト構造１１４によって、半導体チップ１０４の各コンタクト面１０６が電気フィードスルー１３０に接続される。

オプションとしてのステップＳ４においては、絶縁層１３４、特に誘電層が第１のコンタクト構造１１４と、封止材料１０２から成るフレーム１０３の、接着フィルム１３２側とは反対側の面において第１のコンタクト構造１１４によって覆われていない領域とに設けられる。続いて、ヒートシンク１３６、特に金属製のヒートシンクが絶縁層１３４に設けられる。図１２には、オプションとしてのステップＳ４の実施後の中間生産物３１４が示されている。

図８，９，１０，１１及び１２においては、放射面１０８にコンタクト部としての透明なコンタクト層１１０を有している半導体チップしか示していない。しかしながら本発明による製造方法は、透明なコンタクト層１１０の代わりにコンタクトパッド１１７がコンタクト部として放射面１０８に設けられている場合であっても同じように実施される。

ステップＳ５においては、接着フィルム１３２が除去される。例えば、接着フィルム１３２は引き離すだけで除去することができる。図１３及び図１４には、ステップＳ５の実施後の中間生産物３１６及び３１８が断面図で示されている。図１３には、透明なコンタクト層１１０によって放射面１０８が完全に覆われている半導体チップ１０４が示されている。透明なコンタクト層１１０は封止材料１０２によって一切覆われていない。図１４には、コンタクトパッド１１７が放射面１０８に直接設けられている半導体チップ１０４が示されている。コンタクトパッド１１７及び放射面１０８は封止材料１０２によって一切覆われていない。更に、図１３及び図１４においては、第１のコンタクト構造１１４側とは反対側の面が封止材料１０２によって一切覆われていない電気フィードスルー１３０が示されている。これによって、半導体チップ１０４及び電気フィードスルー１３０は、第２のコンタクト構造１１６を設けることができる構成になっている。

ステップＳ６においては、第２のコンタクト構造１１６，１３８が封止材料１０２から成るフレーム１０３と、半導体チップ１０４の第２の導電層（図１５ａには図示せず）の電気的な接触接続を行うための、放射面１０８におけるコンタクト部１１０，１１７と、電気フィードスルー１３０とに設けられる。第２のコンタクト構造１１６は例えば、銅のような金属又は合金を有することができる。第２のコンタクト構造１１６を例えばフォトリソフラフィ、シルクスクリーン又は非接触分注によって被着させることができる。

ステップＳ６の実施後の最終生産物２０６が図１５ａ及び図１５ｂに示されている。図１５ａには、本発明によるオプトエレクトロニクスモジュール２０６の第３の実施例が断面図で示されている。図１５ｂには、図１５ａに示した本発明によるオプトエレクトロニクスモジュール２０６の平面図が示されている。オプトエレクトロニクスモジュール２０６は、それぞれが透明なコンタクト層１１０を備えている二つの半導体チップ１０４を有している。各電気フィードスルー１３０によって、第１の半導体チップ１０４の第１のコンタクト構造１１４が、隣接する第２の半導体チップ１０４の第２のコンタクト構造１１６に導電的に接続される。第２のコンタクト構造１１６は透明なコンタクト層１１０と電気的に接触しており、またそのコンタクト層１１０の四辺全てから給電を行う（図１５ｂを参照されたい）。第２のコンタクト層１１６は面状にフレーム１０３に設けられており、また、透明なコンタクト層１１０との例えば５μｍの重畳領域１１２を有している。二つの半導体チップ１０４は相互に直列に接続されている。このために電気フィードスルー１３０は必ずしも必要ではない。フレーム１０３のコンタクト面１０６に接している側に絶縁層１３４が設けられている。絶縁層１３４にはヒートシンク１３６、特に金属製のヒートシンクが設けられている。

図１６ａ及び図１６ｂには、オプトエレクトロニクスモジュール２０６に代替的な、ステップＳ６の実施後の最終生産物としてのオプトエレクトロニクスモジュール２０８が示されている。図１６ａには、本発明によるオプトエレクトロニクスモジュール２０８の第４の実施例が断面図で示されている。図１６ｂには、図１６ａに示した本発明によるオプトエレクトロニクスモジュール２０８の平面図が示されている。オプトエレクトロニクスモジュール２０８の第１のコンタクト構造１１４、絶縁層１３４及びヒートシンク１３６の配置構成はオプトエレクトロニクスモジュール２０６の配置構成と同一である。図１６ａ及び図１６ｂにおける二つの半導体チップ１０４は直列に接続されている。第２のコンタクト構造は平坦なコンタクト層１３８として形成されており、この平坦なコンタクト層１３８によって、電気フィードスルー１３０が、二つの半導体チップ１０４の放射面１０８におけるコンタクトパッド１１７に導電的に接続される。平坦なコンタクト構造１３８及びコンタクトパッド１１７の特性及び寸法は例えば図４ａ及び図４ｂに関連させて既に説明している。

オプションとしてのステップＳ７においては、混合素子１５４が図１５ａに示した配置構成に載置される。混合素子は、半導体チップ１０４から放射される電磁ビーム１１８を空間的且つスペクトル的に混合するために使用される。図１７には、製造方法のオプションとしてのステップＳ７の実施後の、本発明によるオプトエレクトロニクスモジュール２１０の第５の実施例が断面図で示されている。ヒートシンク１３６、絶縁層１３４、第１のコンタクト構造１１４、フレーム１０３、放射面１０８とその放射面１０８に設けられている透明なコンタクト層１１０とをそれぞれ備えている二つの半導体チップ１０４並びに第２のコンタクト構造１１６は図１５ａに示した実施例と同一のものである。半導体チップ１０４は図１５ａに示した実施例と同様に、相互に直列に接続されている。図１５ａ及び図１５ｂに示したオプトエレクトロニクスモジュール２０６とは異なり、このオプトエレクトロニクスモジュール２１０においては混合素子１５４が設けられている。混合素子１５４は放射方向に見て半導体チップ１０４より後段に設けられている。混合素子１５４の厚さ１５５は、隣り合う半導体チップ１０４間の距離１５９に実質的に相当する。この厚さ１５５は例えば１ｍｍから１０ｍｍの間の値、有利には３ｍｍから６ｍｍの間の値、特に有利には４ｍｍの値を取ることができる。混合素子１５４は例えばガラス（ＳｉＯ₂）又はポリメタクリル酸メチル樹脂（ＰＭＭＡ）を有することができる。

混合素子１５４のフレーム１０３側とは反対側の面には例えば出力結合層１５６を配置することができる。この出力結合層１５６を、混合素子１５４の表面の粗面化部として実現することができる。出力結合層１５６を設けることによって、より多くの光を混合素子１５４から放出することができるようになるので有利である。混合素子１５４の粗面化部を、例えば、混合素子１５４の製造時に、又は事後的に形成することができる。粗面化部は例えば角錐型の構造を有することができる。角錐は例えば混合素子１５４の表面にスパッタリングプロセスを適用することによって形成することができる。出力結合構造の大きさは、半導体チップ１０４から放出される光の一つ又は複数の波長の範囲、例えば５０ｎｍから５μｍの間、特に１００ｎｍから１μｍの間の範囲にある。フレーム１０３と半導体チップ１０４と電気フィードスルー１３０とから成るユニットと混合素子１５４との間には以下の構成要素が配置されている。放射面１０８には、厳密に言えば、透明なコンタクト層１１０には、特にシリコーンから成る透明な屈折率整合素子１５７が設けられている。透明な屈折率整合素子１５７の屈折率の値は、半導体チップ１０４の屈折率の値と、混合素子１５４の屈折率の値との間にある。ガラスの屈折率は可視スペクトル領域にある光に対して約１．４である。ＰＭＭＡの屈折率は約１．４９である。ＩｎＧａＮ半導体チップに関する屈折率は約２．４である。ＩｎＧａＡｌＰ半導体チップに関する屈折率は約３．５である。有利には、屈折率整合素子１５７のために、約１．６の屈折率を有している高屈折率（ＨＲＩ）シリコーンが使用される。

フレーム１０３の後段には構造化されたミラー層１５２が設けられているか、又は構造化された散乱層１５３が設けられている。構造化されたミラー層１５２として、例えば金属製のミラー層、特に銀から成るミラー層が考えられる。構造化された散乱層１５３は例えばシリコーンを有することができ、このシリコーン内に散乱粒子（図１７には図示せず）を分散させることができる。

構造化されたミラー層１５２又は散乱層１５３は例えば結合媒体１５０を介してフレーム１０３と接続されている。この結合媒体１５０として例えばシリコーン接着剤が考えられる。結合媒体１５０と屈折率整合素子１５７を例えば同一の材料から形成することができるか、又は同一のプロセスで同時に製造することができる。

透明な屈折率整合素子１５７は、透明なコンタクト層１１０の平坦な表面、第２のコンタクト構造１１６、構造化された散乱層１５３又は構造化されたミラー層１５２及び混合素子１５４によって形成されている空洞全体を満たしている。

図１８には、製造方法のオプションとしてのステップＳ７の実施後の、本発明によるオプトエレクトロニクスモジュール２１２の第６の実施例が断面図で示されている。オプトエレクトロニクスモジュール２１２は、変換素子１５８が混合素子１５４内に設けられている点においてのみ、図１７に示したオプトエレクトロニクスモジュール２１０とは異なっている。変換素子１５８は放射方向に見て、透明な屈折率整合素子１５７及び半導体チップ１０４より後段に設けられている。変換素子１５８は例えばシリコーンを有することができ、そのシリコーンに蛍光体粒子、例えばイットリウム・アルミニウム・ガーネット（ＹＡＧ）を埋め込むことができる。変換素子１５８を収容するための混合素子内の空所をマスターの成形又はホットスタンプによって形成することができる。

図１９には、製造方法のオプションとしてのステップＳ７の実施後の、本発明によるオプトエレクトロニクスモジュール２１４の第７の実施例が断面図で示されている。オプトエレクトロニクスモジュール２１４は実質的にオプトエレクトロニクスモジュール２１２に対応している。変換素子１５８の配置構成のみが異なっている。変換素子１５８は構造化されたミラー層１５２又は構造化された散乱層１５３の開口部に配置されている。換言すれば、変換素子１５８は図１８に関する説明において定義した空洞の大部分を満たしている。換言すれば、変換素子１５８は混合素子１５４と屈折率整合素子１５７との間に配置されている。

図２０には、例えば直列に接続されている五つの半導体チップ１０４に関する代替回路図４０２が示されている。半導体チップ１０４は第１の外部端子４１０及び第２の外部端子４１２を介して給電される。図２１には、製造方法のステップＳ６の実施後の、本発明によるオプトエレクトロニクスモジュール２１６の第８の実施例が断面図で示されている。二つの半導体チップ１０４は第１のコンタクト構造１１４及び第２のコンタクト構造１１６を介して相互に並列に接続されている。例示的に、放射面１０８におけるコンタクト部として透明なコンタクト層１１０が示されている。図示していない一つの実施例においては、同一の機能を有している、放射面１０８におけるコンタクト部として、金属製のコンタクトパッド１１７を使用することができる。電気フィードスルー１３０は必要とされない。オプションとして、ステップＳ７においては、放射方向に見て半導体チップ１０４より後段に混合素子１５４を配置することができる。半導体チップ１０４が並列に接続されている点を除いては、半導体チップ１０４が直列に接続されている（例えば図１７，１８及び１９に示した）オプトエレクトロニクスモジュールについて言及したことが当てはまるので、並列に接続されている半導体チップ１０４を備えているその種のオプトエレクトロニクスモジュールは図面には示されていない。

図２２には、例えば並列に接続されている五つの半導体チップ１０４に関する代替回路図４０４が示されている。半導体チップは第１の外部端子４１０及び第２の外部端子４１２を介して給電される。

オプトエレクトロニクスモジュール２１０，２１２，２１４及び２１６においては、各半導体チップ１０４の接触接続が、放射面１０８における透明なコンタクト層１１０を介して行われている。それとは異なり、半導体チップ１０４の接触接続を、放射面１０８におけるコンタクトパッド１１７を介して行うこともできる。それ以外の点については、コンタクトパッド１１７を備えている半導体チップ１０４を有しているオプトエレクトロニクスモジュールは、透明なコンタクト層１１０を備えているオプトエレクトロニクスモジュールに対応するので、コンタクトパッド１１７を備えている半導体チップ１０４を有している別の実施例についての説明は省略した。

図２３ａ，２３ｂ，２３ｃには、概略的な平面図に基づき、本発明による方法の更なる方法ステップが示されている。

図２３ａの概略的な平面図には、複数の半導体チップ１０４が複数の行５０１及び複数の列５０２を成すように接着フィルムに配置されており、且つフレーム１０３によって封止されている、本発明によるオプトエレクトロニクスモジュールが概略的に示されている。更に、半導体チップ１０４は少なくとも既に配線されている。つまり、第１及び／又は第２のコンタクト構造１１４，１１６，１３８は既に設けられている。図面を見やすくするためにそれらのコンタクト構造は図２３ａには示していない。

図２３ｂに示した後続の方法ステップにおいては、半導体チップ１０４及びフレーム１０３から成る構造体が、ここでは列５０２間で切断される。これによって、図２３に示されているような小さくされたモジュール２１７、ここでは線形モジュールが得られる。

そのようにして小さくされたモジュール２１７は、例えば別の接着フィルムである補助支持体５０４に配置される。その際、小さくされた隣り合う異なるモジュール２１７に対応付けられている、エピタキシャル積層体を備えている隣り合う半導体チップ１０４間の距離１５９は、切断前の隣り合う半導体チップ間の距離１５９よりも大きくされる。

後続の方法ステップにおいては、小さくされたモジュール２１７間に封止材料を供給して別のフレーム１０３’を形成することによって、小さくされた個々のモジュール２１７を例えば一つのオプトエレクトロニクスモジュールに再び結合することによって、より大きいオプトエレクトロニクスモジュールを形成することができる。

そのようにして、オプトエレクトロニクス半導体チップの占有率が低減されているオプトエレクトロニクスモジュールが得られる。

前提となる着想を例示するために、幾つかの実施例に基づき、オプトエレクトロニクスモジュール及びオプトエレクトロニクスモジュールの製造方法を説明した。それらの実施例は特定の特徴の組み合わせに限定されるものではない。幾つかの特徴及び構成が、特別の実施例又は個々の実施例との関係においてしか説明されていない場合であっても、それらの各特徴及び各構成を別の実施例の別の特徴と組み合わせることができる。同様に、一般的な技術的な教示を実現できる限りは、実施例において、説明した個々の特徴又は特別な構成を省略することができるか、又は追加することができる。

オプトエレクトロニクスモジュールの製造方法のステップを特定の順序で説明したが、本明細書において説明した各方法を他のあらゆる有意義な順序で実施できることは自明であり、また上述の技術的な教示の基本的な着想から逸脱しない限りは、方法ステップを省略又は追加することができる。

１０２ 封止材料、 １０３ 封止材料１０２から成るフレーム、 １０３’ 別のフレーム、 １０４ 半導体チップ、 １０６ コンタクト面、 １０８ 放射面、 １１０ 透明なコンタクト層、 １１２ 第２のコンタクト構造１１６の重畳領域、 １１４ 第１のコンタクト構造、 １１６ 第２のコンタクト構造、 １１７ 放射面１０８におけるコンタクトパッド、 １１８ 電磁ビーム、 １２０ 第１の導電層（例えばｐ導電型）、 １２１ 導電性の基板、 １２２ 活性領域、 １２４ 第２の導電層（例えばｎ導電型）、 １３０ 電気フィードスルー、 １３２ 接着フィルム、 １３４ 絶縁層、 １３６ ヒートシンク、 １３８ 第２のコンタクト構造１１６としての平坦なコンタクト層（ＣＰＨＦ）、 １４０ 型枠のベース部、 １４２ 型枠のカバー部、 １４４ 型枠の支持部、 １４６ カバーフィルム、 １５０ 結合媒体、 １５２ 構造化されたミラー層、 １５３ 構造化された散乱層、 １５４ 混合素子、 １５５ 混合素子１５４の厚さ、 １５６ 出力結合層、 １５７ 屈折率整合素子、 １５８ 変換素子、 １５９ 隣接する半導体チップ１０４間の距離、 ２０２−２１６ オプトエレクトロニクスモジュール、 ２１７ 小さくされたモジュール、 ３０２−３１８ 製造方法の中間生産物、 ４０２，４０４ 代替回路図、 ４１０ 第１の外部電気端子、 ４１２ 第２の外部電気端子、 ５０１ 行、 ５０２ 列、 ５０３ 分離線、 ５０４ 補助支持体

Claims (19)

1. オプトエレクトロニクスモジュール（２０２，２０４，２０６，２０８，２１０，２１２，２１４，２１６）において、
   −第１の導電層（１２０）、特にｐ導電型層と、第２の導電層（１２４）、特にｎ導電型層と、放射面（１０８）と、該放射面（１０８）側とは反対側のコンタクト面（１０６）とを有している、電磁ビーム（１１８）を放射する少なくとも一つの半導体チップ（１０４）と、
   −前記放射面（１０８）におけるコンタクト部（１１０，１１７）と、
   −前記放射面（１０８）及び前記コンタクト面（１０６）が実質的に封止材料（１０２）によって覆われないように、前記半導体チップ（１０４）の側面を少なくとも部分的に包囲する、封止材料（１０２）から成るフレーム（１０３）と、
   −少なくとも部分的に前記フレーム（１０３）に配置されており、且つ、少なくとも部分的に前記コンタクト面（１０６）に配置されている、前記第１の導電層（１２０）の電気的な接触接続を行うための、第１のコンタクト構造（１１４）と、
   −少なくとも部分的に前記フレーム（１０３）に配置されており、且つ、少なくとも部分的に前記放射面（１０８）の前記コンタクト部（１１０，１１７）に配置されている、前記第２の導電層（１２４）の電気的な接触接続を行うための、第２のコンタクト構造（１１６，１３８）と、
   を備えていることを特徴とする、オプトエレクトロニクスモジュール。
2. −前記放射面（１０８）における前記コンタクト部は透明なコンタクト層（１１０）を有しており、該透明なコンタクト層（１１０）は前記放射面（１０８）全体を覆っており、
   −前記放射面（１０８）は、金属製のコンタクト構造によって覆われておらず、且つ、コンタクトパッドによって覆われておらず、
   −前記透明なコンタクト層（１１０）は前記コンタクト構造（１１６，１３８）と直接接触している、請求項１に記載のオプトエレクトロニクスモジュール。
3. 前記第１のコンタクト構造（１１４）は、前記フレーム（１０３）の、前記コンタクト面（１０６）に接している側に設けられており、前記第２のコンタクト構造（１１６，１３８）は、前記フレーム（１０３）の、前記放射面（１０８）に接している側に設けられている、請求項１又は２に記載のオプトエレクトロニクスモジュール。
4. 前記フレーム（１０３）の、前記コンタクト面（１０６）に接している側に、且つ前記コンタクト面（１０６）に、絶縁層（１３４）が設けられており、該絶縁層（１３４）に特に金属製のヒートシンク（１３６）が設けられている、請求項１乃至３のいずれか一項に記載のオプトエレクトロニクスモジュール。
5. 電磁ビームを空間的に混合する混合素子（１５４）が設けられており、該混合素子（１５４）は放射方向に見て前記半導体チップ（１０４）より後段に設けられている、請求項１乃至４のいずれか一項に記載のオプトエレクトロニクスモジュール。
6. 前記フレーム（１０３）と前記混合素子（１５４）との間に、構造化されたミラー層（１５２）又は構造化された散乱層（１５３）が少なくとも部分的に配置されている、請求項５に記載のオプトエレクトロニクスモジュール。
7. 前記放射面（１０８）と前記混合素子（１５４）との間に透明な屈折率整合素子（１５７）が設けられており、該透明な屈折率整合素子（１５７）の屈折率は、前記半導体チップ（１０４）の屈折率と、前記混合素子（１５４）の屈折率との間にある、請求項５又は６に記載のオプトエレクトロニクスモジュール。
8. 少なくとも二つの半導体チップ（１０４）を備えている、請求項１乃至７のいずれか一項に記載のオプトエレクトロニクスモジュール。
9. 前記少なくとも二つの半導体チップ（１０４）は直列及び／又は並列に相互に結線されている、請求項８に記載のオプトエレクトロニクスモジュール。
10. 前記混合素子（１５４）の厚さ（１５５）は、隣り合う半導体チップ（１０４）間の距離（１５９）に実質的に相当する、請求項８又は９に記載のオプトエレクトロニクスモジュール。
11. 前記フレーム（１０３）内に少なくとも一つの電気フィードスルー（１３０）を備えており、該電気フィードスルー（１３０）によって、一つの半導体チップ（１０４）の第１のコンタクト構造（１１４）と、隣接する一つの半導体チップ（１０４）の第２のコンタクト構造（１１６，１３８）とが導電的に接続される、請求項８乃至１０のいずれか一項に記載のオプトエレクトロニクスモジュール。
12. 前記混合素子（１５４）は、前記少なくとも一つの半導体チップ（１０４）に対向する下面において、変換素子（１５８）によって充填されている少なくとも一つの空隙を有しており、該空隙は放射方向に見て一つの半導体チップ（１０４）より後段に設けられている、請求項５乃至１１のいずれか１項に記載のオプトエレクトロニクスモジュール。
13. オプトエレクトロニクスモジュール（２０２，２０４，２０６，２０８，２１０，２１２，２１４，２１６）の製造方法において、
    −電磁ビーム（１１８）を放射する少なくとも一つの半導体チップ（１０４）を接着フィルム（１３２）に被着させるステップ、但し、前記半導体チップ（１０４）は第１の導電層（１２０）と、第２の導電層（１２４）と、コンタクト部（１１０，１１７）を備えている放射面（１０８）と、該放射面（１０８）側とは反対側のコンタクト面（１０６）とを有しており、前記放射面（１０８）は前記接着フィルム（１３２）に対向しており；
    −封止材料（１０２）から成るフレーム（１０３）を前記接着フィルム（１３２）の露出されている領域に被着させ、前記半導体チップ（１０４）の側面を少なくとも部分的に封止材料（１０２）によって包囲するステップ；
    −前記第１の導電層（１２０）、特にｐ導電型の導電層の電気的な接触接続を行うために、前記フレーム（１０３）及び前記コンタクト面（１０６）に第１のコンタクト構造（１１４）を設けるステップ；
    −前記接着フィルム（１３２）を除去するステップ；
    −前記第２の導電層（１２４）、特にｎ導電型の導電層の電気的な接触接続を行うために、前記フレーム（１０３）と、前記放射面（１０８）の前記コンタクト面（１１０，１１７）とに第２のコンタクト構造（１１６，１３８）を設けるステップ、
    とを備えていることを特徴とする、方法。
14. 前記封止材料（１０２）から成るフレーム（１０３）を設けるステップには続いて、少なくとも一つの電気フィードスルー（１３０）を前記接着フィルム（１３２）に被着させるステップを実施する、請求項１３に記載の方法。
15. 前記封止材料（１０２）から成るフレーム（１０３）を設けるステップは以下のサブステップを備えている、即ち、
    −前記半導体チップ（１０４）及び／又は前記電気フィードスルー（１３０）を少なくとも部分的に包囲する前記封止材料（１０２）を圧縮成形するステップ；
    −前記封止材料（１０２）を硬化させるステップ；
    −前記コンタクト面（１０６）、及び／又は、前記電気フィードスルー（１３０）の、前記接着フィルム（１３２）側とは反対側の面が実質的に封止材料（１０２）によって覆われないにようになるまで、前記硬化された封止材料（１０２）を研磨するステップ、
    を備えている、請求項１３又は１４に記載の方法。
16. 前記封止材料（１０２）から成るフレーム（１０３）を設けるステップは以下のサブステップを備えている、即ち、
    −前記コンタクト面（１０６）、及び／又は、前記電気フィードスルー（１３０）の、前記接着フィルム（１３２）側とは反対側の面に、特にテフロン（登録商標）から成るカバーフィルム（１４６）を被着させるステップ；
    −前記半導体チップ（１０４）、及び／又は、前記電気フィードスルー（１３０）の、前記接着フィルム（１３２）及び前記カバーフィルム（１４６）によって覆われていない各面が実質的に封止材料（１０２）によって包囲されるように、前記カバーフィルム（１４６）と前記接着フィルム（１３２）との間の間隙に封止材料（１０２）を射出するステップ；
    −前記封止材料（１０２）を硬化させるステップ；
    −前記カバーフィルム（１４６）を除去するステップ、
    を備えている、請求項１３又は１４に記載の方法。
17. 前記第１のコンタクト構造（１１４）を設けるステップに続いて以下のサブステップ、即ち、
    −絶縁層（１３４）、特に誘電層を設けるステップ；
    −特に金属製のヒートシンク（１３６）を前記絶縁層（１３４）に設けるステップ、
    を実施する、請求項１３乃至１６のいずれか一項に記載の方法。
18. 前記第２のコンタクト構造（１１６，１３８）を設けるステップに続いて、電磁ビームを空間的に混合する混合素子（１５４）を設けるステップを実施する、請求項１３乃至１７のいずれか一項に記載の方法。
19. −複数の半導体チップ（１０４）を前記接着フィルム（１３２）に被着させ、
    −前記複数の半導体チップ（１０４）を前記接着フィルム（１３２）に複数の行（５０１）及び複数の列（５０２）を成すように配置し、
    −前記第１及び／又は第２のコンタクト構造（１１４，１１６，１３８）を設けた後に、複数の半導体チップ（１０４）及びフレーム（１０３）から成る配置構成を前記行（５０１）及び／又は前記列（５０２）の間で切断して小さくされた複数のモジュール（２１７）を形成し、
    −小さくされた隣り合う異なるモジュール（２１７）の、隣り合う半導体チップ（１０４）間の距離（１５９）が、前記切断前の隣り合う半導体チップ（１０４）間の距離（１５９）よりも大きくなるように、小さくされた複数のモジュール（２１７）を補助支持体に相互に並べて配置し、オプトエレクトロニクスモジュールを形成する、
    請求項１３乃至１８のいずれか一項に記載の方法。

Images