JP2015509196A - ビット不良および仮想検査を用いたウェハ検査プロセスの生成 - Google Patents
ビット不良および仮想検査を用いたウェハ検査プロセスの生成 Download PDFInfo
- Publication number
- JP2015509196A JP2015509196A JP2014553401A JP2014553401A JP2015509196A JP 2015509196 A JP2015509196 A JP 2015509196A JP 2014553401 A JP2014553401 A JP 2014553401A JP 2014553401 A JP2014553401 A JP 2014553401A JP 2015509196 A JP2015509196 A JP 2015509196A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- defect
- physical location
- detected
- defect detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/18—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30148—Semiconductor; IC; Wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Quality & Reliability (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
Abstract
Description
Claims (20)
- ウェハ検査プロセスを生成するためのコンピュータで実行される方法であって、
ウェハを検査システムでスキャニングして、ウェハ上の欠陥を検出し、
スキャニング中の検査システムの1以上の検出器の出力を、出力がウェハ上で検出される欠陥に対応するか否かに関係なく保存し、
ウェハの試験によって検出されたビット不良に対応するウェハ上の物理的な位置を、欠陥が検出されなかった物理的な位置の第1部分と欠陥が検出された物理的な位置の第2部分とに分離し、
1以上の欠陥検出方法を、物理的な位置の第1部分に対応する保存された出力に適用して、物理的な位置の第1部分での欠陥を検出し、
物理的な位置の第1部分で1以上の欠陥検出方法によって検出される欠陥に基づいてウェハ検査プロセスを生成することを含み、前記保存、分離、適用、および生成がコンピュータシステムで実施される、方法。 - ウェハが、スキャニングステップ以外の方法の任意のステップのために用いられない、請求項1記載の方法。
- 試験の結果に基づいてビット不良に対応するウェハ上の物理的な位置を決定することをさらに含む、請求項1記載の方法。
- 検査システムが光学または電子線検査システムを含む、請求項1記載の方法。
- キラー欠陥として物理的な位置の第1部分で1以上の欠陥検出方法によって検出される欠陥を指定することをさらに含む、請求項1記載の方法。
- 前記分離が、検査システムによって報告される欠陥の座標を物理的な位置の座標と比較することを含む、請求項1記載の方法。
- 前記分離が、検査システムによって報告される欠陥の座標をビットマップドメインに変換し、ビット不良のビットマップドメイン座標を検査システムによって検出される欠陥のビットマップドメイン座標と比較することを含む、請求項1記載の方法。
- 適用ステップのためのホットストップとして物理的な位置の第1部分に関する情報を保存することをさらに含む、請求項1記載の方法。
- 前記適用が、保存された出力に適用される1以上の欠陥検出方法の1つを、1以上の欠陥検出方法のもう1つ別の方法を保存された出力に適用することによって検出される欠陥に応じて変更することを含む、請求項1記載の方法。
- 前記スキャニングが、異なる層がウェハ上に形成された後に検査システムでウェハをスキャニングして、異なる層上の欠陥を検出することを含み、この場合、物理的な位置が少なくとも2つの異なる層上の物理的な位置を含み、ウェハ検査プロセスが1以上の異なる層について生成される、請求項1記載の方法。
- 1以上の欠陥検出方法についてユーザーからの入力を取得することをさらに含む、請求項1記載の方法。
- 1以上の欠陥検出方法が同じ欠陥検出アルゴリズムの1以上のパラメータについて異なる値を有する同じ欠陥検出アルゴリズムを含む、請求項1記載の方法。
- 1以上の欠陥検出方法が異なる欠陥検出アルゴリズムを含む、請求項1記載の方法。
- 1以上の欠陥検出方法の第1の方法が1以上の検出器の第1のセットによって生成される出力を使用し、1以上の欠陥検出方法の第2の方法が第1セットと異なる1以上の検出器の第2のセットによって生成される出力を使用する、請求項1記載の方法。
- ウェハ検査プロセスの生成が、ウェハ検査プロセスの1以上の欠陥検出方法のうちの少なくとも1つおよび1以上の欠陥検出方法の少なくとも1つに入力されるウェハ検査プロセス中の出力を生成するために用いられる1以上の検出器の少なくとも1つを選択することを含む、請求項1記載の方法。
- 前記生成が、物理的な位置の第2部分で検査システムによりウェハ上で検出される欠陥と組み合わせて、物理的な位置の第1部分で1以上の欠陥検出方法によって検出される欠陥に基づいてウェハ検査プロセスを生成することを含む、請求項1記載の方法。
- 前記適用が、1以上の欠陥検出方法を物理的な位置の第1および第2部分に対応する保存された出力に適用して、物理的な位置の第1および第2部分での欠陥を検出することを含む、請求項1記載の方法。
- 前記生成が、物理的な位置の第1および第2部分で1以上の欠陥検出方法によって検出される欠陥に基づいてウェハ検査プロセスを生成することを含む、請求項17記載の方法。
- ウェハ検査プロセスを生成するためのコンピュータで実行される方法を実施するためのコンピュータシステムで実行可能なプログラム命令を保存するコンピュータ可読媒体であって、コンピュータで実行される方法が、
出力がウェハ上で検出される欠陥に対応するか否かに関係なく、ウェハ上の欠陥を検出するために実施されるウェハのスキャニングの間の検査システムの1以上の検出器の出力を保存し、
ウェハの試験によって検出されるビット不良に対応するウェハ上の物理的な位置を、欠陥が検出されなかった物理的な位置の第1部分と欠陥が検出された物理的な位置の第2部分とに分け、
1以上の欠陥検出方法を物理的な位置の第1部分に対応する保存された出力に適用して、物理的な位置の第1部分で欠陥を検出し、
物理的な位置の第1部分で1以上の欠陥検出方法によって検出される欠陥に基づいてウェハ検査プロセスを生成することを含む、コンピュータ可読媒体。 - ウェハ検査プロセスを生成するように構成されたシステムであって、
ウェハをスキャニングして、ウェハ上の欠陥を検出するように構成された検査サブシステムと、
出力がウェハ上で検出される欠陥に対応するか否かに関係なくスキャニング中の検査システムの1以上の検出器の出力を保存し、
ウェハの試験によって検出されるビット不良に対応するウェハ上の物理的な位置を、欠陥が検出されなかった物理的な位置の第1部分と、欠陥が検出された物理的な位置の第2部分とに分け、
物理的な位置の前記第1部分に対応する保存された出力に1以上の欠陥検出方法を適用して、物理的な位置の第1部分で欠陥を検出し、
物理的な位置の第1部分で1以上の欠陥検出方法によって検出される欠陥に基づいてウェハ検査プロセスを生成するように構成されたコンピュータサブシステムと、
を含む、システム。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261587911P | 2012-01-18 | 2012-01-18 | |
US61/587,911 | 2012-01-18 | ||
US13/743,074 US9277186B2 (en) | 2012-01-18 | 2013-01-16 | Generating a wafer inspection process using bit failures and virtual inspection |
US13/743,074 | 2013-01-16 | ||
PCT/US2013/021880 WO2013109714A1 (en) | 2012-01-18 | 2013-01-17 | Generating a wafer inspection process using bit failures and virtual inspection |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017138801A Division JP6342046B2 (ja) | 2012-01-18 | 2017-07-18 | ビット不良および仮想検査を用いたウェハ検査プロセスの生成 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015509196A true JP2015509196A (ja) | 2015-03-26 |
JP2015509196A5 JP2015509196A5 (ja) | 2016-03-03 |
JP6180435B2 JP6180435B2 (ja) | 2017-08-16 |
Family
ID=48779693
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014553401A Active JP6180435B2 (ja) | 2012-01-18 | 2013-01-17 | ビット不良および仮想検査を用いたウェハ検査プロセスの生成 |
JP2017138801A Active JP6342046B2 (ja) | 2012-01-18 | 2017-07-18 | ビット不良および仮想検査を用いたウェハ検査プロセスの生成 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017138801A Active JP6342046B2 (ja) | 2012-01-18 | 2017-07-18 | ビット不良および仮想検査を用いたウェハ検査プロセスの生成 |
Country Status (6)
Country | Link |
---|---|
US (2) | US9277186B2 (ja) |
JP (2) | JP6180435B2 (ja) |
KR (2) | KR101886853B1 (ja) |
CN (2) | CN108062558B (ja) |
TW (1) | TWI625803B (ja) |
WO (1) | WO2013109714A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020088093A (ja) * | 2018-11-21 | 2020-06-04 | 三菱電機株式会社 | 半導体チップの製造方法および半導体ウェハ |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9277186B2 (en) * | 2012-01-18 | 2016-03-01 | Kla-Tencor Corp. | Generating a wafer inspection process using bit failures and virtual inspection |
US20140245066A1 (en) * | 2013-02-27 | 2014-08-28 | Lionel J. Riviere-Cazaux | Scan diagnosis analysis using callout clustering |
US20140282327A1 (en) * | 2013-03-14 | 2014-09-18 | Nvidia Corporation | Cutter in diagnosis (cid) a method to improve the throughput of the yield ramp up process |
US9338134B2 (en) | 2013-03-27 | 2016-05-10 | Fortinet, Inc. | Firewall policy management |
US9355208B2 (en) * | 2013-07-08 | 2016-05-31 | Kla-Tencor Corp. | Detecting defects on a wafer |
TWI548013B (zh) * | 2014-03-04 | 2016-09-01 | 旺宏電子股份有限公司 | 結合實體座標之位元失效偵測方法 |
US9470743B2 (en) * | 2014-03-04 | 2016-10-18 | Nvidia Corporation | Dynamic yield prediction |
US10127653B2 (en) * | 2014-07-22 | 2018-11-13 | Kla-Tencor Corp. | Determining coordinates for an area of interest on a specimen |
US9816939B2 (en) * | 2014-07-22 | 2017-11-14 | Kla-Tencor Corp. | Virtual inspection systems with multiple modes |
US10133263B1 (en) | 2014-08-18 | 2018-11-20 | Kla-Tencor Corporation | Process condition based dynamic defect inspection |
US10267746B2 (en) | 2014-10-22 | 2019-04-23 | Kla-Tencor Corp. | Automated pattern fidelity measurement plan generation |
US9830421B2 (en) * | 2014-12-31 | 2017-11-28 | Kla-Tencor Corp. | Alignment of inspection to design using built in targets |
US10012599B2 (en) * | 2015-04-03 | 2018-07-03 | Kla-Tencor Corp. | Optical die to database inspection |
US10018571B2 (en) * | 2015-05-28 | 2018-07-10 | Kla-Tencor Corporation | System and method for dynamic care area generation on an inspection tool |
US9916965B2 (en) * | 2015-12-31 | 2018-03-13 | Kla-Tencor Corp. | Hybrid inspectors |
WO2017197643A1 (en) | 2016-05-20 | 2017-11-23 | Shanghai United Imaging Healthcare Co., Ltd. | System and method for computed tomography |
CN110709887B (zh) * | 2017-01-18 | 2023-10-24 | Asml荷兰有限公司 | 级联缺陷检查 |
JP7404009B2 (ja) * | 2019-09-19 | 2023-12-25 | キオクシア株式会社 | 加工情報管理システム及び加工情報管理方法 |
KR102459337B1 (ko) * | 2020-12-21 | 2022-10-28 | 주식회사 에타맥스 | 실리콘 카바이드 웨이퍼의 결함을 회피하는 다이 구획방법 및 검사장치 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000269276A (ja) * | 1999-03-16 | 2000-09-29 | Toshiba Corp | 欠陥解析システムおよびその方法 |
JP2001085482A (ja) * | 1999-09-14 | 2001-03-30 | Toshiba Corp | 半導体検査装置及び半導体検査方法 |
JP2002026102A (ja) * | 2000-06-30 | 2002-01-25 | Hitachi Ltd | 検査情報処理方法及びその検査システム |
JP2011501875A (ja) * | 2007-09-20 | 2011-01-13 | ケーエルエー−テンカー・コーポレーション | ウエハ用永続的データの作成と、永続的データを検査関連機能に使用するためのシステムと方法 |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5991699A (en) * | 1995-05-04 | 1999-11-23 | Kla Instruments Corporation | Detecting groups of defects in semiconductor feature space |
JP2986410B2 (ja) * | 1995-07-13 | 1999-12-06 | 松下電器産業株式会社 | 半導体ウェハの不良解析方法及びその装置 |
KR20000007570A (ko) * | 1998-07-04 | 2000-02-07 | 윤종용 | 웨이퍼의 칩핑 검사 시스템 및 방법 |
AU1553601A (en) * | 1999-11-29 | 2001-06-12 | Olympus Optical Co., Ltd. | Defect inspecting system |
US7194709B2 (en) | 2004-03-05 | 2007-03-20 | Keith John Brankner | Automatic alignment of integrated circuit and design layout of integrated circuit to more accurately assess the impact of anomalies |
US7443189B2 (en) | 2005-02-02 | 2008-10-28 | Texas Instruments Incorporated | Method to detect and predict metal silicide defects in a microelectronic device during the manufacture of an integrated circuit |
CN100380621C (zh) * | 2005-04-08 | 2008-04-09 | 力晶半导体股份有限公司 | 晶片缺陷检测方法与***以及存储媒体 |
EP1891661A1 (en) | 2005-06-16 | 2008-02-27 | PDF Solutions, Inc. | Test cells for semiconductor yield improvement |
US8041103B2 (en) * | 2005-11-18 | 2011-10-18 | Kla-Tencor Technologies Corp. | Methods and systems for determining a position of inspection data in design data space |
US7676077B2 (en) * | 2005-11-18 | 2010-03-09 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
US7570796B2 (en) | 2005-11-18 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
JP2008041940A (ja) * | 2006-08-07 | 2008-02-21 | Hitachi High-Technologies Corp | Sem式レビュー装置並びにsem式レビュー装置を用いた欠陥のレビュー方法及び欠陥検査方法 |
KR100939768B1 (ko) * | 2006-09-22 | 2010-01-29 | 주식회사 하이닉스반도체 | 웨이퍼의 결함 검출 방법 |
KR100827440B1 (ko) | 2006-09-29 | 2008-05-06 | 삼성전자주식회사 | 반도체 집적 회로 장치의 불량 분석 방법 및 시스템 |
JP4943304B2 (ja) * | 2006-12-05 | 2012-05-30 | 株式会社 Ngr | パターン検査装置および方法 |
CN101211804B (zh) * | 2006-12-28 | 2012-05-16 | 中芯国际集成电路制造(上海)有限公司 | 检测方法及检测*** |
KR101475967B1 (ko) * | 2007-03-30 | 2014-12-23 | 도쿄엘렉트론가부시키가이샤 | 인라인 리소그래피 및 에칭 시스템에서의 복수의 웨이퍼 처리 방법 및 웨이퍼 처리 플랫폼 |
CN101334414B (zh) * | 2007-06-29 | 2011-11-30 | 中芯国际集成电路制造(上海)有限公司 | 用于晶片的缺陷检测机台的匹配方法 |
TWI469235B (zh) * | 2007-08-20 | 2015-01-11 | Kla Tencor Corp | 決定實際缺陷是潛在系統性缺陷或潛在隨機缺陷之由電腦實施之方法 |
JP5081590B2 (ja) * | 2007-11-14 | 2012-11-28 | 株式会社日立ハイテクノロジーズ | 欠陥観察分類方法及びその装置 |
US9710903B2 (en) * | 2008-06-11 | 2017-07-18 | Kla-Tencor Corp. | System and method for detecting design and process defects on a wafer using process monitoring features |
US8269960B2 (en) * | 2008-07-24 | 2012-09-18 | Kla-Tencor Corp. | Computer-implemented methods for inspecting and/or classifying a wafer |
WO2010014609A2 (en) * | 2008-07-28 | 2010-02-04 | Kla-Tencor Corporation | Computer-implemented methods, computer-readable media, and systems for classifying defects detected in a memory device area on a wafer |
US8041106B2 (en) * | 2008-12-05 | 2011-10-18 | Kla-Tencor Corp. | Methods and systems for detecting defects on a reticle |
JP5297261B2 (ja) * | 2009-04-28 | 2013-09-25 | 株式会社日立ハイテクノロジーズ | 観察欠陥選択処理方法、欠陥観察方法、観察欠陥選択処理装置、欠陥観察装置 |
JP5604067B2 (ja) * | 2009-07-31 | 2014-10-08 | 株式会社日立ハイテクノロジーズ | マッチング用テンプレートの作成方法、及びテンプレート作成装置 |
US9087367B2 (en) * | 2011-09-13 | 2015-07-21 | Kla-Tencor Corp. | Determining design coordinates for wafer defects |
US9277186B2 (en) * | 2012-01-18 | 2016-03-01 | Kla-Tencor Corp. | Generating a wafer inspection process using bit failures and virtual inspection |
-
2013
- 2013-01-16 US US13/743,074 patent/US9277186B2/en active Active
- 2013-01-17 KR KR1020147022835A patent/KR101886853B1/ko active IP Right Grant
- 2013-01-17 KR KR1020187022407A patent/KR102001356B1/ko active IP Right Grant
- 2013-01-17 CN CN201711205806.4A patent/CN108062558B/zh active Active
- 2013-01-17 WO PCT/US2013/021880 patent/WO2013109714A1/en active Application Filing
- 2013-01-17 JP JP2014553401A patent/JP6180435B2/ja active Active
- 2013-01-17 CN CN201380009561.1A patent/CN104137120B/zh active Active
- 2013-01-18 TW TW102102110A patent/TWI625803B/zh active
-
2016
- 2016-02-10 US US15/041,016 patent/US10014229B2/en active Active
-
2017
- 2017-07-18 JP JP2017138801A patent/JP6342046B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000269276A (ja) * | 1999-03-16 | 2000-09-29 | Toshiba Corp | 欠陥解析システムおよびその方法 |
JP2001085482A (ja) * | 1999-09-14 | 2001-03-30 | Toshiba Corp | 半導体検査装置及び半導体検査方法 |
JP2002026102A (ja) * | 2000-06-30 | 2002-01-25 | Hitachi Ltd | 検査情報処理方法及びその検査システム |
JP2011501875A (ja) * | 2007-09-20 | 2011-01-13 | ケーエルエー−テンカー・コーポレーション | ウエハ用永続的データの作成と、永続的データを検査関連機能に使用するためのシステムと方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020088093A (ja) * | 2018-11-21 | 2020-06-04 | 三菱電機株式会社 | 半導体チップの製造方法および半導体ウェハ |
Also Published As
Publication number | Publication date |
---|---|
US20160163606A1 (en) | 2016-06-09 |
JP6180435B2 (ja) | 2017-08-16 |
US20130182101A1 (en) | 2013-07-18 |
CN104137120B (zh) | 2018-01-02 |
CN108062558B (zh) | 2022-10-11 |
TWI625803B (zh) | 2018-06-01 |
KR101886853B1 (ko) | 2018-08-09 |
KR20140124778A (ko) | 2014-10-27 |
US10014229B2 (en) | 2018-07-03 |
US9277186B2 (en) | 2016-03-01 |
CN108062558A (zh) | 2018-05-22 |
JP2017216466A (ja) | 2017-12-07 |
TW201344822A (zh) | 2013-11-01 |
KR102001356B1 (ko) | 2019-07-17 |
KR20180093090A (ko) | 2018-08-20 |
WO2013109714A1 (en) | 2013-07-25 |
CN104137120A (zh) | 2014-11-05 |
JP6342046B2 (ja) | 2018-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6342046B2 (ja) | ビット不良および仮想検査を用いたウェハ検査プロセスの生成 | |
JP7026719B2 (ja) | 光学式検査及び光学式レビューからの欠陥属性に基づく電子ビームレビューのための欠陥サンプリング | |
KR102536011B1 (ko) | 심층적으로 적층된 층들을 갖는 웨이퍼들에서 결함 분류기를 트레이닝하고 적용하기 위한 시스템, 방법 | |
JP5619776B2 (ja) | ウエハの検査のための1つまたは複数のパラメータの選択方法 | |
KR102233050B1 (ko) | 결함 특유적 정보를 이용한 웨이퍼 상의 결함 검출 | |
KR102019534B1 (ko) | 결함 특유의, 다중 채널 정보를 이용한 웨이퍼 상의 결함 검출 | |
US10677742B2 (en) | Detecting die repeating programmed defects located in backgrounds with non-repeating features | |
KR102004530B1 (ko) | 웨이퍼 상의 결함 검출 | |
KR102110634B1 (ko) | 자유형의 주의 영역들을 사용한 웨이퍼 검사 | |
JP2013535837A (ja) | ダイナミックケアエリア | |
US9536299B2 (en) | Pattern failure discovery by leveraging nominal characteristics of alternating failure modes | |
KR20200127259A (ko) | 검사를 위한 모드 선택 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170620 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170718 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6180435 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |