JP2015226034A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2015226034A
JP2015226034A JP2014111972A JP2014111972A JP2015226034A JP 2015226034 A JP2015226034 A JP 2015226034A JP 2014111972 A JP2014111972 A JP 2014111972A JP 2014111972 A JP2014111972 A JP 2014111972A JP 2015226034 A JP2015226034 A JP 2015226034A
Authority
JP
Japan
Prior art keywords
wiring
layer
insulating
conductor
strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014111972A
Other languages
English (en)
Inventor
芳弘 長谷川
Yoshihiro Hasegawa
芳弘 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Circuit Solutions Inc
Original Assignee
Kyocera Circuit Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Circuit Solutions Inc filed Critical Kyocera Circuit Solutions Inc
Priority to JP2014111972A priority Critical patent/JP2015226034A/ja
Priority to CN201510282210.9A priority patent/CN105323956A/zh
Priority to US14/723,604 priority patent/US9635753B2/en
Priority to KR1020150074724A priority patent/KR20150138059A/ko
Priority to TW104117393A priority patent/TW201607384A/zh
Publication of JP2015226034A publication Critical patent/JP2015226034A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0245Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0242Structural details of individual signal conductors, e.g. related to the skin effect
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】半導体素子を安定的に作動させることができる配線基板を提供すること。【解決手段】互いに並行して延在する複数の帯状導体3a、および帯状導体3a同士の間を充填して平坦な上下主面を形成する絶縁樹脂部9から成る配線形成層Lと、配線形成層Lの少なくとも一方の主面に形成された絶縁層2と、配線形成層Lと反対側の絶縁層2表面に、帯状導体3aと対向する領域を含むように形成された接地または電源用導体3bと、を有する配線基板Aであって、絶縁層2の比誘電率が絶縁樹脂部9の比誘電率よりも大きい。【選択図】図2

Description

本発明は、半導体素子を搭載する配線基板に関するものである。
近年、携帯型のゲーム機や通信機器に代表される電子機器の小型化や高速化が進む中、それらに使用される配線基板には、高密度に形成された配線に信号を高速で伝送することが求められている。このような高速伝送に対応するために、高周波信号を用いて差動伝送とよばれる方式が採られる場合がある。
差動伝送とは、互いに並行する2本の帯状導体から成る差動線路を使って信号を伝送する方式のことである。各帯状導体には送信部から電圧の正負が異なる信号を送り、受信部にてそれぞれの信号の差分を取って読み取るため、各帯状導体に送る信号の振幅を大きくしなくても信号の読み取りが容易である。このため、信号の振幅形成の時間が短くて済むことから信号を高速に伝送することが可能になる。
ここで、図4に、差動伝送方式が用いられる従来の配線基板Bの概略断面図を示す。
配線基板Bは、コア用の絶縁板11と絶縁層12と配線導体13とソルダーレジスト層14とから構成される。また、配線基板Bの上面中央部には、半導体素子が搭載される搭載部11aが形成されている。
絶縁板11は、その上面から下面に貫通する複数のスルーホール15を有している。 絶縁層12は、絶縁板11の両面に2層ずつ積層固着されており、複数のビアホール16を有している。
配線導体13は、絶縁板11の表面およびスルーホール15内、さらに絶縁層12表面およびビアホール16内に被着されている。この配線導体13は、互いに並行する2本の帯状導体から成る差動線路13aを含んでいる。また、絶縁板11および絶縁層12における差動線路13aに対向する領域を含む表面には、接地用または電源用導体13bが形成されている。
さらに、絶縁板11上側の表層側の絶縁層12に形成された配線導体13の一部は、半導体素子に接続される半導体素子接続パッド17として機能し、絶縁板11下側の表層側の絶縁層12に形成された配線導体13の一部は、外部の回路基板に接続される外部接続パッド18として機能する。
ソルダーレジスト層14は、表層側の絶縁層12の表面に形成されている。上側のソルダーレジスト層14は、半導体素子接続パッド17を露出する開口部14aを有しており、下側のソルダーレジスト層14は、外部接続パッド18を露出する開口部14bを有している。
そして、半導体素子の電極を半導体素子接続パッド17に接続するとともに、外部接続パッド18を外部の電気回路基板の配線導体に接続することにより半導体素子が外部の電気回路基板に電気的に接続され、半導体素子と外部の電気回路基板との間で配線導体13や差動線路13aを介して信号を伝送することにより半導体素子が作動する。
ところで、信号が帯状導体を流れる際、信号の送信部から受信部に向かって電磁波が伝播する。この電磁波は帯状導体の内部のみならずその周囲にも発生する。
ところが、互いに並行して延在する帯状導体が、配線の高密度化に伴い非常に近接して形成されるようになると、信号伝送時に各帯状導体の周囲に発生した電磁波が、互いに近接する帯状導体に干渉してノイズを引き起こすことがある。特に、信号の高周波化に伴って、ノイズの発生は顕著になりつつある。
このため、伝送される信号にノイズが生じて半導体素子が誤動作するという問題がある。
特開2007−201221号公報
本発明は、高周波信号を高速に伝送する配線基板において、ノイズの少ない信号を伝送することで半導体素子を安定的に作動することができる高密度配線基板を提供することを課題とする。
本発明の配線基板は、互いに並行して延在する複数の帯状導体、および帯状導体同士の間を充填して平坦な上下主面を形成する絶縁樹脂部から成る配線形成層と、配線形成層の少なくとも一方の主面に形成された絶縁層と、配線形成層と反対側の絶縁層表面に、帯状導体と対向する領域を含むように形成された接地または電源用導体とを有し、絶縁層の比誘電率が絶縁樹脂部の比誘電率よりも大きいことを特徴とする。
本発明の配線基板によれば、帯状導体および帯状導体同士の間を充填する絶縁樹脂部から成る配線形成層の上下の主面に絶縁層が形成されている。また、絶縁層の表面に帯状導体と対向する領域を含むように接地または電源用導体が形成されている。そして、帯状導体の上下方向に配設された絶縁層の比誘電率が、帯状導体同士の間を充填する絶縁樹脂部の比誘電率よりも大きい。このように、比誘電率の異なる物質が近接して配設されている場合、電磁波は比誘電率のより大きい物質方向に集中して生じる特徴を有しているため、信号伝送時に各帯状導体の周囲に生じる電磁波を、帯状導体同士間の絶縁樹脂部方向よりも帯状導体上下の絶縁層方向に集中して分布させることができる。その結果、各帯状導体の周囲に発生した電磁波が、絶縁樹脂部を介して互いに近接する帯状導体に干渉してノイズを引き起こすことを抑制できる。これによりノイズの少ない良好な信号を伝送して半導体素子を安定的に作動させることが可能な配線基板を提供できる。
図1は本発明の配線基板の実施形態の一例を示す概略断面図である。 図2は本発明の配線基板の実施形態の一例を示す要部拡大図である。 図3は本発明の配線基板の別の実施形態の一例を示す要部拡大図である。 図4は従来の配線基板の実施形態の一例を示す概略断面図である。
次に、本発明の配線基板の実施形態の一例を、図1を基にして説明する。
本例の配線基板Aは、コア用の絶縁板1と絶縁層2と配線導体3とソルダーレジスト層4とから成る。また、配線基板Aは、その上面中央部に半導体素子が搭載される搭載部1aを有している。
絶縁板1は、上下に貫通する複数のスルーホール5を有している。さらに、絶縁板1の上下面およびスルーホール5内に配線導体3が被着されており、絶縁板1の上下面の配線導体3同士の導通をとっている。
絶縁板1は、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等を含浸させて熱硬化した絶縁材料から成る。また、スルーホール5は、例えばドリル加工やレーザー加工あるいはブラスト加工により形成される。
絶縁層2は、絶縁板1の上下両面に内層側および表層側の絶縁層2を有している。また、絶縁層2は、複数のビアホール6を有している。さらに、表層側の絶縁層2の表面およびビアホール6内に配線導体3が被着されており、絶縁層2上下の配線導体3同士の導通をとっている。
絶縁層2は、例えばビスマレイミドトリアジン樹脂やポリイミド樹脂等を熱硬化した絶縁材料から成る。このような絶縁層2の比誘電率はおよそ4.5以上である。
また、ビアホール6は、例えばレーザー加工により形成される。
配線導体3は、上述のように絶縁板1の上下面およびスルーホール5内、あるいは絶縁層2の表面およびビアホール6内に被着されている。
さらに、絶縁板1上面の表層側の絶縁層2に被着された配線導体3の一部は、半導体素子に接続される半導体素子接続パッド7として機能する。また、絶縁板1下面の表層側の絶縁層2に被着された配線導体3の一部は、外部の回路基板に接続される外部接続パッド8として機能する。
絶縁板1、あるいは絶縁層2に被着される配線導体3は、例えば銅めっきや銅箔等の良導電性金属から成り、周知のパターン形成法により形成される。
ソルダーレジスト層4は、ポリイミド樹脂等の熱硬化性樹脂から成り、表層側の絶縁層2表面に形成されている。絶縁板1の上面側のソルダーレジスト層4は、半導体素子接続パッド7を露出する開口部4aを有しており、絶縁板1の下面側のソルダーレジスト層4は、外部接続パッド8を露出する開口部4bを有している。
そして、半導体素子の電極を半導体素子接続パッド7に接続するとともに、外部接続パッド8を外部の電気回路基板の配線導体に接続することにより半導体素子が外部の電気回路基板に電気的に接続され、半導体素子と外部の電気回路基板との間で配線導体3を介して信号を伝送することにより半導体素子が作動する。
ところで、本例の配線基板Aにおいては、配線導体3は、互いに並行する2本の帯状導体から成る複数の差動線路3aを含んでいる。また、これらの差動線路3aに対向する領域を含む絶縁板1表面および表層側の絶縁層2の上面には、接地または電源用導体3bが形成されている。
差動線路3aを構成する各帯状導体の幅は、およそ5〜15μm程度であり、帯状導体同士の間隔はおよそ1〜3μm程度である。
さらに本例の配線基板Aにおいては、差動線路3aが形成された絶縁層2の表面に絶縁樹脂部9が被着されている。絶縁樹脂部9は、図2に示すように、差動線路3aが形成された絶縁層2表面の配線導体3同士の間を配線導体3と実質的に同じ厚みで充填するように被着されている。なお本願では、この差動線路3aが形成された絶縁層2表面の配線導体3および絶縁樹脂部9を配線形成層Lと称することにする。配線導体層Lを構成する絶縁樹脂部9は、例えばエポキシ樹脂等の電気絶縁材料から成り、絶縁層2の比誘電率よりも小さな比誘電率を有している。具体的には絶縁層2の比誘電率が4.5以上である場合に、絶縁樹脂部9の比誘電率はおよそ2〜4程度である。
このように、本発明の配線基板Aによれば、比誘電率が4.5以上ある絶縁層2を挟んで上下に接地または電源用導体3bが配置された差動線路3aの帯状導体同士の間を比誘電率が2〜4程度の絶縁樹脂部9により充填していることから、信号伝送時に各帯状導体の周囲に生じる電磁波を、帯状導体同士間の絶縁樹脂部9方向よりも帯状導体上下の絶縁層2方向に集中して分布させることができる。これは、比誘電率の異なる物質が近接して配置されている場合、電磁波は比誘電率の大きい物質方向に集中して生じる性質を有していることによるものである。その結果、各帯状導体の周囲に発生した電磁波が、絶縁樹脂部9を介して互いに近接する帯状導体に干渉してノイズを引き起こすことを抑制できる。これによりノイズの少ない良好な信号を伝送して半導体素子を安定的に作動させることが可能な配線基板を提供できる。
なお、配線形成層Lは、例えば以下のようにして形成される。まず、絶縁層2の表面に絶縁樹脂部9を積層する。次に絶縁樹脂部9に配線導体3のパターンに対応する座繰加工を施すとともに絶縁樹脂部9および絶縁層2を貫通するビアホール6を形成する。座繰加工やビアホール6の形成はレーザー加工により行う。次に座繰加工部およびビアホール6を完全に埋めるように絶縁樹脂部9の表面にめっき導体層を被着させる。最後にめっき導体層表面と絶縁樹脂部9表面とが同一高さになるまで平坦に研磨する。
なお、本発明は上述の実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば上述の実施の形態の一例では、帯状導体の断面が四角形状の例を示したが、図3に示すように帯状導体の断面を三角形状としてもよい。三角形状にすることで、帯状導体同士の間隔が広い領域を設けることができるため、信号伝送時の電磁波の干渉をより低減することが可能になる。
2 絶縁層
3a 帯状導体(差動線路)
3b 接地または電源用導体
9 絶縁樹脂部
A 配線基板
L 配線形成層

Claims (2)

  1. 互いに並行して延在する複数の帯状導体、および該帯状導体同士の間を充填して平坦な上下主面を形成する絶縁樹脂部から成る配線形成層と、前記配線形成層の少なくとも一方の主面に形成された絶縁層と、前記配線形成層と反対側の前記絶縁層表面に、前記帯状導体と対向する領域を含むように形成された接地または電源用導体と、を有する配線基板であって、前記絶縁層の比誘電率が前記絶縁樹脂部の比誘電率よりも大きいことを特徴とする配線基板。
  2. 前記帯状導体は、延在方向に垂直な断面が三角形状であることを特徴とする請求項1に記載の配線基板。
JP2014111972A 2014-05-30 2014-05-30 配線基板 Pending JP2015226034A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014111972A JP2015226034A (ja) 2014-05-30 2014-05-30 配線基板
CN201510282210.9A CN105323956A (zh) 2014-05-30 2015-05-28 布线基板
US14/723,604 US9635753B2 (en) 2014-05-30 2015-05-28 Wiring board
KR1020150074724A KR20150138059A (ko) 2014-05-30 2015-05-28 배선 기판
TW104117393A TW201607384A (zh) 2014-05-30 2015-05-29 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014111972A JP2015226034A (ja) 2014-05-30 2014-05-30 配線基板

Publications (1)

Publication Number Publication Date
JP2015226034A true JP2015226034A (ja) 2015-12-14

Family

ID=54703499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014111972A Pending JP2015226034A (ja) 2014-05-30 2014-05-30 配線基板

Country Status (5)

Country Link
US (1) US9635753B2 (ja)
JP (1) JP2015226034A (ja)
KR (1) KR20150138059A (ja)
CN (1) CN105323956A (ja)
TW (1) TW201607384A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6669547B2 (ja) * 2016-03-23 2020-03-18 京セラ株式会社 配線基板
JP2018085375A (ja) * 2016-11-21 2018-05-31 イビデン株式会社 配線基板及びその製造方法
US11037395B2 (en) * 2018-10-05 2021-06-15 Aruze Gaming (Hong Kong) Limited Gaming device display systems, gaming devices and methods for providing lighting enhancements to gaming devices
US11195788B2 (en) * 2019-10-18 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid dielectric scheme in packages
JP7455730B2 (ja) * 2019-12-27 2024-03-26 Ngkエレクトロデバイス株式会社 配線基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235408A (ja) * 2007-03-19 2008-10-02 Fujitsu Ltd 差動伝送回路基板の製造方法及び差動伝送回路基板
JP2009010328A (ja) * 2007-04-24 2009-01-15 Panasonic Corp 差動伝送線路
JP2009055071A (ja) * 2008-12-10 2009-03-12 Panasonic Corp 回路基板及びその製造方法
JP2009141233A (ja) * 2007-12-10 2009-06-25 Hitachi Ltd プリント基板とその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4864722A (en) * 1988-03-16 1989-09-12 International Business Machines Corporation Low dielectric printed circuit boards
JP2005051075A (ja) * 2003-07-29 2005-02-24 Matsushita Electric Ind Co Ltd 多層回路基板およびその製造方法
US7663064B2 (en) * 2004-09-25 2010-02-16 Banpil Photonics, Inc. High-speed flex printed circuit and method of manufacturing
US8084863B2 (en) * 2005-03-23 2011-12-27 Endicott Interconnect Technologies, Inc. Circuitized substrate with continuous thermoplastic support film dielectric layers
JP2007201221A (ja) 2006-01-27 2007-08-09 Seiko Epson Corp 半導体装置
CN103260360B (zh) * 2012-02-17 2017-07-14 宏达国际电子股份有限公司 线路板及其构造单元与制作工艺

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235408A (ja) * 2007-03-19 2008-10-02 Fujitsu Ltd 差動伝送回路基板の製造方法及び差動伝送回路基板
JP2009010328A (ja) * 2007-04-24 2009-01-15 Panasonic Corp 差動伝送線路
JP2009141233A (ja) * 2007-12-10 2009-06-25 Hitachi Ltd プリント基板とその製造方法
JP2009055071A (ja) * 2008-12-10 2009-03-12 Panasonic Corp 回路基板及びその製造方法

Also Published As

Publication number Publication date
CN105323956A (zh) 2016-02-10
US9635753B2 (en) 2017-04-25
KR20150138059A (ko) 2015-12-09
US20150351227A1 (en) 2015-12-03
TW201607384A (zh) 2016-02-16

Similar Documents

Publication Publication Date Title
US9326377B2 (en) Printed wiring board
TWI643334B (zh) 高頻信號傳輸結構及其製作方法
US9635753B2 (en) Wiring board
TWI578480B (zh) 天線基板
JP5311653B2 (ja) 配線基板
US20100308941A1 (en) High-frequency line structure on resin substrate and method of manufacturing the same
KR102084450B1 (ko) 안테나 기판
US20150118463A1 (en) Wiring board
JP2003273525A (ja) 配線基板
JP2015211147A (ja) 配線基板
JP2020021928A (ja) プリント回路基板
JP2012033529A (ja) 配線基板
KR20140002542A (ko) 안테나 기판
JP4508540B2 (ja) 配線基板および電子装置
JP6882069B2 (ja) 配線基板
JP5890978B2 (ja) 配線基板の製造方法
JP2015226035A (ja) 配線基板
JP2009290044A (ja) 配線基板
JP4349891B2 (ja) 配線基板および電子装置
JP2016115753A (ja) プリント基板及び電子装置
JP2013247307A (ja) 配線基板
JP2011035171A (ja) 配線基板
JP4360617B2 (ja) 配線基板
JP2015015447A (ja) 多層印刷回路基板
JP2024098872A (ja) 配線基板

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170725

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180220