JP2015213152A - ポリマーマトリクスを有するインターポーザのフレーム及び作製方法 - Google Patents

ポリマーマトリクスを有するインターポーザのフレーム及び作製方法 Download PDF

Info

Publication number
JP2015213152A
JP2015213152A JP2014250272A JP2014250272A JP2015213152A JP 2015213152 A JP2015213152 A JP 2015213152A JP 2014250272 A JP2014250272 A JP 2014250272A JP 2014250272 A JP2014250272 A JP 2014250272A JP 2015213152 A JP2015213152 A JP 2015213152A
Authority
JP
Japan
Prior art keywords
chip
array
copper
sockets
socket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014250272A
Other languages
English (en)
Inventor
フルウィッツ ドロール
Hurwitz Dror
フルウィッツ ドロール
フアン アレックス
Huang Alex
フアン アレックス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Advanced Chip Carriers and Electronic Substrate Solutions Technologies Co Ltd
Original Assignee
Zhuhai Advanced Chip Carriers and Electronic Substrate Solutions Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/269,884 external-priority patent/US20150296617A1/en
Application filed by Zhuhai Advanced Chip Carriers and Electronic Substrate Solutions Technologies Co Ltd filed Critical Zhuhai Advanced Chip Carriers and Electronic Substrate Solutions Technologies Co Ltd
Publication of JP2015213152A publication Critical patent/JP2015213152A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

【課題】パケージの小型化と外部との接続長を短くするとともにコストの低減と信頼性を高めたポリマーマトリクスを有するインターポーザのフレーム及び作製方法を提供する。【解決手段】有機マトリクスフレームワーク１６を通るソケット１２を囲み、有機マトリクスフレームワーク１６を通る金属ビア１４のグリッドを更に含む有機マトリクスフレームワーク１６によって、画定されるチップソケット１２のアレイ。パネルはチップソケット１２のアレイを有し、各チップソケット１２は有機マトリクスフレームワーク１６を通る銅ビア１４のグリッドを含む有機マトリクスフレームワーク３８によって囲まれ及び画定される。パネルは、少なくとも、１種類のチップ３５を受容するための寸法組を有するソケット１２を持つ第１の領域及び別の種類のチップ３５を受容するための別の寸法組を有するソケット１２を持つ第２の領域を含む。【選択図】図３

Description

本出願は２０１４年４月９日に出願された米国特許出願番号第１４／２４９，２８２号（タイトル：「埋め込みチップを作製する方法」）の一部継続出願である。上記米国特許出願番号第１４／２４９，２８２号公報は、全体として本明細書中に参照によって組込まれる。
本発明は、チップパッケージング、特に埋め込みチップに関する。
複雑さが増す電子部品の小型化に対する要求が高まることで、コンピューティングデバイスや通信機器等の民生用電気機器は、ますます集積化が進んでいる。そのために、誘電体によって互いに電気的に絶縁される高密度の複数の導電層及びビアを有するＩＣ基板及びＩＣインターポーザ等の支持構造体に対する必要性が生じている。
かかる支持構造体に対する一般的な要件は、信頼性、適切な電気性能、薄さ、堅さ、平面性、良好な熱放散、及び競争力のある価格である。
そうした要件を達成するための様々な方法の中で、層間に相互接続用ビアを作成する広く実施されている一製造技法では、レーザを使用して、次に敷設される誘電体基板を通り、最後の金属層まで通して穿孔し、次に金属、通常銅を、メッキ技法によって該孔内に堆積させて、充填する。このビア作成方法は、「ドリルアンドフィル（ｄｒｉｌｌ ＆ ｆｉｌｌ）」と呼ばれる場合があり、それによって作成されたビアも「ドリルアンドフィルビア（ｄｒｉｌｌｅｄ ＆ ｆｉｌｌｅｄ ｖｉａ）」と呼ばれることがある。
ドリルアンドビア法には、多数の短所がある。各ビアが、別々に穿孔される必要があるため、処理速度が限定され、精巧な多ビアのＩＣ基板及びインターポーザを作製する費用が極めて高額になる。大きなアレイでは、ドリルアンドフィルの方法で、様々なサイズ及び形の高品質なビアを、互いに近接して、高密度で作製するのは困難である。また、レーザ穿孔ビアは、誘電体の厚さに亘り側壁が粗く、内方にテーパ状になる。このテーパ化により、ビアの有効径が小さくなる。また、特に超小径のビアで、前の導電性金属層との電気接触に悪影響を及ぼし、その結果、信頼性に関する問題を生じる虞がある。更に、側壁は、穿孔される誘電体が、ポリマーマトリクスにガラス又はセラミック繊維を含む複合材料である場合、特に粗くなり、この粗さは、浮遊インダクタンスを齎す虞がある。
穿孔されたビアホールの充填工程は、通常、電気銅メッキによって行われる。穿孔内に電気メッキを施すことで、ディンプル形成を齎す可能性があり、その場合、小さなクレータがビアの端部に出現する。或いは、ビアチャネルが、該ビアチャネルが保持できる量を上回る銅で充填されると、オーバフィルが発生することがあり、そうすると周囲材料上にはみ出る半球形の上面が出来てしまう。ディンプル形成とオーバフィルは両方共、高密度基板及びインターポーザを製造する際に、必要に応じて、次にビアを積み重ねる場合に、問題を発生させる傾向がある。また、当然のことながら、大きなビアチャネルは、特に、インターポーザ又はＩＣ基板設計の同じ相互接続層内で小さなビアに近接している場合、均一に充填するのが難しい。
許容できるサイズの範囲及び信頼性は、時が経つにつれ向上している。にもかかわらず、上記で説明した短所は、ドリルアンドフィル技術に固有であり、可能なビアサイズの範囲を限定することが予想される。また、レーザによる穿孔が、円形のビアチャネルを作成するのに最適である点は注目されるであろう。スロット形状のビアチャネルは、理論上は、レーザミリングによって作製されることができるが、実際には、作製され得る幾何学形状の範囲は、多少限定され、所与の支持構造体におけるビアは、一般的に、円筒形で、略同一である。
ドリルアンドフィルによるビアの作製は、高価であり、ドリルアンドフィルで作成されたビアチャネルを、比較的費用効果が高い電気メッキ工程を使用して、銅で均等に一貫して充填するのは困難である。
複合誘電体にレーザ穿孔されたビアは、実用的には最小径６０ｘ１０−６ｍまでに限定されるが、たとえそうしても、関連するレーザアブレーション工程の結果、穿孔される複合材料の性質に起因して、著しいテーパ形状だけでなく粗い側壁からも損傷を受けてしまう。
前述したレーザ穿孔に関する他の欠点に加えて、ドリルアンドフィル技術に関しては、異なるサイズのビアチャネルを穿孔し、その後金属で充填して、異なるサイズのビアを作製する際に、ビアチャネルが異なる速度で充填されるために、異なる直径のビアを同じ層に作成し難いという更なる欠点がある。その結果、異なるサイズのビアを堆積する技術を同時に最適化できないため、ドリルアンドフィル技術の特徴であるディンプル形成又はオーバフィルという典型的な問題が、悪化してしまう。
ドリルアンドフィル法に関する多くの短所を克服する別の解決方法として、フォトレジストで作成されたパターンに銅又は他の金属を堆積させてビアを作製する方法、別名「パターンメッキ」として知られる技術を使用してビアを作製する方法がある。
パターンメッキでは、シード層が最初に堆積される。その後、フォトレジスト層がその上に堆積され、次にパターンを作成するために露光されて、シード層を露出する溝を作るために選択的に除去される。ビアポストが、銅をフォトレジスト溝に堆積することによって作成される。その後、残存するフォトレジストは除去され、シード層がエッチング除去され、典型的にはポリマー含浸グラスファイバマットである誘電体が、ビアポストを内包するように、その上及びその周りに積層される。その後、様々な技法及び工程が使用されて、誘電体上に次の金属層をビルドアップするために、誘電体を平坦化し、誘電体の一部を除去して、ビアポストの端部を露出させてアースに導電接続可能にすることができる。所望の多層構造体をビルドアップするために、それに続く金属導体及びビアポストの層が、この工程を繰返して、その上に堆積されてもよい。
以下で「パネルメッキ」として知られる、別の、しかし密接に関連する技術では、連続する金属又は合金の層が、基板上に堆積される。フォトレジスト層は、基板端部上に堆積され、パターンがその中に現像される。現像されたフォトレジストのパターンは、剥離され、その下の金属を選択的に露出させ、該金属は、その後、エッチング除去されることができる。未現像のフォトレジストは、下層の金属が、エッチング除去されるのを防ぎ、直立したフィーチャ及びビアのパターンを残す。
未現像のフォトレジストを剥離した後に、ポリマー含浸グラスファイバマット等の誘電体が、直立した銅フィーチャ及び／又はビアポストの周り及び上に積層されることができる。平坦化後、所望の多層構造体をビルドアップするために、それに続く金属導体及びビアポストの層が、この工程を繰返して、その上に堆積されてもよい。
上記のパターンメッキ又はパネルメッキ法によって作成されたビア層は、銅製の「ビアポスト」及びフィーチャ層として一般的に知られている。
当然ながら、マイクロエレクトロニクスの発展を一般的に推進する方向性は、ますます小さく、薄く、軽く、強力な、信頼性の高い製品を製造することに向けられている。厚く、コアを持つ相互接続部を使用するために、超薄型製品とすることができない。相互接続ＩＣ基板又は「インタポーザ」において、ますます高密度の構造体を作成するためには、ますます小さな接続部のますます多くの層が必要である。
メッキされ、積層された構造体が、銅又は他の適切な犠牲基板上に堆積される場合、基板は、自立した、コアレス積層構造体を残して、エッチング除去されることができる。更なる層が、犠牲基板に以前に接着された側に堆積されてもよく、それにより両面ビルドアップが可能となり、その結果、反りを抑制でき、平面性を得るのに役立つ。
高密度の相互接続部を作製する１つの柔軟な技術として、誘電体マトリクス内に様々な幾何学的形状及び形を有する金属ビア又はビアポストフィーチャから成る、パターンメッキ又はパネルメッキされた多層構造体をビルドアップする技術がある。金属は、銅としてもよく、誘電体は、フィルムポリマー又は繊維強化ポリマーとしてもよい。一般的に、ガラス転移温度（Ｔｇ）が高いポリマー、例えば、ポリイミド又はエポキシ等が使用される。これらの相互接続部は、コア有又はコア無としてもよく、構成要素を積み重ねるためのキャビティを含んでもよい。相互接続部は、奇数又は偶数の層を有してもよく、ビアは、非円形であってもよい。可能にする技術については、Ａｍｉｔｅｃ−Ａｄｖａｎｃｅｄ Ｍｕｌｔｉｌａｙｅｒ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ社に付与された以前の特許に記載されている。
例えば、Ｈｕｒｗｉｔｚ氏他に付与された、「高度多層コアレス支持構造体及び該構造体の作製方法（Ａｄｖａｎｃｅｄ ｍｕｌｔｉｌａｙｅｒ ｃｏｒｅｌｅｓｓ ｓｕｐｐｏｒｔ ｓｔｒｕｃｔｕｒｅｓ ａｎｄ ｍｅｔｈｏｄ ｆｏｒ ｔｈｅｉｒ ｆａｂｒｉｃａｔｉｏｎ）」と題する米国特許第７，６８２，９７２号では、誘電体中にビアアレイを含む自立膜を、上位の電子支持構造体を構成する際に前駆体として使用するために作製する方法について記載している。方法は、犠牲キャリア上の誘電体周囲内に導電性ビアの膜を作製するステップと、犠牲キャリアから膜を分離して、自立した積層アレイを形成するステップとを含む。かかる自立膜に基づく電子基板は、積層アレイを薄くし、平坦化することによって形成され、その後ビアを終端することができる。この公報は、全体として本明細書中に参照によって組込まれる。
Ｈｕｒｗｉｔｚ氏他に付与された、「チップパッケージング用コアレスキャビティ基板及びそれらの作製（Ｃｏｒｅｌｅｓｓ ｃａｖｉｔｙ ｓｕｂｓｔｒａｔｅｓ ｆｏｒ ｃｈｉｐ ｐａｃｋａｇｉｎｇ ａｎｄ ｔｈｅｉｒ ｆａｂｒｉｃａｔｉｏｎ）」と題する、米国特許第７，６６９，３２０号では、第２ＩＣダイと直列に接続される第１ＩＣダイを支持するＩＣ支持体を作製する方法；ＩＣ支持体は、絶縁周囲内において銅フィーチャとビアとの交互層のスタックを含み、第１ＩＣダイは、ＩＣ支持体に接合可能であり、第２ＩＣダイは、ＩＣ支持体内部でキャビティ内に接合可能であり、キャビティは、銅ベースをエッチング除去し、ビルドアップ銅を選択的にエッチング除去することによって、形成される。この公報は、全体として本明細書中に参照によって組込まれる。
Ｈｕｒｗｉｔｚ氏他に付与された「集積回路支持構造体及びそれらの作製（Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ ｓｕｐｐｏｒｔ ｓｔｒｕｃｔｕｒｅｓ ａｎｄ ｔｈｅｉｒ ｆａｂｒｉｃａｔｉｏｎ）」と題する米国特許第７，６３５，６４１号では、電子基板を作製する方法について記載しており、該方法は以下のステップを含む；（Ａ）第１ベース層を選択するステップ；（Ｂ）第１耐エッチング液バリア層を第１ベース層上に堆積するステップ；（Ｃ）交互の導電層及び絶縁層の第１ハーフスタックをビルドアップするステップであって、該導電層は、ビアによって、絶縁層を通り相互接続されるステップ；（Ｄ）第２ベース層を第１ハーフスタックに塗布するステップ；（Ｅ）フォトレジストの保護コーティングを、第２ベース層に塗布するステップ；（Ｆ）第１ベース層をエッチング除去するステップ；（Ｇ）フォトレジストの保護コーティングを除去するステップ；（Ｈ）第１耐エッチング液バリア層を除去するステップ；（Ｉ）交互の導電層及び絶縁層の第２ハーフスタックをビルドアップするステップであって、該導電層は、ビアによって絶縁層を通り相互接続され、第２ハーフスタックは、第１ハーフスタックに対して略対称的なレイアップを有するステップ；（Ｊ）絶縁層を、交互の導電層及び絶縁層の第２ハーフスタック上に塗布するステップ；（Ｋ）第２ベース層を除去するステップ；及び（Ｌ）スタックの外面上にビア端部を露出することによって基板を終端させ、該基板に終端部を付加するステップ。この公報は、全体として本明細書中に参照によって組込まれる。
米国特許第７，６８２，９７２号、米国特許第７，６６９，３２０号及び米国特許第７，６３５，６４１号に記載されたビアポスト技術は、極めて多数のビアが同時に電気メッキされるため、大量生産に適している。前述したように、現在のドリルアンドフィルによるビアの有効最小径は、約６０ミクロンである。対照的に、フォトレジスト及び電気メッキを使用するビアポスト技術では、遥かに高密度のビアを得られる。ビア径は、最小３０ミクロンが可能で、様々な幾何学的形状及び形のビアが、同一層内で同時に作製されることができる。
時が経つにつれて、ドリルアンドフィル技術とビアポスト堆積の両方で、更に小さく、高密度のビア及びフィーチャを有する基板を作製可能となることが、予想される。それでも、ビアポスト技術の開発をすることで、競争力を維持できるであろうと思われる。
基板は、チップを他の構成要素と連動可能にする。チップと基板との間の電子通信を可能にするために、チップは、信頼性の高い電子接続を提供するアセンブリ工程によって、基板に接合される必要がある。
外部に対するインタポーザ中にチップを埋め込むことで、チップパッケージを縮小化可能に、且つ外部への接続を短縮可能になり、ダイの基板へのアセンブリ工程を省略したより単純な製造によってコストを削減でき、信頼性を高められる可能性がある。
本質的には、アナログ、デジタル及びＭＥＭＳチップといった能動部品の埋め込みに関するコンセプトは、チップの周りにビアを有するチップ支持構造体又は基板の構成を伴う。
埋め込みチップを得る一方法として、支持構造体の回路がダイユニットサイズより大きい、チップ支持構造体をウエハのチップアレイ上に作製する方法がある。これは、ＦＯＷＬＰ（Ｆａｎ Ｏｕｔ Ｗａｆｅｒ Ｌａｙｅｒ Ｐａｃｋａｇｉｎｇ）として知られている。シリコンウエハのサイズは大きくなっているが、高価な材料セット及び製造工程のために、依然として直径サイズは１２インチに限定され、それによりウエハに設けられるＦＯＷＬＰユニット数も限定されている。実際に、１８インチのウエハが検討されているものの、必要な投資額、材料セット及び設備は、まだ未知である。一度に加工され得るチップ支持構造体数が限定されることで、ＦＯＷＬＰの単価が高くなり、無線通信、家電、自動車市場といった価格競争が非常に激しい市場にとって、高価になり過ぎてしまう。
また、ＦＯＷＬＰは、ファンアウト又はファンイン回路としてシリコンウエハ上に設けられる金属フィーチャの厚さが、数ミクロンに限定されるため、性能限界がある。これにより、電気抵抗に関する課題が出て来る。
別の作製手段は、ウエハを区画して、チップを分離すること、及び該チップを、銅製相互接続部を有する誘電体層から成るパネル内に埋め込むことを伴う。この別の手段に関する一長所は、パネルを、単一工程で、遥かに多数のチップが埋め込まれた、遥かに大型のパネルにできる点である。例として、例えば、１２インチのウエハは、５ｍｍ ｘ ５ｍｍ寸法の２，５００個のＦＯＷＬＰチップを、１回で加工可能であるのに対して、本願出願人、Ｚｈｕｈａｉ Ａｃｃｅｓｓ社が使用する現在のパネルは、２５インチ×２１インチで、１回で１万個のチップが加工可能である。かかるパネルを加工する価格は、ウエハ加工よりかなり安く、１パネル当たりの処理量は、ウエハの処理量より４倍多いため、単価が大幅に低減でき、その結果新たな市場が開ける。
両技術では、業界で使用されるライン間隔及びトラック幅は、時が経つにつれ縮小しており、パネルについての標準は、１５ミクロンが１０ミクロンに、ウエハについての標準は５ミクロンが２ミクロンにまで減少している。
埋め込みの利点は多い。ワイヤボンディング、フリップチップ又はＳＭＤ（表面実装型デバイス）半田付け等の第一段階のアセンブリ（ｆｉｒｓｔ ｌｅｖｅｌ ａｓｓｅｍｂｌｙ）費用が排除される。ダイと基板が単一製品内で継ぎ目なく結合されるため、電気的性能が向上される。パッケージ化されたダイは、薄くなり、形状因子を改善させると共に、埋め込まれたダイパッケージの上面は、積重ねダイ技術及びＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）技術を含む他の利用のために空いた状態になる。
ＦＯＷＬＰとパネルベースの両埋め込みダイ技術では、チップは、アレイ（ウエハ又はパネル上の）としてパッケージ化され、作製されるとダイシングによって分離される。
本発明の実施形態では、埋め込み型チップパッケージを作製することを取り上げる。
本発明の実施形態では、チップをパッケージするための、チップ用ソケットを有するポリマーフレームを取り上げる。
第１態様は、フレームワークによって画定されるチップソケットのアレイであって、該フレームワークが、ポリマーマトリクスを含むと共に、ポリマーマトリクスのフレームワークを通る金属ビアのアレイを含む、チップソケットのアレイを提供することに関する。
一般的に、各チップソケットは、フレームワークを通る銅ビアを含むポリマーマトリクスのフレームで囲まれる。
一般的に、フレームワークは、ポリマーマトリクス中にガラス繊維強化材を更に含む。
実施形態によっては、金属ビアは、ビアポストである。
実施形態によっては、各ビアは、幅の範囲が、２５ミクロン〜５００ミクロンである。
実施形態によっては、有機マトリクスフレームワークを通る金属ビアのグリッドは、複数のビア層を含む。
実施形態によっては、少なくとも１個のソケット周りのフレームは、細長ビアポストの連続コイルを含む。
実施形態によっては、細長ビアポストの連続コイルは、複数の層に及ぶ。
実施形態によっては、各ビアは、円筒形であり、直径の範囲が、２５ミクロン〜５００ミクロンである。
実施形態によっては、隣接するチップソケットは、異なる寸法を有する。
実施形態によっては、隣接するチップソケットは、異なるサイズを有する。
実施形態によっては、隣接するチップソケットは、異なる形を有する。
第２態様は、チップソケットのアレイを含むパネルであり、該チップソケットは其々、ポリマーマトリクスフレームワークを通る銅ビアのグリッドを含むポリマーマトリクスフレームワークによって囲まれ、画定されるパネルに関し、該パネルは、１種類のチップを受容するための第１寸法組を有するソケットを持つ少なくとも１つの領域、及び別の種類のチップを受容するための第２寸法組を有するソケットを持つ別の領域を含む。
任意には、少なくとも１つのビアは、非円筒形である。
任意には、少なくとも１つのビアは、細長い。
実施形態によっては、フレームは、２層以上のビア層を含む。
実施形態によっては、細長ビアは、コイルである。
任意には、少なくとも１つのビアは、同軸ビアである。
任意には、フレームは、ポリマーマトリクス中に、ガラス繊維強化材を更に含む。
好適には、フレームは、ポリマーマトリクス中に、ガラス繊維束の織物を更に含む。
実施形態によっては、フレームは、隣接するソケットに、２個の異なるダイのための２つの異なるソケットのアレイを含む。
任意には、異なるソケットは、異なる形を有する。
任意には、異なるソケットは、異なるサイズを有する。
第４態様は、有機マトリクスフレームワークによって囲まれるチップソケットのアレイを作製する方法を提供することに関し、該方法は：
犠牲キャリアを入手し；
フォトレジストの層を敷設し、銅ビアのグリッドでパターニングし；
銅をグリッドにメッキし；
ポリマー誘電体で積層し；
銅ビアの端部を露出するために、薄く且つ平坦化し；
キャリアを除去し；及び
ポリマー誘電体内にチップソケットを機械加工すること、を含む。
一般的に、キャリアは、銅を溶解することによって除去される銅キャリアである。
好適には、本方法は、銅ビアを堆積する前に、耐エッチング層をキャリア上に塗布することを更に含む。
一実施形態では、耐エッチング層は、ニッケルを含む。
任意には、銅ビアの端部を露出した状態の、平坦化されたポリマー誘電体は、銅キャリアがエッチング除去される間、耐エッチング材で保護される。
任意には、耐エッチング材は、ドライフィルムフォトレジストである。
実施形態によっては、銅シード層は、ニッケル上に電気メッキされる。
実施形態によっては、銅シード層は、ニッケルバリア層を堆積する前に、電気メッキされる。
実施形態によっては、グリッドは、フレームワークを残してソケットを打ち抜くことによって、作製される。
実施形態によっては、グリッドは、フレームワークを残して、ＣＮＣを用いてソケットを機械加工することによって作製される。
有機マトリクスフレームワークによって囲まれるチップソケットのアレイを作製する方法の変形例であって、該方法は：
犠牲キャリアを入手し；
フォトレジストの層を敷設し、銅ビアのグリッド及びチップソケットアレイでパターニングし；
銅をグリッド及びアレイにメッキし；
ポリマー誘電体で積層し；
銅ビアの端部及びアレイを露出するために、薄く且つ平坦化し；
銅ビアの端部を遮蔽し；
アレイを溶解し；
キャリアを除去すること、を含む。
実施形態によっては、ビアポストは、細長ビアポストであり、チップソケットは、フィーチャ層によって分離される複数のビアポストを含む。
任意には、複数の細長ビアポストは、少なくとも１つの連続コイルを、フレームの少なくとも１つのチップソケット周りに提供する。
好適には、少なくとも１個のソケットは、有機フレームによって、及び該有機フレーム内に埋め込まれ、複数の延伸するビアポスト層を含む多層金属構造体によって、隣接するビアポスト層の各対が、フィーチャ層によって分離され、多層金属構造体が連続コイルを含むように、囲まれる。
本発明をより理解し易くするために、また本発明をどのように実施できるかを示すために、以下で、単に例示目的で、添付図について言及する。
次に、特に図面を詳しく参照すると、図示された詳細は、ほんの一例であり、本発明の好適実施形態に関する役立つ解説のみを目的としており、本発明の原理及び概念上の態様について、最も有効で、容易に理解できる説明になると思われるものを提供するために提示されている点を強調しておく。この点に関して、本発明の基礎的理解に必要とされる以上に詳細には、本発明の構造細部を示すことはせず；図面と共に説明することで、如何にして本発明の幾つかの形態が実際に具現化されるのかを、当業者に明らかにしている。添付図は、以下の通りである。
チップ用にソケットをその中に有し、ソケット周りに貫通ビアも有するポリマー又は複合材グリッドの一部に関する略図である。 貫通ビアで囲んで埋め込みチップを作製するのに使用されるパネルに関する略図であり、１つの枠等、一部のパネルが如何にして異なる種類のチップ用のソケットを有してもよいかを示している。 各ソケット内のチップを、例えば成形コンパウンド等のポリマー又は複合材によって保持した状態の、図１のポリマー又は複合材フレームワークの一部に関する略図である。 フレームワークの一部の断面に関する略図であり、ポリマー材料で各ソケット内に保持された埋め込みチップを示し、またパネルの両面に貫通ビア及びパッドも示している。 埋め込みチップを含むダイの断面に関する略図である。 異なるダイの対を隣接するソケット内に含むパッケージの断面に関する略図である。 図５に示されたようなパッケージの略底面図である。 貫通ビアのアレイを含む、ポリマー又は複合材パネルを作製するための製造工程を示すフローチャートである。 フローチャート８のステップ８（ａ）後に得られる中間基板に関する略図である。 フローチャート８のステップ８（ｂ）後に得られる中間基板に関する略図である。 フローチャート８のステップ８（ｃ）後に得られる中間基板に関する略図である。 フローチャート８のステップ８（ｄ）後に得られる中間基板に関する略図である。 フローチャート８のステップ８（ｅ）後に得られる中間基板に関する略図である。 フローチャート８のステップ８（ｆ）後に得られる中間基板に関する略図である。 フローチャート８のステップ８（ｇ）後に得られる中間基板に関する略図である。 フローチャート８のステップ８（ｈ）後に得られる中間基板に関する略図である。 フローチャート８のステップ８（ｉ）後に得られる中間基板に関する略図である。 フローチャート８のステップ８（ｊ）後に得られる中間基板に関する略図である。 フローチャート８のステップ８（ｋ）後に得られる中間基板に関する略図である。 フローチャート８のステップ８（ｌ）後に得られる中間基板に関する略図である。 フローチャート８のステップ８（ｍ）後に得られる中間基板に関する略図である。 フローチャート８のステップ８（ｎ）後に得られる中間基板に関する略図である。 どのようなドリル−フィル技術が、ソケットを打ち抜くと共に、メッキ貫通孔を作成するのに求められるかを示すフローチャートである。 フローチャート９のステップ９（ａ）後に得られる中間基板に関する略図である。 フローチャート９のステップ９（ｂ）後に得られる中間基板に関する略図である。 フローチャート９のステップ９（ｃ）後に得られる中間基板に関する略図である。 フローチャート９のステップ９（ｄ）後に得られる中間基板に関する略図である。 フローチャート９のステップ９（ｅ）後に得られる中間基板に関する略図である。 細長ビアから成る３層のコイルが埋め込まれた状態のフレームに関する略図であり、製造技術の柔軟さ、及び該技術がどのように使用されて、埋め込み変圧器等を作製することができるかを示している。
以下の説明では、誘電体マトリクス内の金属ビア、特に、ガラス繊維で強化された、ポリイミド、エポキシ若しくはＢＴ（ビスマレイミド／トリアジン）又はそれらの混合物といったポリマーマトリクス内の銅ビアポストから成る支持構造体が、考察される。
本明細書に参照により組込まれる、Ｈｕｒｗｉｔｚ氏他に付与された米国特許第７，６８２，９７２号、米国特許第７，６６９，３２０号及び米国特許第７，６３５，６４１号に記載された、Ａｃｃｅｓｓ社のフォトレジスト及びパターン又はパネルメッキ及び積層技術の特徴は、極めて多数のビアポストを有する基板の極めて大きなアレイを含む大型パネルが作製されることができる点である。かかるパネルは、略平滑である。
Ａｃｃｅｓｓ社の技術に関する更なる特徴は、フォトレジストを使用して電気メッキすることによって作製されたビアが、ドリルアンドフィルによって作成されたビアよりも狭くできる点である。現在のところ、最も狭いドリルアンドフィルによるビアは、約６０ミクロンである。フォトレジストを使用した電気メッキにより、解像度５０ミクロン未満、又は最小３０ミクロンも達成可能である。ＩＣをかかる基板に結合することは困難である。フリップチップ結合のための一方法としては、誘電体表面と面一となる銅パッドを設ける方法がある。かかる方法は、本願発明者の米国特許出願第１３／９１２，６５２号に記載されている。
チップをインターポーザに取着する方法は全て高価である。ワイヤボンディング及びフリップチップ技術は、高価で、接続が破断されると、不具合が発生する。
図１を参照すると、ポリマーマトリクス１４を含むフレームワーク１６によって画定されるチップソケット１２のアレイ１０の一部、及びポリマーマトリクスのフレームワーク１６を通る金属ビア１４のアレイが示されている。
アレイ１０は、チップソケットのアレイを含むパネルの一部としてもよく、各チップソケットは、ポリマーマトリクスのフレームワークを通る銅ビアのグリッドを含むポリマーマトリクスのフレームワークによって囲まれ、画定される。
各チップソケット１２は、従って、ポリマーのフレーム１８で囲まれると共に、該フレーム１８を通る多数の銅貫通ビアが、ソケット１２’周りに配設される。
フレーム１８は、ポリマーシートとして被着されるポリマーとしてもよい、又はプリプレグとして被着されるガラス繊維強化ポリマーとしてもよい。より詳細については、製造方法が記載される図８及び図９を参照して、後述される。
図２を参照すると、本願出願人、Ｚｈｕｈａｉ Ａｃｃｅｓｓ社のパネル２０は、一般的に、２ｘ２配列のブロック２１、２２、２３、２４に分割され、該ブロックは、水平方向バー２５、垂直方向バー２６、外部フレーム２７から成るメインフレームによって互いに分離されている。各ブロックは、チップソケット１２（図１）のアレイを含む。５ｍｍ ｘ ５ｍｍのチップソケットで、Ａｃｃｅｓｓ社の２１インチ×２５インチのパネルとすると、この製造技術では、１万個のチップが各パネル上にパッケージ可能である。対照的に、現在業界で使用される最大ウエハである１２インチのウエハ上にチップパッケージを作製すると、１回で２５００個のチップのみが加工可能であるため、大型パネルに作製する場合のスケールメリットが、分かるであろう。
しかしながら、この技術に適したパネルは、多少サイズに幅があるかも知れない。一般的に、パネルは、約１２インチ×１２インチ〜約２４インチ×３０インチである。現在使用されている標準的なサイズの中には、２０インチ×１６インチ、２０．３インチ×１６．５インチ及び２４．７インチ×２０．５インチがある。
パネル２０の全ブロックで、同一サイズのチップソケット１２を並べる必要はない。 例えば、図２の略図では、右上のブロック２２のチップソケット２８は、他のブロック２１、２３、２４のチップソケット２９より大きい。また、単に、１つ又は複数のブロック２２が、異なるサイズのチップを受容する異なるサイズのソケットに使用されることができるだけでなく、任意のサイズの任意のサブアレイが、あらゆる特定のダイパッケージを作製するために使用されることができるため、処理量が多くても、短い一続きの少数のダイパッケージも作製されることができ、異なるダイパッケージを、特定の顧客用に同時に加工可能である、又は異なるパッケージを、異なる顧客用に作製可能である。従って、パネル２０は、１種類のチップを受容する第１寸法セットを有するソケット２８を有する少なくとも１つの領域２２、及びもう１種類のチップを受容する第２寸法セットを有するソケット２９を有するもう１つの領域２１を含むことができる。
図１を参照して以上で説明したように、各チップソケット１２（図２の２８、 ２９）は、ポリマーフレーム１８によって囲まれ、各ブロック（２１、２２、２３、２４−図２）には、ソケット２８（２９）のアレイが、配置される。
図３を参照すると、チップ３５は、各ソケット１２内に配置されることができ、チップ３５周りの空間は、ポリマー３６で充填されることができ、該ポリマーは、フレーム１６を作製するのに使用されたのと同じポリマーとしても、しなくてもよい。ポリマー３６は、例えば、成形コンパウンドとしてもよい。実施形態によっては、フィラーポリマー３６のマトリクス及びフレーム１６のマトリクスは、同様なポリマーを使用してもよいが、異なる強化繊維と共に使用してもよい。例えば、フレームは、強化繊維を含んでもよいのに対して、ソケットに充填するのに使用されるポリマー３６は、繊維を含まなくてもよい。
典型的なダイのサイズは、約１．５ｍｍ ｘ １．５ｍｍから、約３１ｍｍ ｘ ３１ｍｍまでの何れでもよく、ソケットは、所望のダイを隙間をあけて収容するために、若干大きくする。インターポーザのフレーム厚は、少なくともダイの深さにする必要があり、好適には、１０ミクロン〜１００ミクロン厚くする。一般的に、フレームの深さは、ダイ厚２０ミクロンである。
ソケット１２にチップ３５を埋め込んだ結果、個々の各チップは、各ダイの縁部周りに配設されたフレームを通るビア１４を有するフレーム３８によって囲まれる。
Ａｃｃｅｓｓ社のビアポスト技術を使用して、パターンメッキ又はパネルメッキのどちらかの後に、選択的エッチングを行うことによって、ビア１４が、ビアポストとして作製され、次に、ポリマーフィルムを使用して、又は、安定性を加えるために、織成ガラス繊維束から成るプリプレグをポリマーマトリクス中に使用して、誘電体で積層されてもよい。一実施形態では、この誘電体は、日立７０５Ｇとする。別の実施形態では、ＭＧＣ８３２ＮＸＡ ＮＳＦＬＣＡが使用される。第３実施形態では、住友ＧＴ−Ｋが使用されてもよい。別の実施形態では、住友ＬＡＺ−４７８５シリーズのフィルムが使用される。別の実施形態では、住友ＬＡＺ−６７８５シリーズが使用される。別の材料として、太陽インキ製造株式会社のＨＢＩ及びＺａｒｉｓｔｏ−１２５が挙げられる。
或いは、ビアは、一般的にドリル−フィル技術として知られるものを使用して、作製されてもよい。まず最初に、ポリマー又は繊維強化ポリマーマトリクスが作製され、次に、硬化後、機械的に又はレーザ穿孔によって、穿孔される。その後、穿孔された孔は、電気メッキによって銅で充填されてもよい。
ドリル−フィル技術よりむしろビアポストを使用してビアを作製する方が、多くの利点がある。ビアポスト技術では、全てのビアが、同時に作製されることができるため、穴が個別に穿孔されるのに対して、ビアポスト技術の方が速い。また、穿孔されたビアは、円筒形であるのに対して、ビアポストは、如何なる形状も有することができる。実際には、全てのドリル−フィルによるビアは、同じ直径（許容誤差内）であるのに対して、ビアポストは、異なる形状及びサイズを有することができる。また、剛性を強化するために、好適には、ポリマーマトリクスは、一般的に、ガラス繊維の織成束で、繊維強化される。ポリマープリプレグの繊維は、直立するビアポスト上に載置され、硬化されると、ポストは、側面が滑かで、垂直になるという特徴を有する。しかしながら、ドリル−フィルによるビアは、一般的に幾分先細りになり、合成物が穿孔された場合；一般的に表面が粗くなり、雑音の原因となる浮遊インダクタンスを齎す。
一般に、ビア１４は、２５ミクロン〜５００ミクロン幅の範囲となる。ドリル−フィルに必要とされるような、及びビアポストにはよくあるような、円筒形である場合、各ビアの直径は、２５ミクロン〜５００ミクロンの範囲となることがある。
更に図３を参照すると、ビアを埋め込んでポリマーマトリクスのフレームワーク１６を作製後に、ソケット１２が、ＣＮＣ又は打ち抜きによって作製されてもよい。或いは、パネルメッキ又はパターンメッキのどちらかを使用して、犠牲銅ブロックが堆積されてもよい。銅ビアポスト１４が、例えば、フォトレジストを使用して選択的に遮蔽される場合、かかる銅ブロックは、ソケット１２を作成するためにエッチング除去されることができる。
各チップソケット１２周りのフレーム３８にビア１４を有するソケットアレイのポリマーフレームワーク３８は、複数のチップパッケージ及び「ＰｏＰ（Ｐａｃｋａｇｅ−ｏｎ−Ｐａｃｋａｇｅ）」アレイ等のビルドアップされた多層チップパッケージを含む、個別の複数のチップパッケージを作成するために使用されることができる。
チップ３５がソケット１２内に配置されると、チップ３５は、成形コンパウンド、ドライフィルム又はプリプレグ等のポリマー３６を使用して、適所に固定されることができる。
図４を参照すると、銅ルーティング層４２、４３は、チップ３５を埋設したフレームワーク４０の片面又は両面に作製されることができる。一般的に、チップ３５は、フリップチップであり、チップ３５の縁部より外側へ広がるパッド４３に結合される。貫通ビア１４によって、上面のパッド４２は、ＰｏＰパッケージ等のためにチップの更なる層を結合できる。当然ながら、基本的に、上下パッド４２、４３は、より複雑な構造体を作成するために、更なるビアポスト及びルーティング層をビルドアップ可能にする。
ダイシングツール４５が示されている。当然ながら、パネル４０内にパッケージされたチップ３５のアレイは、図５で示されているように、個々のチップ４８に容易にダイシングされる。
図６を参照すると、実施形態によっては、隣接するチップソケットは、異なるサイズ及び／又は異なる形状を含む、異なる寸法を有してもよい。例えば、プロセッサ用チップ３５が、１個のソケット内に配置され、隣接するソケットに配置されたメモリ用チップ５５に結合されることができる。このように、パッケージは、２個以上のチップを含んでもよく、異なるチップを含んでもよい。
パッド４２、４３は、チップビアのＢＧＡ（ボール・グリッド・アレイ）又はＬＧＡ（ランド・グリッド・アレイ）に結合できる。現在の技術水準では、ビアポストは、長さ約１３０ミクロンとすることができる。チップ３５、５５が、約１３０ミクロンより厚い場合には、１つのビアを別のビアの上に積み重ねる必要があるかも知れない。ビアを積み重ねる技術については、とりわけ、同時係属中のＨｕｒｗｉｔｚ氏他の米国特許出願第１３／４８２，０９９号及び米国特許出願第１３／４８３，１８５号で、知られており、記載されている。
図７を参照すると、ポリマーフレーム１６にダイ５５を含むダイパッケージ４８が、下から示されており、ダイ５５は、フレーム１６によって囲まれており、貫通ビア１４が、フレーム１６を貫通してダイ５５の外周周りに設けられている。ダイは、ソケット内に配置され、第２ポリマー３６によって適所に保持される。フレーム１６は、安定させるために繊維強化プリプレグから、一般的に作製される。また、第２ポリマー３６は、プリプレグとしてもよいが、ポリマーフィルム又は成形コンパウンドとしてもよい。一般的に、図示したように、貫通ビア１４は、単なる円筒形のビアであるが、異なる形状又はサイズを有してもよい。チップ５５上の半田ボール５７のボール・グリッド・アレイの中には、パッド４３によって、ファンアウト構成で、貫通ビア１４に接続されるものある。図示したように、チップの下に基板に直接結合される更なる半田ボールが存在してもよい。実施形態によっては、通信及びデータ処理のために、貫通ビアの少なくとも１つを、同軸ビアとする。他の実施形態では、少なくとも１つのビアは、伝送線路となる。同軸ビアを製造する技術は、例えば、同時係属中の米国特許出願第１３／４８３，１８５号に、記載されている。伝送線路を作製する技術は、例えば、米国特許出願第１３／４８３，２３４号に、提示されている。
チップを積層するためのコンタクトを設けることに加えて、チップ周辺の貫通ビア１４は、チップをその周辺から隔離するために、及びファラデーシールドを提供するために、使用されることができる。かかるシールド用ビアは、パッドに結合され、該パッドにより、チップ上でシールド用ビアを相互接続し、チップにシールドを提供することができる。
一列以上の貫通ビアがチップを囲んで存在してもよく、内側の列は、信号伝達用に、外側の列はシールド用に使用されることができる。外側の列は、チップ上に作製された中実な銅ブロックに結合されることができ、それにより該ブロックは、チップで発生した熱を放散するためのヒートシンクとして機能できる。異なるダイも、この様にパッケージされることができる。
本明細書に記載された貫通ビアを有するフレームを伴う埋め込みチップ技術は、コンタクトが短く、チップ当たりのコンタクト数が比較的少ないため、特にアナログ処理に適している。
当然ながら、この技術は、ＩＣチップのパッケージに限定されない。実施形態によっては、ダイは、ヒューズ、コンデンサ、インダクタ、及びフィルタから成る群から選択される構成要素を含む。インダクタ及びフィルタを製造する技術については、同時係属中である、Ｈｕｒｗｉｔｚ氏他の米国特許出願第１３／９６２，３１６号に記載されている。
図８、及び図８（ａ）乃至図８（ｌ）を参照すると、有機マトリクスフレームによって囲まれるチップソケットのアレイを作製する方法は、以下のステップを含む：犠牲キャリア８０を入手するステップ−８（ａ）。
任意には、銅のシード層８２が、銅バリア上に塗布される−８ （ｂ）。耐エッチング層８４が、キャリア上に塗布され−８（ｃ）、該耐エッチング層は、一般的にニッケルから成り、スパッタリング等の物理的な気相法で通常堆積される。或いは、耐エッチング層は、例えば、電気メッキ又は無電解メッキによって堆積されてもよい。他の候補材料としては、タンタル、タングステン、チタニウム、チタニウム−タングステン合金、スズ、鉛、スズ−鉛合金が挙げられるが、それら全ては、スパッタリングされてもよく、スズ及び鉛も、電気メッキ又は無電解メッキされることができ、バリア金属層は、一般的に、厚さ０．１〜１ミクロンである。（各候補バリア層の材料は、後で適切な溶媒又はプラズマエッチング条件で除去される。）バリア層を塗布した後に、更なる銅シード層８６が塗布される−８ （ｄ）。銅シード層は、一般的に、厚さ約０．２〜５ミクロンである。
ステップ８（ｂ）〜８（ｄ）は、確実にバリア層を基板に良好に接着させるのに、ビアを良好に接着及び成長させるのに、及びビアを損傷させずにエッチングによってその後基板を除去可能にするのに、好ましい。最良の結果として、これらのステップが挙げられるが、これらのステップは、任意であり、１ステップ又は複数のステップは、使用されなくてもよい。
フォトレジスト層８８が、次に塗布され−ステップ（ｅ）、図８（ｅ）、銅ビアのパターンでパターニングされる− ８（ｆ）。その後、銅９０が、パターンにメッキされ−８（ｇ）、フォトレジスト８８は、剥離される−８（ｈ）。直立した銅ビア９０は、ポリマー誘電体９２で積層され−８（ｉ）、ポリマー誘電体９２は、繊維強化ポリマーマトリクスのプリプレグとしてもよい。積層されたビアアレイは、銅ビアの端部を露出するために、薄く且つ平坦化される−８（ｊ）。その後、キャリアが、除去される。
任意だが、好適には、銅ビア端部を露出させた平坦化させたポリマー誘電体は、フォトレジスト又は誘電体膜等の耐エッチング材９４を塗布することによって保護され−８（ｋ）、その後銅キャリア８０がエッチング除去される−８（ｌ）。一般的に、キャリアは、銅を溶解することによって除去される銅キャリア８０である。銅を溶解するのに、水酸化アンモニウム又は塩化銅が使用されることができる。
その後、バリア層が、エッチング除去され−８（ｍ）、エッチング防止剤層９４が除去されてもよい−８（ｎ）。
本明細書には記載されていないが、当然ながら、直立銅ビアは、パネルメッキによって作製され、ビアを残すために、余分な銅を選択的にエッチング除去できる。或いは、実際に、ソケットは、ビアを遮蔽しながら、銅パネルの一部を選択的にエッチング除去することによって、作製されることができる。
ビアポスト技術が好ましいが、ドリルアンドフィル技術も使用されることができる。図９を参照すると、別の変形例の方法では、銅クラッド積層体（ＣＣＬ：ｃｏｐｐｅｒ ｃｌａｄ ｌａｍｉｎａｔｅ）１００から成るキャリアが入手される−９（ａ）。ＣＣＬの厚さは、数十ミクロン〜数百ミクロンである。典型的な厚さは、１５０ミクロンである。孔１０２は、ＣＣＬを貫通して穿孔される−９（ｂ）。孔１０２の直径は、数十ミクロン〜数百ミクロンとすることができる。一般的に、孔の直径は、１５０ミクロンである。
次に、貫通孔がメッキされて、メッキされた貫通孔１０４を作成する−９（ｃ）。
銅クラッド積層体１００は、その後、研磨又はエッチングされて、表面銅層１０６、１０８を除去し、積層体１１０を、メッキされた貫通孔（Ｐｔｈ）銅ビア１０４と共に残す−９（ｄ）。
その後、ＣＮＣ又は打ち抜きを使用して、ソケット１１２が、チップを受容する積層体を通り作製される−９（ｅ）。
上述したように、好適なビアポスト技術を使用して、フォトレジストに堆積される電気メッキビアは、あらゆる形状又はサイズを有することができる。更に、フレームは、パッドによって分離される２層以上のビア層を含むことができる。図１０を参照すると、この柔軟性は、銅２００のコイルを埋め込み可能にし、該コイルは、一般的に、ビアポストを含み、誘電性フレーム２０２内で空洞２０４の周りに埋め込まれる。ほんの一例として、図示されたコイル２００には、３層の延伸するビアポスト２０６、２０７、２０８を有し、場合によっては、ビアポストがフィーチャ層上に堆積される。層２０６、２０７、２０８は、互いに垂直要素２０９、２１０によって結合される。垂直要素２０９、２１０は、ビアポスト又はフィーチャ層、或いはフィーチャ層上のビアポストとしてもよい。コイル２００は、例えば、埋め込みチップにファラデーシールドを提供できる。鉄心が、コイル２００を含むフレーム２０２を有するソケット２０４内に堆積される場合は、変圧器が作製されることができる。このように、本発明の銅ビアを有するポリマーフレームは、様々な構成要素を埋め込むための、その中に銅ビアを有するあらゆる種類のフレームを作製可能にする。
実際には、銅ビアポストのコイル２００は、一般的に、フィーチャ層によって互いに結合された細長ビアポスト、又はビアポストによって結合された細長フィーチャ層を含むであろう。一般に、ビアポスト層はフィーチャ層と交互になっており、コイルは、層毎にビルドアップされる必要がある。
従って、当業者は、本発明が、特に上記で図示され、説明されたものに限定されないことを理解するであろう。むしろ本発明の範囲は、付記された請求項によって規定され、上記で説明された様々な特徴の組合せ及び副組合せの両方の他、当業者が前述の説明を読んで思い付くであろう、それらの変形例及び変更例も含む。
請求項において、単語「含む（ｃｏｍｐｒｉｓｅ）」、及びその変形である、「含む（ｃｏｍｐｒｉｓｅｓ）」、「含んだ（ｃｏｍｐｒｉｓｉｎｇ）」等は、記載された構成要素が含まれるだけでなく、一般に他の構成要素を除外するものではないことを意味する。
１０ アレイ
１２ チップソケット
１４、２１０ ビア
１６、１８、３８、２０２ フレーム
２０ パネル
２１、２２、２３、２４ ブロック
２５ 水平方向バー
２６ 垂直方向バー
２７ 外部フレーム
２８、２９ チップソケット
３５、５５ チップ
３６ ポリマー
４０ フレームワーク
４２、４３ ルーティング層
４５ ダイシングツール
４８ ダイパッケージ
５７ 半田ボール
８０ 銅キャリア
８２ シード層
８４ 耐エッチング層
８６ 更なる銅シード層
８８ フォトレジスト層
９０ 銅ビア
９２ ポリマー誘電体
９４ エッチング防止剤層
１００ 銅クラッド積層体
１０２ 孔
１０４ 貫通孔
１０６、１０８ 表面銅層
１１０ 積層体
１１２、２０４ ソケット
２００ コイル
２０６、２０７、２０８ ビアポスト
２０９、２１０ 垂直要素

Claims (28)

  1. 有機マトリクスフレームワークを通るソケットを囲み、該有機マトリクスフレームワークを通る金属ビアのグリッドを更に含む該有機マトリクスフレームワークによって、画定されるチップソケットのアレイ。
  2. 各チップソケットは、前記フレームを通る銅ビアを含む有機マトリクスのフレームで囲まれる、請求項１に記載のチップソケットのアレイ。
  3. 前記有機マトリクスフレームワークは、ガラス繊維束を更に含む、請求項１に記載のチップソケットのアレイ。
  4. 前記銅ビアは、ビアポストである、請求項１に記載のチップソケットのアレイ。
  5. 各ビアは、幅の範囲が、２５ミクロン〜５００ミクロンである、請求項１に記載のチップソケットのアレイ。
  6. 各ビアは、円筒形であり、直径の範囲が、２５ミクロン〜５００ミクロンである、請求項１に記載のチップソケットのアレイ。
  7. 少なくとも１個のソケット周りのフレームは、交互のビアポストとフィーチャ層を含み、少なくとも１層のビアポスト層及び少なくとも１層のフィーチャ層を含む、請求項７に記載のチップソケットのアレイ。
  8. 前記有機マトリクスフレームワークを通る金属ビアのグリッドは、複数のビア層を含む、請求項１に記載のチップソケットのアレイ。
  9. 少なくとも１個のソケット周りのフレームは、少なくとも１層のビアポスト層と少なくとも１層のフィーチャ層に亘る交互のビアポストとフィーチャ層の連続コイルを含む、請求項７に記載のチップソケットのアレイ。
  10. 前記ビアポストは、細長ビアポストを含む、請求項７に記載のアレイ。
  11. 細長ビアポストの前記連続コイルは、複数のビアポスト層に亘る、請求項９に記載のチップソケットのアレイ。
  12. 異なる寸法の隣接チップソケットを含む、請求項１に記載のチップソケットのアレイ。
  13. 異なるサイズの隣接チップソケットを含む、請求項１２に記載のチップソケットのアレイ。
  14. 異なる形の隣接チップソケットを含む、請求項１２に記載のチップソケットのアレイ。
  15. チップソケットのアレイを含むパネルであり、該チップソケットは其々、有機マトリクスフレームワークを通る銅ビアのグリッドを含む前記有機マトリクスフレームワークによって囲まれ、画定されるパネルであって、前記パネルは、１種類のチップを受容するための第１寸法組を有するソケットを持つ少なくとも１つの領域、及び別の種類のチップを受容するための第２寸法組を有するソケットを持つ別の領域を含む、パネル。
  16. 有機マトリクスフレームワークによって囲まれるチップソケットのアレイを作製する方法であって、該方法は：
    犠牲キャリアを入手し；
    フォトレジストの層を敷設し、銅ビアポストのグリッドでパターニングし；
    銅を前記グリッドにメッキし；
    ポリマー誘電体で積層し；
    銅ビアの端部を露出するために、薄く且つ平坦化し；
    前記キャリアを除去し；
    前記ポリマー誘電体内にチップソケットを機械加工すること、を含む方法。
  17. 前記キャリアは、前記銅を溶解することによって除去される銅キャリアである、請求項１６に記載の方法。
  18. 前記銅ビアポストを堆積する前に、耐エッチング層を前記キャリア上に塗布することを更に含む、請求項１６に記載の方法。
  19. 前記耐エッチング層は、ニッケルを含む、請求項１６に記載の方法。
  20. 銅ビアポストの端部を露出した状態の、前記平坦化されたポリマー誘電体は、銅キャリアがエッチング除去される間、耐エッチング材で保護される、請求項１６に記載の方法。
  21. 前記耐エッチング材は、フォトレジストである、請求項２０に記載の方法。
  22. 銅シード層は、ニッケル上に電気メッキされる、請求項１８に記載の方法。
  23. 銅シード層は、前記ニッケルバリア層を堆積する前に、電気メッキされる、請求項１８に記載の方法。
  24. 前記グリッドは、フレームワークを残してソケットを打ち抜くこと、又はＣＮＣのどちらかによって、機械加工される、請求項１６に記載の方法。
  25. 有機マトリクスフレームワークによって囲まれるチップソケットのアレイを作製する方法であって、該方法は：
    犠牲キャリアを入手し；
    フォトレジストの層を敷設し、銅ビアポストのグリッド及びチップソケットアレイでパターニングし；
    銅を前記グリッド及び前記アレイにメッキし；
    ポリマー誘電体で積層し；
    銅ビアの端部及び前記アレイを露出するために、薄く且つ平坦化し；
    前記銅ビアポストの前記端部を遮蔽し；
    前記アレイを溶解し；
    前記キャリアを除去すること、を含む方法。
  26. 前記ビアポストは、細長ビアポストであり、埋め込まれた金属構造体を有する有機マトリクスフレームによって囲まれた少なくとも１個のチップソケットは、少なくとも１つの細長ビアポスト及び少なくとも１層のフィーチャ層を含む、請求項２５に記載の方法。
  27. 前記細長ビアポスト及びフィーチャ層は、連続コイルを含む、請求項２５に記載の方法。
  28. 少なくとも１個のソケットは、有機フレームによって、及び該有機フレーム内に埋め込まれ、複数の延伸するビアポスト層を含む多層金属構造体によって、隣接するビアポスト層の各対が、フィーチャ層によって分離され、前記多層金属構造体が連続コイルを含むように、囲まれる、請求項２５に記載の方法。
JP2014250272A 2014-05-05 2014-12-10 ポリマーマトリクスを有するインターポーザのフレーム及び作製方法 Pending JP2015213152A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/269,884 US20150296617A1 (en) 2014-04-09 2014-05-05 Interposer frame with polymer matrix and methods of fabrication
US14/269,884 2014-05-05

Publications (1)

Publication Number Publication Date
JP2015213152A true JP2015213152A (ja) 2015-11-26

Family

ID=52162346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014250272A Pending JP2015213152A (ja) 2014-05-05 2014-12-10 ポリマーマトリクスを有するインターポーザのフレーム及び作製方法

Country Status (4)

Country Link
JP (1) JP2015213152A (ja)
KR (2) KR101670666B1 (ja)
CN (1) CN104270885A (ja)
TW (1) TWI652864B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020021666A1 (ja) 2018-07-25 2020-01-30 株式会社Ｆｕｊｉ 決定装置及びこれを備えるチップ装着装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101951284B1 (ko) * 2017-07-04 2019-02-22 주식회사 이노글로벌 초정밀 가공기술을 활용한 검사용 인터포저 지지 프레임의 제조방법

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229656A (ja) * 2002-02-04 2003-08-15 Nec Access Technica Ltd はんだパターン形成方法及び多面取り回路基板
JP2007324565A (ja) * 2006-06-01 2007-12-13 Advanced Multilayer Interconnect Technologies Ltd 高性能多層コアレス支持構造物とその加工
JP2009004584A (ja) * 2007-06-22 2009-01-08 Panasonic Corp 部品内蔵モジュールおよびその製造方法
JP2009231752A (ja) * 2008-03-25 2009-10-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2009295643A (ja) * 2008-06-02 2009-12-17 Toshiba Corp 多層プリント配線基板
JP2012256675A (ja) * 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
JP2013055109A (ja) * 2011-09-01 2013-03-21 Fujikura Ltd 部品内蔵基板およびその製造方法
JPWO2011058879A1 (ja) * 2009-11-12 2013-03-28 日本電気株式会社 機能素子内蔵基板、機能素子内蔵基板の製造方法、及び、配線基板
JP5400235B1 (ja) * 2012-11-09 2014-01-29 太陽誘電株式会社 電子部品内蔵基板
JP2014022716A (ja) * 2012-07-23 2014-02-03 Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd 一体的構成要素を備えた多層電子支持構造体
JP2014036188A (ja) * 2012-08-10 2014-02-24 Dainippon Printing Co Ltd キャビティを有する多層配線基板及びその製造方法
JP2014056925A (ja) * 2012-09-12 2014-03-27 Shinko Electric Ind Co Ltd 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP2014072279A (ja) * 2012-09-28 2014-04-21 Dainippon Printing Co Ltd 部品内蔵配線基板の製造方法
WO2014065035A1 (ja) * 2012-10-22 2014-05-01 株式会社村田製作所 電子部品内蔵モジュール

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849932B2 (en) * 2002-09-03 2005-02-01 Ultratera Corporation Double-sided thermally enhanced IC chip package
TWI573201B (zh) * 2008-07-18 2017-03-01 聯測總部私人有限公司 封裝結構性元件
JP5652470B2 (ja) * 2010-03-03 2015-01-14 株式会社村田製作所 無線通信モジュール及び無線通信デバイス
JP4978709B2 (ja) * 2010-03-12 2012-07-18 大日本印刷株式会社 電子部品内蔵配線基板
JP6051359B2 (ja) * 2010-12-22 2016-12-27 俊 保坂 コア付きインダクタ素子およびその製造方法
WO2012122388A2 (en) * 2011-03-08 2012-09-13 Georgia Tech Research Corporation Chip-last embedded interconnect structures and methods of making the same
US9137905B2 (en) * 2012-06-25 2015-09-15 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Alignment between layers of multilayer electronic support structures
US9240392B2 (en) * 2014-04-09 2016-01-19 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co., Ltd. Method for fabricating embedded chips

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229656A (ja) * 2002-02-04 2003-08-15 Nec Access Technica Ltd はんだパターン形成方法及び多面取り回路基板
JP2007324565A (ja) * 2006-06-01 2007-12-13 Advanced Multilayer Interconnect Technologies Ltd 高性能多層コアレス支持構造物とその加工
JP2009004584A (ja) * 2007-06-22 2009-01-08 Panasonic Corp 部品内蔵モジュールおよびその製造方法
JP2009231752A (ja) * 2008-03-25 2009-10-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2009295643A (ja) * 2008-06-02 2009-12-17 Toshiba Corp 多層プリント配線基板
JPWO2011058879A1 (ja) * 2009-11-12 2013-03-28 日本電気株式会社 機能素子内蔵基板、機能素子内蔵基板の製造方法、及び、配線基板
JP2012256675A (ja) * 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
JP2013055109A (ja) * 2011-09-01 2013-03-21 Fujikura Ltd 部品内蔵基板およびその製造方法
JP2014022716A (ja) * 2012-07-23 2014-02-03 Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd 一体的構成要素を備えた多層電子支持構造体
JP2014036188A (ja) * 2012-08-10 2014-02-24 Dainippon Printing Co Ltd キャビティを有する多層配線基板及びその製造方法
JP2014056925A (ja) * 2012-09-12 2014-03-27 Shinko Electric Ind Co Ltd 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP2014072279A (ja) * 2012-09-28 2014-04-21 Dainippon Printing Co Ltd 部品内蔵配線基板の製造方法
WO2014065035A1 (ja) * 2012-10-22 2014-05-01 株式会社村田製作所 電子部品内蔵モジュール
JP5400235B1 (ja) * 2012-11-09 2014-01-29 太陽誘電株式会社 電子部品内蔵基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020021666A1 (ja) 2018-07-25 2020-01-30 株式会社Ｆｕｊｉ 決定装置及びこれを備えるチップ装着装置
EP3828917A4 (en) * 2018-07-25 2021-08-04 Fuji Corporation DETERMINATION DEVICE AND CHIP INSTALLATION DEVICE EQUIPPED WITH IT

Also Published As

Publication number Publication date
KR101670666B1 (ko) 2016-10-31
TWI652864B (zh) 2019-03-01
CN104270885A (zh) 2015-01-07
KR20150126764A (ko) 2015-11-13
TW201543776A (zh) 2015-11-16
KR20160114016A (ko) 2016-10-04
KR101770148B1 (ko) 2017-08-22

Similar Documents

Publication Publication Date Title
JP6090295B2 (ja) 埋め込みチップを作製する方法
TWI658542B (zh) 具有矩形空腔陣列的聚合物框架的製造方法
US9949373B2 (en) Interposer frame with polymer matrix and methods of fabrication
JP2015198246A (ja) 埋め込みチップ
US10446335B2 (en) Polymer frame for a chip, such that the frame comprises at least one via in series with a capacitor
JP6695066B2 (ja) フレームがコンデンサと直列に少なくとも１個のビアを備えるようなチップ用のポリマーフレーム
JP2013251520A (ja) 一体的ファラデーシールドを備えた多層電子構造体
JP6590179B2 (ja) 多層複合電子構造体の側面を終端する方法
KR20170004917A (ko) 칩 패키지
JP6459107B2 (ja) 多層電子支持構造体の製作方法
KR101770148B1 (ko) 폴리머 매트릭스를 가진 인터포저 프레임
KR20150126767A (ko) 폴리머 프레임이 커패시터와 직렬인 적어도 하나의 비아를 구비하도록 하는, 칩용 폴리머 프레임

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190319

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190618

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200729

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200729

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200805

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20200811

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20200828

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20200903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201015

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210104

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20210309

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20210713

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20210831

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20210907