JP2015204359A - 絶縁ゲート型窒化物半導体トランジスタ - Google Patents

絶縁ゲート型窒化物半導体トランジスタ Download PDF

Info

Publication number
JP2015204359A
JP2015204359A JP2014082681A JP2014082681A JP2015204359A JP 2015204359 A JP2015204359 A JP 2015204359A JP 2014082681 A JP2014082681 A JP 2014082681A JP 2014082681 A JP2014082681 A JP 2014082681A JP 2015204359 A JP2015204359 A JP 2015204359A
Authority
JP
Japan
Prior art keywords
layer
recess
nitride semiconductor
electron transit
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014082681A
Other languages
English (en)
Inventor
大悟 菊田
Daigo Kikuta
大悟 菊田
哲生 成田
Tetsuo Narita
哲生 成田
伊藤 健治
Kenji Ito
健治 伊藤
冨田 一義
Kazuyoshi Tomita
一義 冨田
松井 正樹
Masaki Matsui
正樹 松井
伸幸 大竹
Nobuyuki Otake
伸幸 大竹
安史 樋口
Yasushi Higuchi
安史 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2014082681A priority Critical patent/JP2015204359A/ja
Priority to PCT/JP2015/001917 priority patent/WO2015159499A1/ja
Publication of JP2015204359A publication Critical patent/JP2015204359A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】バンドギャップが小さい窒化物半導体電子走行層とバンドギャップが大きい窒化物半導体電子供給層の積層構造を備えており、電子供給層の上面から電子供給層を貫通して電子走行層に達しているゲート電極を備えているHEMTでは、ゲート電極用のリセスのエッチング時にリセス底面に窒素欠陥が形成されるために閾値電圧が安定しない。【解決手段】リセス底面16aがn型の窒化物半導体8で形成されている状態でエッチングを停止する。n型であるとエッチング時に窒素欠陥が生じにくく、HEMTの閾値電圧が安定する。電子走行層8を形成する窒化物半導体自体をn型とすることも可能であり、i型の電子走行層とは別にn型領域を形成し、n型領域内にリセス底面を形成することも可能である。【選択図】図7

Description

本明細書では、窒化物半導体のヘテロ接合を利用する電界効果型トランジスタの閾値電圧を安定させる技術を開示する。すなわち、閾値電圧が揃っている電界効果型トランジスタを量産可能とする技術を開示する。
窒化物半導体からなる電子走行層と、電子走行層を形成する窒化物半導体よりもバンドギャップが大きい窒化物半導体からなる電子供給層がヘテロ接合していると、ヘテロ接合面に沿って二次元電子ガスが形成される。電子供給層の表面にソース電極とドレイン電極を設け、ソース電極とドレイン電極に挟まれた位置(すなわちソース電極とドレイン電極を分断する位置)にゲート電極を形成すると、ゲート電極の電位によってソース電極とドレイン電極の間の抵抗が変化する現象が得られる。その現象を利用するトランジスタが知られている。本明細書では、上記のトランジスタをHEMT(High Electron Mobility Transistor)という。電子の移動度を高く保つために、電子走行層には、不純物濃度が低いi型の窒化物半導体を用いる。
通常の条件下では、HEMTの閾値電圧がマイナス電圧となる。閾値電圧をプラス側に向けて引き上げる技術が提案されている。特許文献1の技術では、電子供給層をエッチングしてリセスを形成する。リセスが電子供給層を貫通し、リセスの底面に電子走行層が露出するまでエッチングを続ける。リセスの底面に電子走行層が露出したらエッチングを終了し、リセスの壁面に絶縁膜を形成し、その絶縁膜の内側にゲート電極を充填する。ゲート電極は、絶縁膜で覆われた状態でリセスの内側に形成される。ゲート電極をリセス内に設けることによって、閾値電圧がプラス側に引き上げられる。
国際公開 WO2003/071607号公報
ゲート電極をリセス内に設ける技術によって閾値電圧をプラス側に引き上げることができるものの、その引き上げ効果は不安定であり、閾値電圧が揃ったHEMTを量産することは難しい。
本明細書では、ゲート電極をリセス内に設けることによって閾値電圧をプラス側に引き上げるだけでなく、その引き上げ効果が安定し、閾値電圧が揃った(閾値電圧のばらつきが小さい)HEMTを量産可能とする技術を開示する。
ゲート電極をリセス内に設けることによる閾値電圧の引き上げ効果が不安定である理由を研究したところ、リセスの底面に電子走行層が露出するまでエッチングを続ける工程でリセスの底面に露出する電子走行層にエッチングダメージが加えられ、リセスの底面に露出する電子走行層に窒素欠陥が生じるためであることが判明した。窒素欠陥は電子を捕捉するトラップとなってしまうために閾値電圧が安定しないことが判明した。
そこで、エッチングしても窒素欠陥が生じない(あるいは窒素欠陥が生じにくい)技術を研究した。その結果、下記が判明した。上記したように、電子の移動度を高く保つために、電子走行層には不純物濃度が低いi型の窒化物半導体を用いることが多い。i型の窒化物半導体であると、エッチングによって窒素欠陥が生じやすい。p型の窒化物半導体であっても同様であり、エッチングによって窒素欠陥が生じやすい。それに対してn型の窒化物半導体であれば、エッチングしても窒素欠陥が生じない(あるいは窒素欠陥が生じにくい)。
本明細書に記載の技術では、上記知見を活用し、リセスの底面にn型の窒化物半導体が露出する構造のHEMTを創作した。リセスの底面にn型の窒化物半導体が露出する構造であれば、窒素欠陥の発生を抑えることができ、閾値電圧の変動を抑えることができる。
本明細書で開示するHEMTは、窒化物半導体で形成されている電子走行層と、電子走行層上に積層されている電子供給層を備えている。電子供給層は、電子走行層を形成する窒化物半導体より大きなバンドギャップを持つ窒化物半導体で形成されており、電子走行層と電子供給層の間にヘテロ接合界面が得られる。
本明細書で開示するHEMTでは、電子供給層の上面から電子供給層を貫通して電子走行層に達しているリセスが形成されている。そのリセスの壁面はゲート絶縁膜で被覆されている。ゲート電極は、ゲート絶縁膜で覆われた状態でリセス内に形成されている。ゲート電極がリセスを埋め尽くす必要はなく、ゲート電極がリセスの底面と側面に沿って形成されていればよい。
本明細書で開示するHEMTでは、リセスの底面がn型の窒化物半導体で形成されている(すなわちリセスの底面にn型の窒化物半導体が露出している)。リセスの底面を形成するn型の窒化物半導体は、電子走行層の一部であってもよい。あるいは、電子走行層とは別にn型の窒化物半導体領域を形成し、そのn型の窒化物半導体領域がリセスの底面に露出するようにしてもよい。
電子走行層をn型の窒化物半導体で形成し、そのn型の窒化物半導体がリセスの底面を形成する構造であってもよい。
あるいは、電子走行層とは別にn型の窒化物半導体領域を形成し、そのn型の窒化物半導体領域がリセスの底面に露出するようにしてもよい。例えば、電子走行層の下側にn型の窒化物半導体層を形成し、リセスの底面がn型の窒化物半導体層で形成される構造でもよい。あるいは、電子走行層の一部にn型の窒化物半導体領域を形成し、リセスの底面がn型の窒化物半導体領域内に形成される構造でもよい。電子走行層とは別にn型の窒化物半導体を設ける場合には、i型の窒化物半導体で電子走行層を形成することができる。
リセスの底面にn型の窒化物半導体が露出している構造によると、窒素欠陥の発生が抑えられて閾値電圧が安定する一方において、閾値電圧をプラス側に引き上げる効果は減少する。電子走行層の下側にバックバリヤ層を形成すれば、閾値電圧をプラス側に引き上げることができる。電子走行層の下側にバックバリヤ層を形成する技術と併用すれば、閾値電圧をプラス側に引き上げることができ、引き上げられた閾値電圧を安定化させることができる。
電子供給層の上側にGaN層を形成してもよい。GaN層がキャップ層となり、HEMTの特性が安定する。
第1実施例のHEMTの製造工程の第1段階を示す断面図。 第1実施例のHEMTの製造工程の第2段階を示す断面図。 第1実施例のHEMTの製造工程の第3段階を示す断面図。 第1実施例のHEMTの製造工程の第4段階を示す断面図。 第1実施例のHEMTの製造工程の第5段階を示す断面図。 第1実施例のHEMTの製造工程の第6段階を示す断面図。 第1実施例のHEMTの断面図。 第2実施例のHEMTの断面図。 第3実施例のHEMTの断面図。 第4実施例のHEMTの断面図。 第5実施例のHEMTの断面図。 第6実施例のHEMTの断面図。 第7実施例のHEMTの製造工程の第1段階を示す断面図。 第7実施例のHEMTの製造工程の第2段階を示す断面図。 第7実施例のHEMTの製造工程の第3段階を示す断面図。 第7実施例のHEMTの製造工程の第4段階を示す断面図。 第7実施例のHEMTの製造工程の第5段階を示す断面図。 第7実施例のHEMTの製造工程の第6段階を示す断面図。 第7実施例のHEMTの断面図。 GaNのフェルミレベルと窒素欠陥の生成エネルギーの関係を示す図。 (A)はn型のGaNのエッチング前後の表面ポテンシャルを示し、(B)はp型のGaNのエッチング前後の表面ポテンシャルを示す。
以下、本明細書で開示する技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
(第1特徴)電子走行層はGaNで形成され、電子供給層はIn1−x−yAlGaN(0≦x≦1,0≦y<1,0≦x+y≦1)で形成されている。
(第2特徴)ゲート電極の底面に接するゲート絶縁膜とn型窒化物半導体の界面からバックバリヤ層までの距離は、閾値電圧が正となってノーマリオフの特性を付与する距離より短い。
(第3特徴)n型窒化物半導体層の下側(深部側)に、p型またはi型の窒化物半導体層が形成されており、それがバックバリヤ層となる。
(第4特徴)n型窒化物半導体層の下側(深部側)に、それよりバンドギャップが大きい窒化物半導体の層が形成されており、それがバックバリヤ層となる。
(第5特徴)n型窒化物半導体層の下側(深部側)に、炭素または鉄がドープされた窒化物半導体の層が形成されており、それがバックバリヤ層となる。
(第6特徴)半導体基板を平面視したときに、リセスの底面を形成するn型窒化物半導体の層が、ソース電極からドレイン電極まで延びている。
(第7特徴)半導体基板を平面視したときに、リセスの底面を形成するn型窒化物半導体の領域が、リセスの形成範囲にのみ形成されている。
(第1実施例)
図7は第1実施例のHEMTの断面を示している。参照番号は下記を示している。
2:基板。サファイア基板、Si基板、またはGaN基板を用いる。
4:バッファ層。サファイア基板またはSi基板上にGaNを成長可能とする結晶層。基板2にGaN基板を用いる場合は省略可能。
6:バックバリヤ層。閾値電圧を正側に引き上げる層。上記の第3特徴〜第5特徴に記載した種々の層がバックバリヤ層となる。本実施例では、i型のGaN層を用いる。これに代えて、p型のGaN層,炭素をドープしたGaN層,あるいは鉄をドープしたGaN層によってバックバリヤ層としてもよい。
8:電子走行層。本実施例では、n型のGaNを用いる。本実施例では、n型の窒化物半導体層の層8が、リセス底面を形成する層を兼ねる。
10:電子供給層。本実施例ではAlGaNを用いる。電子走行層8を形成する窒化物半導体(本実施例ではGaN)より大きなバンドギャップを持っている。
12:絶縁膜。
16:リセス。
16a:リセスの底面。
18:ゲート絶縁膜。リセス16の壁面(底面と側面)を覆っている。
20:ゲート電極。金属またはドープされたポリシリコンで形成されている。リセス16の内側を埋めるように形成されている。ゲート電極20は、リセス16を埋め尽くす必要はなく、リセスの底面と側面に沿って形成されていればよい。ゲート電極20は、後記するソース電極28とドレイン電極30の間であって、両者を分断する位置に形成されている。
22:層間絶縁膜
28:ソース電極
30:ドレイン電極
第1実施例のHEMTは、ゲート電極20の電位によって、ソース電極28とドレイン電極30の間の抵抗が変化する。バックバリヤ層6から電子走行層8内に空乏層が広がるために、閾値電圧が正側に引き上げられ、ノーマリオフの特性に調整されている。ゲート電極20に閾値電圧以上の正電圧を印加すると、電子走行層8と電子供給層10の界面に沿って形成されている2次元電子ガスを構成している電子がソース電極28とドレイン電極30の間を移動して導通する。リセス16の底面16aは、n型の窒化物半導体で形成されている層(電子走行層8を兼用する)によって形成されており、リセス16の形成時にリセス16の底面16aを形成する窒化物半導体に窒素欠陥が生じにくくなっている。そのために閾値電圧が安定する。すなわち閾値電圧が安定したHEMTを量産することができる。
図7のHEMTは、図1〜図6を経て製造される。
図1:基板2上に、順に、バッファ層4、i型のGaN層6、n型のGaN層8、AlGaN層10、絶縁層12を積層する。n型のGaN層8の不純物濃度は、1×1015cm−3以上とし、その厚みは100nm以下とする。i型のGaN層6がバックバリヤ層6となり、n型のGaN層8がリセスの底面となる層を兼用する電子走行層8となり、AlGaN層10が電子供給層10となる。
図2:絶縁層12の表面に、後記するリセス16の形成範囲に開口14aが形成されているレジスト層14を形成する。
図3:開口14aからドライエッチングしてリセス16を形成する。この工程では、絶縁層12とAlGaN層10を貫通してn型のGaN層8の中間深さに達するまでエッチングする。リセス16の底面16aからi型のGaN層6の上面までの距離が5nm以上とする。5nm以上のn型のGaN層8が残っている状態でエッチングを終了すると、i型のGaN層6にエッチングダメージが加えられることがない。
エッチングしてリセス16を形成すると、リセス16の底面16aに損傷が生じる。リセス16の完成時には、GaN層8の一部であってリセス16の底面16aとなる部位にエッチングエネルギーが加えられる。仮に、GaN層8にp型又はi型を用いていると、エッチングによって、リセス16の底面16aとなるGaN層8に窒素欠陥が生じる。窒素欠陥は、電子を捕捉してしまうことから、窒素欠陥が生じると閾値電圧が安定しない。本実施例では、n型のGaN層8をエッチングすることで、リセス16が完成する。
図20の横軸は、不純物がドープされたGaNのフェルミレベルを示し、左側はp型不純物が濃くドープされたGaNに対応し、右側はn型不純物が濃くドープされたGaNに対応し、左右方向の中央はi型のGaNに対応する。縦軸は、窒素欠陥の生成エネルギーを示している。明らかに、n型不純物がドープされたGaNほど、窒素欠陥の生成エネルギーが高い。
本実施例では、リセス底面16aに、n型不純物がドープされたGaNに対する窒素欠陥の生成エネルギー未満のエネルギーしか加えない条件でエッチングする。n型不純物がドープされたGaNの窒素欠陥生成エネルギーが高いので、上記の条件を満たしながらエッチングすることができる。
仮にi型またはp型不純物がドープされたGaNを用いると、窒素欠陥の生成エネルギーが低いために、窒素欠陥の生成エネルギー未満のエネルギーしかリセス底面に加えないという条件ではGaN層8エッチングすることができない。
図21は、エッチング底面における表面ポテンシャルの測定結果を示している。具体的にはXPS(X-ray photoelectron spectroscopy)で測定した結果を示している。(B)は、p型のGaNを測定した結果を示し、カーブC2はエッチング前を示し、カーブC3はエッチング後を示している。これに対して、(A)は、n型のGaNを測定した結果を示し、エッチングの前後を通して変化がない。エッチング前の測定結果もC1であり、エッチング後の測定結果もC1である。p型のGaNをエッチングすると、リセス底面が変質するのに対し、n型のGaNをエッチングすると、リセス底面が変質しないことが確認される。
図4は、図3に示したレジスト層14を除去し、リセス16の壁面(底面と側面)ならびに絶縁層12の表面にゲート絶縁膜18を形成した段階を示す。ゲート絶縁膜18には、SiO膜、SiN膜、あるいはAl膜などを使用することができ、堆積手法には、減圧CVD法、プラズマCVD法、原子層堆積法などを利用することができる。
図5は、ゲート電極20を形成した状態を示している。ゲート電極20は、ゲート絶縁膜18で取り囲まれた状態でリセス16の壁面(側壁と底面)を覆うように形成する。ゲート電極20は、絶縁膜12の上面上にまで達していてもよい。パターニングしてゲート電極20を形成する。ゲート電極20には、Al,Ni,Ti,W,Cu,TiN,TaN,poly−Siなどを用いることができる。
図6は、層間絶縁膜22を形成した段階を示す。層間絶縁膜22には、開口24,26が形成されている。開口24はソース電極形成位置に形成されており、開口26はドレイン電極形成位置に形成されている。
図7は、開口24にソース電極28を形成し、開口26にドレイン電極30を形成した状態を示している。ソース電極28とドレイン電極30には、Al,Ti,W,Cu,TiN,TaNなどを用いることができる。以上によって、HEMTが製造される。
上記のHEMTは、リセス16の底面16aがn型のGaNで形成されており、リセスのエッチング時に窒素欠陥が発生しづらく、閾値電圧が安定する。上記構造は、閾値電圧が安定したHEMTの量産を可能とする。
以下ではその他の実施例を説明する。既に説明した部材と同一または均等部材には同じ参照番号を用い、重複説明を省略する。
(第2実施例)
図8に示すように、本実施例では、電子走行層8aとバックバリヤ層6の間に、n型GaN層8bが追加されている。リセス16の底面16aはn型GaN層8bによって形成されている。n型GaN層8bでリセス16の底面16aが形成されているために、底面16aに窒素欠陥が生じにくい。閾値電圧が安定する。
電子走行層8aとは別にn型GaN層8bを設ける技術によると、電子走行層8aをn型とする必要がなくなる。本実施例では、電子走行層8aをi型のGaNで形成する。i型のGaNで電子走行層8aを形成すると、電子走行層8aにおける電子の移動度を高く維持することができ、オン抵抗が低く、応答性に優れたHEMTを得ることができる。
(第3実施例)
図9に示すように、バックバリヤ層6aをAlGaNで形成してもよい。
(第4実施例)
図10に示すように、電子供給層10の上面にGaN層11を形成してもよい。GaN層11はキャップ層となり、HEMTの動作を安定させる。
(第5実施例)
図11に示すように、電子供給層10aをInAlNで形成してもよい。電子走行層8を構成するGaNよりも大きなバンドギャップを備えている。
(第6実施例)
図12に示すように、電子供給層を複数層で形成してもよい。第6実施例では、下層10bをInGaN層で形成し、上層10cをAlGaN層で形成する。下層10bは、InAlN層で形成してもよいし、AlN層で形成してもよい。いずれも、電子走行層8を形成するGaNよりも大きなバンドギャップを備えている。電子供給層を複数層で形成すると、電子密度を向上させたり、電子の移動度を向上させることができる。
(第7実施例)
図19に示すように、バックバリヤ層と電子走行層を兼用する層7を用いることもできる。層7にp型GaN,炭素をドープしたGaN,あるいは鉄をドープしたGaNを用いると、閾値電圧が正側に引き上げられる。上記のGaNであれば、AlGaN層10との界面に2次元電子ガスが発生し、電子走行層を兼用する。
閾値電圧を安定させるために、局所的に形成されたn型のGaN領域8dによってリセス16の底面16aが形成される。n型のGaN領域8dは、リセス16の形成の際に窒素欠陥が生じないようにする領域であり、リセス16の形成範囲にあればよい。
図13〜18は、図19に示すHEMTの製造工程を示している。
図13:基板2上に、順に、バッファ層4、i型のGaN層7、AlGaN層10、絶縁層12を積層する。図1では存在するn型のGaN層8は形成しない。
図2:絶縁層12の表面に、後記するリセス16の形成範囲に開口14aが形成されているレジスト層14を形成する。
図14:開口14aからエッチングして浅いリセス16bを形成する。この工程では、絶縁層12のみをエッチングしてAlGaN層10が露出するまでエッチングする。あるいは、絶縁層12とAlGaN層10をエッチングしてi型のGaN層7を露出させてもよい。前者の場合、後で説明する2回目のリセス形成用エッチングの際に、AlGaN層10がエッチングされる。
図15:浅いリセス16bが形成された後に、レジスト層14または絶縁膜12をマスクにしてn型不純物を注入した後の段階を示している。この際には、不純物がAlGaN層10を貫通してGaN層7に達するエネルギーで注入する。ただし、不純物がGaN層7に留まり、GaN層7を貫通しないエネルギーで注入する。この結果、n型のGaN領域8cが形成される。
図16:絶縁膜12をマスクにしてエッチングした段階を示している。この工程では、絶縁膜12で被覆されていないリセス底面がエッチングされ、深いリセス16cが完成する。この工程では、AlGaN層10が除去され、リセス16の底面にn型のGaN領域が露出するまでエッチングする。リセス16の底面16aには、n型のGaN領域8cの厚みが薄くなった領域8dが残る。
図17:ゲート絶縁膜18を形成した段階を示す。図4に対応する。
図18:ゲート電極20を形成する。図5に対応する。
それ以降は、図6の工程を実施する。それによって、図19の構造が製造される。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
2:基板
4:バッファ層
6:バックバリヤ層
6a:AlGaN層
7:ドープドGaN層
8:電子走行層
8a:i型GaN層
8b:n型GaN層
8c:n型GaN層
8d:局所的n型GaN層
10:電子供給層
10a:InGaN層
10b:InGaN,InAlN,AlN
10c:AlGaN
11:キャップ層
12:絶縁膜
14:レジスト層
14a:開口
16:リセス
16a:底面
16b:浅いリセス
16c:深いリセス
18:ゲート絶縁膜
20:ゲート電極
22:層間絶縁膜
24:開口
26:開口
28:ソース電極
30:ドレイン電極

Claims (7)

  1. 窒化物半導体で形成されている電子走行層と、
    前記電子走行層を形成する窒化物半導体より大きなバンドギャップを持つ窒化物半導体で形成されており、前記電子走行層上に積層されている電子供給層と、
    前記電子供給層の上面から前記電子供給層を貫通して前記電子走行層に達しているリセスと、
    前記リセスの壁面を被覆しているゲート絶縁膜と、
    前記ゲート絶縁膜で覆われた状態で前記リセス内に形成されているゲート電極を備え、
    前記リセスの底面がn型の窒化物半導体で形成されているHEMT。
  2. 前記電子走行層の下側にバックバリヤ層が形成されている請求項1のHEMT。
  3. 前記電子走行層がn型の窒化物半導体で形成されており、そのn型の窒化物半導体が前記リセスの底面を形成している請求項1または2のHEMT。
  4. 前記電子走行層の下側に、前記リセスの底面を形成するn型の窒化物半導体の層が形成されている請求項1または2のHEMT。
  5. 前記電子走行層の一部に、前記リセスの底面を形成するn型の窒化物半導体の領域が形成されている請求項1または2のHEMT。
  6. 前記電子走行層がi型の窒化物半導体で形成されている請求項4または5のHEMT。
  7. 前記電子供給層の上側に、GaN層が形成されている請求項1〜6のいずれかの1項に記載のHEMT。
JP2014082681A 2014-04-14 2014-04-14 絶縁ゲート型窒化物半導体トランジスタ Pending JP2015204359A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014082681A JP2015204359A (ja) 2014-04-14 2014-04-14 絶縁ゲート型窒化物半導体トランジスタ
PCT/JP2015/001917 WO2015159499A1 (ja) 2014-04-14 2015-04-06 高電子移動度トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014082681A JP2015204359A (ja) 2014-04-14 2014-04-14 絶縁ゲート型窒化物半導体トランジスタ

Publications (1)

Publication Number Publication Date
JP2015204359A true JP2015204359A (ja) 2015-11-16

Family

ID=54323725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014082681A Pending JP2015204359A (ja) 2014-04-14 2014-04-14 絶縁ゲート型窒化物半導体トランジスタ

Country Status (2)

Country Link
JP (1) JP2015204359A (ja)
WO (1) WO2015159499A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017152690A (ja) * 2016-02-04 2017-08-31 コミサリア ア レネルジ アトミク エ オウ エネルジ アルタナティヴ エンハンスドノーマリーオフ型高電子移動度ヘテロ接合トランジスタ
CN109119471A (zh) * 2017-06-22 2019-01-01 株式会社东芝 半导体装置及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430238B (zh) * 2020-04-09 2020-12-22 浙江大学 提高二维电子气的GaN器件结构的制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231396A (ja) * 2008-03-19 2009-10-08 Sumitomo Chemical Co Ltd 半導体装置および半導体装置の製造方法
JP5390983B2 (ja) * 2008-08-08 2014-01-15 古河電気工業株式会社 電界効果トランジスタおよび電界効果トランジスタの製造方法
JP4794656B2 (ja) * 2009-06-11 2011-10-19 シャープ株式会社 半導体装置
JP5495257B2 (ja) * 2009-10-09 2014-05-21 シャープ株式会社 Iii族窒化物系電界効果トランジスタおよびその製造方法
JP5548910B2 (ja) * 2011-05-26 2014-07-16 古河電気工業株式会社 電界効果型トランジスタ
TWI508281B (zh) * 2011-08-01 2015-11-11 Murata Manufacturing Co Field effect transistor
JP5899879B2 (ja) * 2011-12-05 2016-04-06 富士通セミコンダクター株式会社 化合物半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017152690A (ja) * 2016-02-04 2017-08-31 コミサリア ア レネルジ アトミク エ オウ エネルジ アルタナティヴ エンハンスドノーマリーオフ型高電子移動度ヘテロ接合トランジスタ
CN109119471A (zh) * 2017-06-22 2019-01-01 株式会社东芝 半导体装置及其制造方法
JP2019009231A (ja) * 2017-06-22 2019-01-17 株式会社東芝 半導体装置及びその製造方法
US10505030B2 (en) 2017-06-22 2019-12-10 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
CN109119471B (zh) * 2017-06-22 2021-07-30 株式会社东芝 半导体装置及其制造方法

Also Published As

Publication number Publication date
WO2015159499A1 (ja) 2015-10-22

Similar Documents

Publication Publication Date Title
JP6591168B2 (ja) 半導体装置及びその製造方法
JP6214978B2 (ja) 半導体装置
CN104241350B (zh) 用于常关化合物半导体晶体管的栅极堆叠
JP6401053B2 (ja) 半導体装置および半導体装置の製造方法
JP2013235873A (ja) 半導体装置およびその製造方法
JP2017073506A (ja) 窒化物半導体装置およびその製造方法
JP6591169B2 (ja) 半導体装置及びその製造方法
JP2010050347A (ja) 半導体装置及びその製造方法
WO2012111363A1 (ja) 横型半導体装置
JP5713109B2 (ja) 電界効果トランジスタ
JPWO2007122790A1 (ja) 電界効果トランジスタ
JP2010232610A (ja) 半導体装置及びその製造方法
JP5144326B2 (ja) 電界効果トランジスタ
JP6507983B2 (ja) 窒化物半導体装置
WO2015159499A1 (ja) 高電子移動度トランジスタ
JP2013229458A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2016058721A (ja) 半導体装置
JP2013225621A (ja) 半導体装置およびその製造方法
JP2014056998A (ja) InAlN層とGaN層を含む積層型窒化物半導体装置
JP5169515B2 (ja) 化合物半導体装置
TWI760937B (zh) 半導體結構及其製作方法
JP5682601B2 (ja) 化合物半導体装置
JP2015073002A (ja) 化合物半導体装置及びその製造方法
JP5648307B2 (ja) 縦型AlGaN/GaN−HEMTおよびその製造方法
TW201707052A (zh) 半導體裝置及其製造方法