JP2015191961A

JP2015191961A - 積層デバイスの製造方法

Info

Publication number: JP2015191961A
Application number: JP2014066704A
Authority: JP
Inventors: 展秀前田; Nobuhide Maeda
Original assignee: Disco Abrasive Systems Ltd
Current assignee: Disco Corp
Priority date: 2014-03-27
Filing date: 2014-03-27
Publication date: 2015-11-02
Anticipated expiration: 2034-03-27
Also published as: JP6349121B2

Abstract

【課題】周囲の雰囲気によって積層デバイスのデバイス特性が悪化することを防止できるようにすること。
【解決手段】第１半導体デバイス（１３）が形成された第１のウェーハ（１０）の接合面にＳｉＮ膜（１４）を形成する第１のウェーハＳｉＮ膜形成ステップと、第２半導体デバイス（２３）が形成された第２のウェーハ（２０）の接合面にＳｉ膜（２５）を形成する第２のウェーハＳｉ膜形成ステップとを実施する。これらステップの実施後、第２のウェーハのＳｉ膜側と第１のウェーハのＳｉＮ膜側とを対面させ、第１半導体デバイスと第２半導体デバイスとを対応させた状態で当接させる貼り合わせウェーハ形成ステップを実施する。これにより、ＳｉＮとＳｉとが化学結合により接合して貼り合わせウェーハ（５０）が形成される。貼り合わせウェーハから個々の積層デバイスに分割される。
【選択図】図５

Description

本発明は、複数の半導体デバイスが積層された積層デバイスの製造方法に関する。

近年、新たな三次元実装技術として、ワイヤの代わりにＳｉ貫通電極（Ｔｈｒｏｕｇｈ−ＳｉｌｉｃｏｎＶｉａ：ＴＳＶ）を用いた実装技術が注目されている。ＴＳＶ技術を用いると、配線長がワイヤより短いため配線抵抗やインダクタンスが大幅に低減でき、消費電力も大幅に低減できるというメリットがある。一方、半導体デバイスチップの積層方法として、複数の半導体ウェーハ同士を積層し、積層したウェーハを貫く貫通電極を形成してウェーハ同士を接続する積層方法が開発されつつある（Ｗａｆｅｒｏｎｗａｆｅｒ：ＷＯＷ、例えば特許文献１）。ＷＯＷとしては、以下に述べる積層方法が採用される場合がある。先ず、複数の半導体デバイスチップをサポート基板上に配設してから、各半導体デバイスチップ間を樹脂で充填して半導体ウェーハを形成する。この半導体ウェーハを２枚形成した後、ウェーハ同士を接着剤で接着して積層し、積層デバイスウェーハを形成する。そして、積層デバイスウェーハを分割することで、個々の積層デバイスチップが製造される。

特開２０１２−１３４２３１号公報

しかし、上記のように、接着剤で半導体ウェーハ同士を接着して積層デバイスウェーハを形成すると、接着剤に含まれる樹脂が周囲の温度変化等の影響によって激しく膨張したり収縮したりする。このため、積層デバイスウェーハから形成される積層デバイスの機能が低下したり、積層デバイスの信頼性を悪化したりする、という問題がある。

本発明は、上記問題に鑑みてなされたものであり、その目的は、周囲の雰囲気によって積層デバイスのデバイス特性が悪化することを防止することができる積層デバイスの製造方法を提供することである。

本発明の積層デバイスの製造方法は、複数の半導体デバイスが積層された積層デバイスの製造方法であって、基台表面に設定された交差する複数の分割予定ラインで区画される各領域に第１半導体デバイスが形成された第１のウェーハの接合面にＳｉＮ膜を形成する第１のウェーハＳｉＮ膜形成ステップと、基台表面に設定された交差する複数の分割予定ラインで区画される各領域に第２半導体デバイスが形成された第２のウェーハの接合面にＳｉ膜を形成する第２のウェーハＳｉ膜形成ステップと、第１のウェーハＳｉＮ膜形成ステップと第２のウェーハＳｉ膜形成ステップとを実施した後に、第２のウェーハのＳｉ膜側と第１のウェーハのＳｉＮ膜側とを対面させると共に、第１半導体デバイスと第２半導体デバイスとを対応させた状態で当接させ、ＳｉＮとＳｉとが化学結合により接合し、貼り合わせウェーハを形成する貼り合わせウェーハ形成ステップと、貼り合わせウェーハ形成ステップを実施した後に、第１のウェーハの露呈面側から第１半導体デバイス及び第１のウェーハの基台に貫通電極を形成して、第１半導体デバイスを対応する第２半導体デバイスに接続する貫通電極形成ステップと、貫通電極形成ステップを実施した後に、貼り合わせウェーハを分割予定ラインに沿って個々の積層デバイスへ分割する分割ステップと、を備える、ことを特徴とする。

この方法では、第１のウェーハの接合面にＳｉＮ膜を形成し、第２のウェーハの接合面にＳｉ膜を形成してから、接合面同士を当接してＳｉＮとＳｉとの化学結合により強固に接合することができる。これにより、樹脂を含む接着剤での接着に比べ、化学結合した部分と基台や他の層との熱膨張係数に大差がなくなり、温度変化等の周囲の雰囲気によって化学結合部分が膨張したり収縮したりする影響を受けにくくして積層デバイスの信頼性を向上することができる。

また、本発明の積層デバイスの製造方法において、第１のウェーハの接合面は、第１のウェーハの基台裏面側に形成され、第２のウェーハの接合面は、第２のウェーハの基台表面側に形成されることが好ましい。この構成では、第１のウェーハの基台裏面側と、第２のウェーハの基台表面側とを対向させた状態の貼り合わせウェーハを容易に形成することができる。

また、本発明の積層デバイスの製造方法において、第２のウェーハＳｉ膜形成ステップにおいては、第２のウェーハの表面に、シラン組成物を噴射してシラン膜を形成するシラン膜形成ステップと、シラン膜形成ステップを実施した後に、シラン膜に熱処理を行ってＳｉ膜を形成する熱処理ステップと、を備えることが好ましい。この構成では、第２のウェーハの表面にＳｉ膜を容易に形成することができる。

また、本発明の積層デバイスの製造方法において、熱処理ステップは、シラン膜上に高温ガス噴射又はレーザー光線照射を実施しながらシラン膜の表面全面を走査するとよい。この構成では、シラン膜に熱処理を行うことで、第２半導体デバイスの損傷を防止することができる。

本発明によれば、周囲の雰囲気によって積層デバイスのデバイス特性が悪化することを防止することができる。

実施の形態に係る積層デバイスの製造方法に用いる第１のウェーハ及び第２のウェーハの概略斜視図である。薄化ステップの説明図である。第１のウェーハＳｉＮ膜形成ステップの説明図である。第２のウェーハＳｉ膜形成ステップの説明図であり、図４Ａは、シラン膜形成ステップの説明図、図４Ｂは、熱処理ステップの説明図である。貼り合わせウェーハ形成ステップの実施中の説明図である。貼り合わせウェーハ形成ステップの実施直後の説明図である。剥離ステップの説明図である。孔形成ステップの説明図である。絶縁膜形成ステップの説明図である。貫通電極形成ステップの説明図である。分割ステップの説明図である。

以下、添付図面を参照して、本実施の形態に係る積層デバイスの製造方法ついて説明する。先ず、図１を参照して、第１のウェーハ及び第２のウェーハについて説明する。図１は、第１のウェーハ及び第２のウェーハの概略斜視図である。

図１に示すように、第１のウェーハ１０は、円板状の第１基台１１を備え、第１基台１１の表面１１ａには格子状に交差する複数の第１分割予定ライン（ストリート）１２が設定されている。第１のウェーハ１０は、ＬＳＩ等からなる複数の第１半導体デバイス１３を更に備え、第１半導体デバイス１３は、第１分割予定ライン１２によって区画された各領域に配設されている。図１の符号１１ｂは、第１基台１１の裏面１１ｂである。

なお、第１のウェーハ１０に対し、第２のウェーハ２０は、材質や内部構造等が異なる部分があるものの、外観上は同様に構成される。従って、第２のウェーハ２０の構成については、第１のウェーハ１０の各構成の名称の「第１」を「第２」に変更し、符号の下二桁目の「１」を「２」に変更して図１中括弧内に併記することで、説明を省略する。

続いて、本実施の形態に係る積層デバイスの製造方法について、図２乃至図１１を参照して説明する。図２は、薄化ステップの説明図、図３は、第１のウェーハＳｉＮ膜形成ステップの説明図、図４は、第２のウェーハＳｉ膜形成ステップの説明図、図５及び図６は、貼り合わせウェーハ形成ステップの説明図である。図７は、剥離ステップの説明図、図８は、孔形成ステップの説明図、図９は、絶縁膜形成ステップの説明図、図１０は、貫通電極形成ステップの説明図、図１１は、分割ステップの説明図である。なお、図２乃至図１１に示す各ステップは、あくまでも一例に過ぎず、この構成に限定されるものではない。

まず、図２に示すように、第１のウェーハ１０に対して薄化ステップを実施する。この薄化ステップを行う前に、第１基台１１の表面１１ａに、仮接着剤３１を介してサポートガラス３２を貼着しておく。仮接着剤３１は、ＵＶ照射や薬品処理等を行うことによって、接着力を失う性質を有するものである。薄化ステップでは、第１基台１１の裏面１１ｂ側を研削装置（不図示）によって研削し、第１基台１１を所定の仕上げ厚みに形成する。そして、研削後に、研磨装置（不図示）によって裏面１１ｂを研磨し、裏面１１ｂを平坦化する。

薄化ステップを実施した後、図３に示すように、第１のウェーハＳｉＮ膜形成ステップを実施する。このステップでは、第１基台１１における裏面１１ｂの全領域に対し、ＣＶＤ法によって、ＳｉＮ膜１４（シリコン窒化膜）を所定の膜厚で形成する。このＳｉＮ膜１４の形成によって、第１のウェーハ１０と第２のウェーハ２０との間に、後述する貫通電極５６で使用する銅が拡散することを防止することができ、これにより、後述する積層デバイスＤにて回路動作が不良となったり、積層デバイスＤ内に銅イオンが進入しデバイス特性が悪化したりすることを未然に防ぐことができる。

第１のウェーハＳｉＮ膜形成ステップの実施の前後、或いは、同時に、図４に示すように、第２のウェーハＳｉ膜形成ステップを実施する。図４は、第２のウェーハＳｉ膜形成ステップにおける各ステップの説明図であり、図４Ａは、シラン膜形成ステップの説明図、図４Ｂは、熱処理ステップの説明図である。

第２のウェーハＳｉ膜形成ステップでは、まず、図４Ａに示すように、シラン膜形成ステップを実施する。シラン膜形成ステップでは、スピンナテーブル（不図示）の上に第２のウェーハ２０を載置する。そして、第２のウェーハ２０を高速回転しながら、第２基台２１の表面２１ａに対し、いわゆるスピンコート法によってＳｉＯ膜２４を形成後、ＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）によりＳｉＯ膜２４の表面を研磨して平坦化する。次いで、平坦化されたＳｉＯ膜２４の表面に対し、ノズル４０から半導体薄膜形成用のシラン組成物４１を噴射し、表面２１ａ上に広げてシラン組成物４１を塗布する。これにより、いわゆるスピンコート法によって、ＳｉＯ膜２４の表面側にシラン膜２７が形成される。

なお、シラン組成物４１としては、たとえば特許第４４１９３５７号公報に開示されたシラン組成物を用いることができる。具体的には、（Ａ）固体状のポリシラン化合物、（Ｂ）シクロペンタシラン、（Ｃ）ホウ素化合物、ヒ素化合物、リン化合物、アンチモン化合物から選択される少なくとも一種の化合物を含有し、（Ａ）固体状のポリシラン化合物が溶解したものが例示できる。（Ａ）固体状のポリシラン化合物は、シクロペンタシランに１７０〜６００ｎｍの波長である光を照射して合成されたものを用いることができる。（Ｂ）シクロペンタシランに対するポリシラン化合物の割合は０．１〜１００重量％とする。

第２のウェーハＳｉ膜形成ステップでは、シラン膜形成ステップの実施後、図４Ｂに示すように、熱処理ステップを実施する。熱処理ステップでは、第２のウェーハ２０に形成されたシラン膜２７上に、ガスブラシ４５を介して高温のガス（例えば、４００℃）を噴射しながら走査する。この走査をシラン膜２７の表面（図４Ｂ中上面）の全面に亘って行うことで、Ｓｉ膜２５が所定の膜厚で形成される。熱処理ステップにおいては、第２のウェーハ２０全体を加熱せずに、シラン膜２７の表面側だけを熱処理するので、第２半導体デバイス２３に損傷が生じるような熱が加わることを回避することができる。なお、熱処理ステップでは、上記高温ガス噴射に代えて、レーザー光線照射を実施してＳｉ膜２５を形成してもよい。

第１のウェーハＳｉＮ膜形成ステップと第２のウェーハＳｉ膜形成ステップとを実施した後、図５に示すように、貼り合わせウェーハ形成ステップを実施する。貼り合わせウェーハ形成ステップでは、真空中において、第１のウェーハ１０における第１基台１１の裏面１１ｂ側（ＳｉＮ膜１４側）を、第２のウェーハ２０における第２基台の表面２１ａ側（Ｓｉ膜２５側）に対面させる。次いで、第１のウェーハ１０及び第２のウェーハ２０にそれぞれ形成されたアライメントマーク（不図示）を撮像しながら、それらを相対移動する。この相対移動によって、それぞれのアライメントマークを合致させた状態とし、第１半導体デバイス１３と第２半導体デバイス２３とが上下方向に整列して対応させた状態に位置付ける。この状態から、図６に示すように、第１のウェーハ１０の接合面となるＳｉＮ膜１４と、第２のウェーハ２０の接合面となるＳｉ膜２５とを真空中で当接又は圧着することで、ＳｉＮ膜１４のＳｉＮとＳｉ膜２５のＳｉとが化学結合により接合する。この接合によって、ＳｉＮ−Ｓｉ結合層５１が形成され、第１のウェーハ１０及び第２のウェーハ２０を積層した貼り合わせウェーハ５０が形成される。貼り合わせウェーハ５０では、第１分割予定ライン１２と、第２分割予定ライン２２とにおいても、上下方向に重なって対応した状態となる。

貼り合わせウェーハ形成ステップを実施した後、図７に示すように、剥離ステップを実施する。剥離ステップでは、仮接着剤３１に所定処理を施して接着力を失わせた後、第１のウェーハ１０からサポートガラス３２を剥離する。これにより、第１のウェーハ１０からサポートガラス３２と共に仮接着剤３１が除去され、第１のウェーハ１０において、第１基台１１の表面１１ａと第１半導体デバイス１３とが露出した状態となる。

剥離ステップを実施した後、図８に示すように、孔形成ステップを実施する。孔形成ステップでは、スピンコート法等により第１のウェーハ１０における第１基台１１の表面１１ａ及び第１半導体デバイス１３上にレジスト５２を塗布する。レジスト５２の塗布後、レジスト５２をパターンに従って露光してマスクを形成する。このマスクを介してドライエッチングを施すと、第１半導体デバイス１３及び第１基台１１を貫通する複数の貫通孔５３が形成される。

孔形成ステップを実施した後、図９に示すように、絶縁膜形成ステップを実施する。絶縁膜形成ステップでは、ＣＶＤ法によって、第１基台１１の表面１１ａ及び第１半導体デバイス１３の上面だけでなく、貫通孔５３の内部にもＳｉＮ膜又はＳｉＯ膜からなる絶縁膜が堆積される。その後、垂直性のドライエッチングを施すことによって、第１基台１１の表面１１ａ、第１半導体デバイス１３の上面及び貫通孔５３の底部に堆積された絶縁膜が除去される。これにより、各貫通孔５３の内部において上下方向に延びる内周面だけに絶縁膜５５が残存して形成される。

絶縁膜形成ステップを実施した後、図１０に示すように、貫通電極形成ステップを実施する。貫通電極形成ステップでは、第１のウェーハ１０の露呈面となる上面側から、各貫通孔５３内（絶縁膜５５の内側）に銅をそれぞれ充填し、上端側を平坦に形成する。これにより、各貫通孔５３内の内部において、上端側が露出する貫通電極５６が形成され、貫通電極５６の周囲は絶縁膜５５によって被覆される。また、貫通電極５６によって、各第１半導体デバイス１３と、第１半導体デバイス１３の直下に配設された対応する第２半導体デバイス２３とが電気的に接続される。

貫通電極形成ステップを実施した後、図１１に示すように、分割ステップを実施する。分割ステップでは、第２のウェーハ２０における第２基板２１の裏面２１ｂと環状フレーム（不図示）とにダイシングテープ６０を貼着し、貼り合わせウェーハ５０を環状フレームで支持する。そして、ダイシングテープ６０が貼着された状態の貼り合わせウェーハ５０を切削装置（不図示）のテーブル６１上に載置してから、切削すべき第１分割予定ライン１２を検出する。この検出結果に基づき、切削装置（不図示）の切削ブレード６２を第１分割予定ライン１２に沿って位置付ける。そして、切削ブレード６２の下端がダイシングテープ６０の厚み方向中間に達するように位置付けてから、高速回転する切削ブレード６２と、貼り合わせウェーハ５０とを第１分割予定ライン１２の延在方向に相対移動する。これにより、貼り合わせウェーハ５０がフルカットで切削加工され、貼り合わせウェーハ５０が全ての第１分割予定ライン１２及び第２分割予定ライン２２に沿って個々の積層デバイスＤに分割される。

以上のように、本実施の形態に係る積層デバイスの製造方法によれば、第１のウェーハ１０のＳｉＮ膜１４と、第２のウェーハ２０のＳｉ膜２５とを当接し、化学結合によりＳｉＮ−Ｓｉ結合層５１を形成して強固に接合することができる（図５及び図６参照）。また、ＳｉＮ−Ｓｉ結合層５１と、第１基台１１や第２基台２１等とにおいて、熱膨張係数に差が生じることを抑制することができる。これにより、温度等の条件や環境が変化したときに、樹脂を含む接着剤で２枚のウェーハを接着する場合に比べ、接合部分となるＳｉＮ−Ｓｉ結合層５１での膨張や収縮による影響を少なくすることができる。この結果、積層デバイスＤの機能を安定して維持することができ、積層デバイスＤの信頼性を向上することができる。

なお、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態において、添付図面に図示されている大きさや形状などについては、これに限定されず、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。

例えば、分割ステップは、上記のように、切削ブレード６２によるフルカットでの切削加工に限定されるものではない。例を挙げると、レーザビームを照射するアブレーション加工によるフルカット、切削加工やアブレーション加工によるハーフカット後ブレーキング装置を使用する割断、貼り合わせウェーハ５０内に改質層を形成した後、ブレーキング装置を使用する割断等で貼り合わせウェーハ５０を個々の積層デバイスＤに分割するようにしてもよい。ここで、アブレーションとは、レーザビームの照射強度が所定の加工閾値以上になると、固体表面で電子、熱的、光科学的及び力学的エネルギーに変換され、その結果、中性原子、分子、正負のイオン、ラジカル、クラスタ、電子、光が爆発的に放出され、固体表面がエッチングされる現象をいう。

また、上記貼り合わせウェーハ５０では、第１のウェーハ１０と第２のウェーハ２０との２枚のウェーハを貼り合わせたが、ウェーハの枚数を増加し、積層デバイスＤにおける半導体デバイスの積層数を増やしてもよい。この場合、貼り合わせるウェーハの界面に、上記と同様にしてＳｉＮ−Ｓｉ結合層５１を形成して接合する。

また、上記の実施の形態においては、上記各ステップは別々の装置で実施されてもよいし、同一の装置で実施されてもよい。

以上説明したように、本発明は、複数の半導体デバイスが積層された積層デバイスを製造する際に有用であり、周囲の雰囲気によって積層デバイスのデバイス特性が悪化することを防止できるという効果を有する。

１０第１のウェーハ
１１第１基台
１１ａ表面
１１ｂ裏面
１２第１分割予定ライン
１３第１半導体デバイス
１４ＳｉＮ膜
２０第２のウェーハ
２１第２基台
２１ａ表面
２１ｂ裏面
２２第２分割予定ライン
２３第２半導体デバイス
２５Ｓｉ膜
２７シラン膜
４１シラン組成物４１
５０貼り合わせウェーハ
５１ＳｉＮ−Ｓｉ結合層
５６貫通電極
Ｄ積層デバイス

Claims

複数の半導体デバイスが積層された積層デバイスの製造方法であって、
基台表面に設定された交差する複数の分割予定ラインで区画される各領域に第１半導体デバイスが形成された第１のウェーハの接合面にＳｉＮ膜を形成する第１のウェーハＳｉＮ膜形成ステップと、
基台表面に設定された交差する複数の分割予定ラインで区画される各領域に第２半導体デバイスが形成された第２のウェーハの接合面にＳｉ膜を形成する第２のウェーハＳｉ膜形成ステップと、
該第１のウェーハＳｉＮ膜形成ステップと第２のウェーハＳｉ膜形成ステップとを実施した後に、該第２のウェーハのＳｉ膜側と該第１のウェーハのＳｉＮ膜側とを対面させると共に、該第１半導体デバイスと該第２半導体デバイスとを対応させた状態で当接させ、ＳｉＮとＳｉとが化学結合により接合し、貼り合わせウェーハを形成する貼り合わせウェーハ形成ステップと、
該貼り合わせウェーハ形成ステップを実施した後に、該第１のウェーハの露呈面側から該第１半導体デバイス及び該第１のウェーハの基台に貫通電極を形成して、該第１半導体デバイスを対応する第２半導体デバイスに接続する貫通電極形成ステップと、
該貫通電極形成ステップを実施した後に、該貼り合わせウェーハを該分割予定ラインに沿って個々の積層デバイスへ分割する分割ステップと、
を備える積層デバイスの製造方法。
該第１のウェーハの該接合面は、該第１のウェーハの該基台裏面側に形成され、
該第２のウェーハの該接合面は、該第２のウェーハの該基台表面側に形成される請求項１記載の積層デバイスの製造方法。
該第２のウェーハＳｉ膜形成ステップにおいては、該第２のウェーハの表面に、シラン組成物を噴射してシラン膜を形成するシラン膜形成ステップと、
該シラン膜形成ステップを実施した後に、該シラン膜に熱処理を行ってＳｉ膜を形成する熱処理ステップと、を備える請求項１又は２記載の積層デバイスの製造方法。
該熱処理ステップは、該シラン膜上に高温ガス噴射又はレーザー光線照射を実施しながら該シラン膜の表面全面を走査すること、を特徴とする請求項３記載の積層デバイスの製造方法。