JP6318016B2 - 積層デバイスの製造方法 - Google Patents
積層デバイスの製造方法 Download PDFInfo
- Publication number
- JP6318016B2 JP6318016B2 JP2014119343A JP2014119343A JP6318016B2 JP 6318016 B2 JP6318016 B2 JP 6318016B2 JP 2014119343 A JP2014119343 A JP 2014119343A JP 2014119343 A JP2014119343 A JP 2014119343A JP 6318016 B2 JP6318016 B2 JP 6318016B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor
- laminated
- semiconductor wafer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 107
- 229920005989 resin Polymers 0.000 claims description 24
- 239000011347 resin Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 15
- 238000002360 preparation method Methods 0.000 claims description 13
- 238000010030 laminating Methods 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 128
- 230000001070 adhesive effect Effects 0.000 description 18
- 239000000853 adhesive Substances 0.000 description 17
- 238000005520 cutting process Methods 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000000227 grinding Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000002679 ablation Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000005357 flat glass Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
Images
Landscapes
- Laser Beam Processing (AREA)
- Dicing (AREA)
Description
12 第1分割予定ライン
13 第1半導体デバイス
15 第1デバイスチップ
20 第2半導体ウェーハ
22 第2分割予定ライン
23 第2半導体デバイス
25 第2デバイスチップ
40 サポート基板
42 樹脂
44 仮ウェーハ
50 貼り合わせウェーハ
52 積層ウェーハ
58 貫通電極
D 積層デバイス
Claims (2)
- 表面に設定された交差する複数の分割予定ラインで区画される各領域に第1半導体デバイスが形成された第1半導体ウェーハから分割された第1デバイスチップと、表面に設定された交差する複数の分割予定ラインで区画される各領域に第2半導体デバイスが形成された第2半導体ウェーハから分割された第2デバイスチップと、が積層されて形成された積層デバイスの製造方法であって、
該第1半導体ウェーハを該分割予定ラインに沿って複数の第1デバイスチップに分割する第1半導体ウェーハ分割ステップと、
該第1半導体ウェーハ分割ステップを実施した後に、該第2半導体デバイスに対応させて複数の該第1デバイスチップを位置付けつつ隣接する該第1デバイスチップ間を樹脂で充填して形成された薄平板形状の仮ウェーハを該第2半導体ウェーハの該表面に積層させた積層ウェーハを準備する積層ウェーハ準備ステップと、
該積層ウェーハ準備ステップを実施した後に、該第1デバイスチップ間の該樹脂に貫通電極を形成して、各該第1デバイスチップの該第1半導体デバイスと該第2半導体ウェーハの各該第2半導体デバイスとを接続する貫通電極形成ステップと、
該貫通電極形成ステップを実施した後、該積層ウェーハを個々の積層デバイスへと分割する分割ステップと、
を備えたことを特徴とする積層デバイスの製造方法。 - 該積層ウェーハ準備ステップは、
該第1半導体ウェーハ分割ステップを実施した後に、平板形状のサポート基板上に、該第1デバイスチップを該第2半導体ウェーハの各該第2半導体デバイスに対応させた位置に位置付けて、複数の該第1デバイスチップを配設するとともに、隣接する該第1デバイスチップ間に樹脂を充填して薄平板形状の仮ウェーハを形成する仮ウェーハ形成ステップと、
該仮ウェーハ形成ステップを実施した後に、該仮ウェーハの該第1デバイスチップの裏面側を該第2半導体ウェーハの該表面に対面させるとともに、該仮ウェーハの該第1デバイスチップと該第2半導体ウェーハの該第2半導体デバイスとを対応させて貼り合わせて、貼り合わせウェーハを形成する貼り合わせウェーハ形成ステップと、
該貼り合わせウェーハ形成ステップを実施した後に、該貼り合わせウェーハから該サポート基板を剥離するサポート基板剥離ステップと、
を備えたことを特徴とする請求項1記載の積層デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014119343A JP6318016B2 (ja) | 2014-06-10 | 2014-06-10 | 積層デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014119343A JP6318016B2 (ja) | 2014-06-10 | 2014-06-10 | 積層デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015233075A JP2015233075A (ja) | 2015-12-24 |
JP6318016B2 true JP6318016B2 (ja) | 2018-04-25 |
Family
ID=54934376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014119343A Active JP6318016B2 (ja) | 2014-06-10 | 2014-06-10 | 積層デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6318016B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116918036A (zh) * | 2021-03-09 | 2023-10-20 | 东京毅力科创株式会社 | 半导体芯片的制造方法和基板处理装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1041624A1 (en) * | 1999-04-02 | 2000-10-04 | Interuniversitair Microelektronica Centrum Vzw | Method of transferring ultra-thin substrates and application of the method to the manufacture of a multilayer thin film device |
KR100885924B1 (ko) * | 2007-08-10 | 2009-02-26 | 삼성전자주식회사 | 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법 |
JP5172751B2 (ja) * | 2009-03-19 | 2013-03-27 | 株式会社東芝 | 三次元積層型半導体集積回路の製造方法 |
JP5748198B2 (ja) * | 2010-12-20 | 2015-07-15 | 株式会社ディスコ | 積層デバイスの製造方法及び積層デバイス |
JP5943544B2 (ja) * | 2010-12-20 | 2016-07-05 | 株式会社ディスコ | 積層デバイスの製造方法及び積層デバイス |
-
2014
- 2014-06-10 JP JP2014119343A patent/JP6318016B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015233075A (ja) | 2015-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6391999B2 (ja) | 積層デバイスの製造方法 | |
JP6385727B2 (ja) | 貼り合わせウェーハ形成方法 | |
WO2011108327A1 (ja) | 再配列ウェーハの製造方法および半導体装置の製造方法 | |
TWI655744B (zh) | 積層元件的製造方法 | |
US6914327B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6298723B2 (ja) | 貼り合わせウェーハ形成方法 | |
CN103021888B (zh) | 用于制造包括高可靠性晶粒底填充的集成电路***的方法 | |
TW201822307A (zh) | 中介載板的製造方法 | |
JP6298720B2 (ja) | 積層デバイスの製造方法 | |
CN103107137B (zh) | 芯片的制造方法 | |
JP6341554B2 (ja) | 半導体装置の製造方法 | |
CN111710646B (zh) | 一种多晶圆划片方法及半导体结构 | |
CN106531638B (zh) | 包括堆叠的半导体裸芯块的半导体装置及其制造方法 | |
JP6318016B2 (ja) | 積層デバイスの製造方法 | |
JP4528758B2 (ja) | 転写テープ及びこの転写テープを用いた半導体装置の製造方法 | |
JP6349121B2 (ja) | 積層デバイスの製造方法 | |
JP2017050408A (ja) | 積層ウェーハの製造方法 | |
JP6266402B2 (ja) | 積層デバイスの製造方法 | |
JP2022164271A (ja) | 積層デバイスチップの製造方法 | |
JP2014220443A (ja) | パッケージ基板の加工方法 | |
JP6195483B2 (ja) | 積層ウェーハの加工方法 | |
TWI621231B (zh) | 晶片封裝結構的製作方法與基板結構 | |
JP2022191043A (ja) | デバイスの製造方法 | |
JP4874769B2 (ja) | 表面保護テープ及びこの表面保護テープを用いた半導体装置の製造方法 | |
KR20110014794A (ko) | 적층용 단위 칩 및 그 제조방법과, 단위 칩을 이용한 3차원 적층 칩 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180402 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6318016 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |