JP2015185828A - 電子部品内蔵多層配線板およびその製造方法 - Google Patents
電子部品内蔵多層配線板およびその製造方法 Download PDFInfo
- Publication number
- JP2015185828A JP2015185828A JP2014064074A JP2014064074A JP2015185828A JP 2015185828 A JP2015185828 A JP 2015185828A JP 2014064074 A JP2014064074 A JP 2014064074A JP 2014064074 A JP2014064074 A JP 2014064074A JP 2015185828 A JP2015185828 A JP 2015185828A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- opening
- built
- layer
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 238000000034 method Methods 0.000 title description 23
- 239000004020 conductor Substances 0.000 claims abstract description 114
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000000463 material Substances 0.000 claims description 68
- 238000007772 electroless plating Methods 0.000 claims description 36
- 238000007747 plating Methods 0.000 claims description 22
- 238000009713 electroplating Methods 0.000 claims description 20
- 238000005192 partition Methods 0.000 claims description 10
- 238000010030 laminating Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 abstract description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 19
- 239000011889 copper foil Substances 0.000 description 10
- 239000011800 void material Substances 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000011162 core material Substances 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0284—Details of three-dimensional rigid printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
- H01L2224/251—Disposition
- H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82009—Pre-treatment of the connector or the bonding area
- H01L2224/8203—Reshaping, e.g. forming vias
- H01L2224/82035—Reshaping, e.g. forming vias by heating means
- H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0344—Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/09154—Bevelled, chamferred or tapered edge
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10022—Non-printed resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/1003—Non-printed inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10522—Adjacent components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】配線層のパターニングに用いるレジストパターン形成用フィルムと配線層の下地層との間のボイドを削減することによる導体パターンの断線や短絡の抑制。
【解決手段】電子部品内蔵配線板10は、導体層31が形成されている基材20と、導体層21の一部が除去されて形成される開口部22と、開口部22により露出する基材20を貫通して形成されるキャビティ20aと、キャビティ20a内に内蔵される電子部品23aと、電子部品23aおよび基材20上に積層される絶縁層24と、絶縁層24の上に形成される配線層31とを備える。そして、開口部22の第1辺221側のキャビティ20aと導体層21との間に露出する基材20の幅S1が、開口部22の第1辺221と対向する第2辺222側のキャビティ20aと導体層21との間に露出する基材20の幅S2より広くされている。
【選択図】図2
【解決手段】電子部品内蔵配線板10は、導体層31が形成されている基材20と、導体層21の一部が除去されて形成される開口部22と、開口部22により露出する基材20を貫通して形成されるキャビティ20aと、キャビティ20a内に内蔵される電子部品23aと、電子部品23aおよび基材20上に積層される絶縁層24と、絶縁層24の上に形成される配線層31とを備える。そして、開口部22の第1辺221側のキャビティ20aと導体層21との間に露出する基材20の幅S1が、開口部22の第1辺221と対向する第2辺222側のキャビティ20aと導体層21との間に露出する基材20の幅S2より広くされている。
【選択図】図2
Description
本発明は、電子部品内蔵多層配線板、およびその製造方法に関する。
特許文献1には、両面に導体層が設けられ、導体層の一部が除去された領域に貫通孔が設けられる配線板と、貫通孔内に内蔵される電子部品と、貫通孔内の電子部品の周囲、電子部品の上下両面および配線板の上下両面の上に形成される絶縁層と、絶縁層上に形成される配線層とを有する電子部品内蔵配線板が開示されている。
特許文献1に示される電子部品内蔵配線板では、絶縁層の材料が硬化時に収縮するため、電子部品の周囲の絶縁層の表面に凹みができ易い。このため、絶縁層上に形成された配線層のパターニング工程においてレジストパターン形成用のフィルムを配線層に積層するときに、凹み部分において配線層とフィルムとの間に隙間(ボイド)が生じることがある。配線層とフィルムとの間にボイドがあると、ボイド部分の配線層が正常にパターニングされず、導体パターンの断線や短絡が生じることがある。
本発明の目的は、電子部品内蔵多層配線板において、絶縁層上に形成される配線層をパターニングするときのレジストパターン形成用フィルムと配線層との間のボイドの発生を少なくすることである。そして、導体パターンの断線や短絡の発生を少なくすることである。
本発明の電子部品内蔵多層配線板は、少なくとも一面に導体層が形成されている基材と、前記導体層の一部が除去されて形成される開口部と、前記開口部により露出する前記基材を貫通して形成されるキャビティと、前記キャビティ内に内蔵される電子部品と、前記電子部品および前記基材上に積層される絶縁層と、前記絶縁層の上に形成される配線層とを備えている。そして、前記開口部の第1辺側の前記キャビティと前記導体層との間に露出する前記基材の幅S1が、前記開口部の第1辺側と対向する第2辺側の前記キャビティと前記導体層との間に露出する前記基材の幅S2より広くなるように形成されている。
ここに「開口部の第1辺」および「開口部の第1辺側と対向する第2辺」とは、開口部の外周において、対向する2つの直線部分だけを意味するのではなく、あらゆる平面形状の開口部の外周上の一部分、および、この一部分に向かい合う位置の外周上の他の部分を意味している。
本発明の電子部品内蔵多層配線板の製造方法は、基材の少なくとも一面に導体層を形成することと、前記形成される導体層の一部を除去して開口部を形成することと、前記開口部の第1辺側に露出する前記基材の幅が、前記開口部の第1辺と対向する第2辺側に露出する前記基材の幅より広くなるように、貫通孔を形成することと、前記貫通孔に電子部品を内蔵することと、前記内蔵される電子部品ならびに、前記基材上に、絶縁層を形成することと、前記絶縁層の上に配線層を形成することとを含む。
本発明によれば、電子部品の周囲の絶縁層の表面に生じる凹みの傾斜が、導体層の一部が除去されて設けられる開口部の第2辺側に生じる凹みよりも第1辺側に生じる凹みにおいて緩やかとなる。このため、第1辺側の凹みにおいて、レジストパターン形成用のフィルムが凹みの形状に追従し易くなるので、フィルムと導体層との間にボイドが生じ難くなる。その結果、導体パターンの断線や短絡が発生し難くなる。
つぎに、本発明の一実施形態の電子部品内蔵多層配線板が、図面を参照しながら説明される。以下の説明では、本発明の実施形態の電子部品内蔵多層配線板の基材に近い層が下層または内層と称され、基材から遠い層が上層または外層と称される。
本実施形態の電子部品内蔵多層配線板10(以下、電子部品内蔵多層配線板は、単に「配線板」と称される)は、図1および図2に示されるように、基材20の第1面F1上に形成される導体層21の一部が矩形の形状に除去されて設けられる開口部22と、開口部22により露出する基材20を貫通して形成される平面形状が矩形のキャビティ20aと、キャビティ20a内に内蔵される電子部品23aと、電子部品23aの周囲および上、ならびに基材20上に積層される絶縁層24と、絶縁層24の上に形成される配線層31とを備えている。本実施形態では、図2に示されるように、配線層31は、絶縁層24上に形成される無電解めっき膜31aと無電解めっき膜31a上に形成される電気めっき膜31bとで構成されている。なお、図1には、絶縁層24が積層される前の状態が示されている。また、本実施形態では、キャビティ20aの内壁面201aは、図2に示されるように、テーパー面に形成されているので、図1などに示される平面図においても面として示され得るが、各平面図を明りょうなものにするために、図1および図3A〜3Cでは省略されている。
図1に示されるように、本実施形態では、導体層21の開口部22の第1辺221側においてキャビティ20aと導体層21との間に露出する基材20の幅S1(以下、「導体層21の開口部22の第1辺221側においてキャビティ20aと導体層21との間に露出する基材20の幅S1」は、単に「第1辺221側の基材20の幅S1」と称される)が、導体層21の開口部22の第1辺221と対向する第2辺222側のキャビティ20aと導体層21との間に露出する基材20の幅S2(以下、「導体層21の開口部22の第2辺222側においてキャビティ20aと導体層21との間に露出する基材20の幅S2」は、単に「第2辺222側の基材20の幅S2」と称される)より広く形成されている。図2に示されるように、電子部品23aとキャビティ20aの内壁面201aとの間の絶縁層24の表面には、凹み241、242ができている。しかしながら、前述のように、第1辺221側の基材20の幅S1が、第2辺222側の基材20の幅S2より広く形成されているため、開口部22の第1辺221側の凹み241は、第2辺222側の凹み242よりも傾斜が緩やかになっている。
換言すると、本実施形態では、図1に示されるように、導体層21の開口部22は、第1辺221側の基材20の幅S1が第2辺222側の基材20の幅S2より広くなるように、キャビティ20aが開口部22の中央ではなく第2辺222側寄りに位置するように設けられる。一方、電子部品23aがキャビティ20aの中央付近に配置され、絶縁層24は、図2に示されるように、電子部品23a上や導体層21上よりも、キャビティ20a内の電子部品23aが配置されていない部分、すなわち、電子部品23aとキャビティ20aの内壁面201aとの隙間の部分で厚くなる。絶縁層24は加熱して硬化されるときに収縮する傾向にあり、その収縮量は、厚さの厚い部分で大きくなる。このため、絶縁層24の表面には、電子部品23aとキャビティ20aの内壁面201aとの隙間の部分付近を底部とする凹み241、242が生じ易い。凹み241が拡大して示される図6により理解されるように、凹みの傾斜は、絶縁層24が積層される部分のうちで最も高い位置にある導体層21の端部(開口部22の壁面)から凹み241が生じる部分、すなわち、電子部品23aとキャビティ20aの内壁面201aとの隙間の部分までの距離が長いほど緩やかになる。本実施形態では、前述のように、キャビティ20aが開口部22の中央ではなく第2辺222側寄りに位置するように設けられる。その結果、第1辺221側のキャビティ20aの内壁面201aから導体層21までの距離、すなわち、第1辺221側の基材20の幅S1が、第2辺222側のキャビティ20aの内壁面201aから導体層21までの距離、すなわち、第2辺222側の基材20の幅S2より広くなるため、第1辺221側の凹み241の傾斜の方が第2辺222側の凹み242の傾斜よりも緩やかになる。
このように絶縁層24の表面の凹み241の傾斜が緩やかになると、配線板10の製造工程中の配線層31のパターニング工程おいて、無電解めっき膜31aと無電解めっき膜31a上に積層されるレジストパターン形成用フィルム71(図5I参照、以下、レジストパターン形成用フィルムは、単にレジストフィルムと称される)との間にボイドができ難くなる。以下に、配線層31のパターニング工程におけるレジストフィルム71の積層工程が説明される。なお、配線板10全体の製造工程は後述される。本実施形態の配線層31のパターニング工程では、図5Iに示されるように、基材20の第1面F1側に形成されている絶縁層24上に無電解めっき膜31aが形成され、電気めっき膜31b(図2参照)が形成されない部分をマスクするためのレジストフィルム71が無電解めっき膜31a上に積層される。レジストフィルム71には、一般的な、感光性ドライフィルムが用いられる。しかしながら、これに限定されず、非感光性のレジストフィルムなどが用いられてもよい。
レジストフィルム71は、無電解めっき膜31aとの間にエアーを巻き込んでボイドを生じさせないように適切な温度のもとでローラー(図示せず)などにより加圧されながら、好ましくは、基材20の一方の側から他方の側に向かって順次積層される。また、レジストフィルム71は、無電解めっき膜31aの表面に多少の凹凸があっても、その凹凸に追従して積層され得るように柔軟性を備えて形成されている。しかしながら、図7に示されるように、積層される面に急峻な傾斜の凹み243があると、レジストフィルム71が凹み243の形状に追従できずに、凹み243内にエアーを巻き込んでしまうことがある。この結果、無電解めっき膜31aとレジストフィルム71との間にボイド81が発生する。しかしながら、本実施形態では、導体層21の開口部22の第1辺221側に生じる凹み241の傾斜が緩やかなので、このようなボイド81が発生し難い。
なお、図2に示されるように、絶縁層24の表面の凹みは、導体層21の開口部22の第1辺221側および第2辺222側の両方において生じ得る。しかしながら、第1辺221側および第2辺222側の両方に同程度の傾斜の凹みが生じていても、配線板10の一方から順次積層されるレジストフィルム71が先に積層される側の凹み上にはボイドが生じ難い傾向にある。この理由の1つとしては、レジストフィルム71の積層方向において、レジストフィルム71が後から積層される側の凹みの直ぐ後方には導体層21の開口部22の壁面があるのに対して、先に積層される側の凹みの後方には存在しないためエアーが抜け易くなっており、その結果ボイドが発生し難くなっていることが考えられる。この点に鑑みると、導体層21の開口部22の両側ではなく一方の側の基材20だけがその幅を広くされることが、導体層21の開口部22が必要以上に大きくならずに、効果的に導体パターンの断線や短絡が抑制されるため好ましい。本実施形態では、第1辺221側の基材20の幅S1だけが広くされ、その結果、第1辺221側の基材20の幅S1が第2辺222側の基材20の幅S2よりも広くされている。そして、本実施形態の配線板10の配線層31のパターニング工程において、好ましくは、レジストフィルム71が、第2辺222側から第1辺221側に順次積層される。
第1辺221側の基材20の幅S1は、広ければ広いほど、凹み241の傾斜が緩やかになり、その結果、レジストフィルム71と無電解めっき膜31aとの間にボイドが発生し難くなる点で好ましいが、ある程度以上の広さにしても、ボイドの抑制効果は飽和してしまい、導体層21の開口部22のサイズだけが大きくなる。このため、第1辺221側の基材20の幅S1と第2辺222側の基材20の幅S2との比S1/S2は、1.0より大きく、かつ、4.0より小さいことが好ましく、より好ましくは2.0である。
第1辺221側の基材20の幅S1の絶対値の好ましい値は、図6中、t1〜t3およびBで示される各部の寸法に応じて変わり得る。これら各部の寸法は、一般的には、それぞれ、基材20の厚さt1=100〜600mm、電子部品23aの厚さt2=80〜600mm、導体層21の厚さt3=5〜40mm、および、電子部品23aとキャビティ20aの内壁201aとの間隔B=30〜150mmにされる可能性がある。このような場合において、第1辺221側の基材20の幅S1の絶対値は、電子部品23aとキャビティ20aの内壁201aとの間隔B以上であり、基材20の厚さt1および電子部品23aの厚さt2以下であることが好ましく、すなわち、S1=30〜600mmの範囲内にあることが好ましい。
図1に示される例では、導体層21の開口部22の短手方向と平行な第1辺221および第2辺222において、第1辺221側の基材20の幅S1が、第2辺222側の基材20の幅S2より広く形成されている。しかしながら、第1辺221および第2辺222は、このような構成に限定されず、たとえば、図3Aに示されるように、第1辺221および第2辺222が、開口部22の長手方向と平行な辺であってもよい。図3Aに示される例では、矩形の平面形状に設けられている導体層21の開口部22の長手方向に、矩形の平面形状の長手方向を揃えてキャビティ20aが形成され、矩形の平面形状の電子部品23aが、キャビティ20aと長手方向を揃えて配置されている。そして、開口部22の長手方向と平行な第1辺221および第2辺222において、第1辺221側の基材20の幅S1が、第2辺222側の基材20の幅S2より広く形成されている。
導体層21の開口部22の形状およびキャビティ20aの形状は、矩形に限定されず、あらゆる形状に形成され得るが、平行、かつ対向する2つの辺を有する形状、たとえば、矩形、トラック状の形状、および、偶数の辺を有する正多角形などの形状に形成され、開口部22とキャビティ20aとが、略同じ形状に形成されるのが好ましい。
図1に示される例では、導体層21の1つの開口部22内に1つのキャビティ20aが形成され、1つのキャビティ20aの中に電子部品23aが1つだけ配置されているが、キャビティおよび電子部品の数はこれに限定されず、図3Bに示されるように、1つの開口部22内に複数のキャビティが形成され、1つのキャビティ内に複数個の電子部品が配置されてもよい。図3Bに示される例では、導体層21に設けられている開口部22内に、全体として略矩形の形状の2つのキャビティ20b、20cが、長手方向を揃えて、導体層21が除去されている基材20を隔壁202として短手方向に並べて形成されている。キャビティ20bには略矩形の形状の2個の電子部品23bが、および、キャビティ20cには略矩形の形状の2個の電子部品23cが、長手方向をそれぞれキャビティ20b、20cの長手方向に揃えて、キャビティ20b、20cの長手方向に並べて配置されている。キャビティ20bおよびキャビティ20cそれぞれの内壁面201b、201cには、電子部品23bまたは電子部品23cの間に伸びる突起203が、基材20と一体で形成されている。突起203により、電子部品23b同士が互いに近づく方向への位置ずれ、および電子部品23c同士が互いに近づく方向への位置ずれが防がれる。そして、第1辺221側の基材20の幅S1が、第1辺221と対向する第2辺222側の基材20の幅S2より広く形成されている。したがって、図1に示される例と同様に、配線板10の製造工程において、レジストフィルム71(図5I参照)と無電解めっき膜31aとの間にボイドができ難くなる。その結果、配線層31に形成される導体パターンの断線や短絡が発生し難くなる。なお、隔壁202の幅S3は、第2辺222側の基材20の幅S2よりも広く形成されていることが好ましい。隔壁202の幅S3は、第1辺221側の基材20の幅S1よりも広くても、狭くても、または同じであってもよい。
図3Bに示される例では、キャビティ20b内に配置される2個の電子部品23bとキャビティ20c内に配置される2個の電子部品23cとは長手方向を揃えて配置されているが、電子部品23bおよび電子部品23cの配置方向はこれに限定されず、たとえば、図3Cに示されるように、キャビティ20bに配置される電子部品23bとキャビティ20cに配置される電子部品23cとが、互いに異なる向きで配置されてもよい。図3Cに示される例では、導体層21の1つの開口部22内に、略矩形の平面視形状のキャビティ20b、20cが、基材20の一部を隔壁202として並べて形成されている。キャビティ20b内には、略矩形の形状の2個の電子部品23bが、長手方向が隔壁202の長さ方向と直交するように向きを揃えて、それぞれ配置されている。また、キャビティ20c内には、略矩形の形状の2個の電子部品23cが、長手方向が隔壁202の長さ方向と平行になるように向きを揃えてそれぞれ配置されている。すなわち、電子部品23bと電子部品23cとは、互いに直交する向きで、それぞれ配置されている。また、キャビティ20bおよびキャビティ20cそれぞれの内壁面201b、201cには、図3Bと同様に電子部品23bおよび電子部品23cの位置ずれを防ぐ突起203が、基材20と一体で形成されている。そして、第1辺221側の基材20の幅S1が、第1辺221と対向する第2辺222側の基材20の幅S2より広く形成されている。したがって、図1に示される例と同様に、配線板10の製造工程において、レジストフィルム71(図5I参照)と無電解めっき膜31aとの間にボイドができ難くなる。その結果、配線層31に形成される導体パターンの断線や短絡が発生し難くなる。
図2に示されるように、本実施形態の配線板10には、導体層21、絶縁層24および配線層31に加えて、その他の構成要素が備えられていてもよい。たとえば、配線層31上には、ソルダーレジスト32が形成されている。絶縁層24には、導体層21と配線層31とを接続するビア導体25a、および電子部品23aの電極231と配線層31とを接続するビア導体25bが設けられている。また、基材20の第1面F1側と同様に、第1面F1の反対側の面(第2面)F2上に第2導体層41が設けられている。そして、第2導体層41上に、第2絶縁層44、ならびに、第2配線層51を構成する無電解めっき膜51aおよび電気めっき膜51bが順に形成され、さらに第2配線層51上にソルダーレジスト52が形成されている。第2絶縁層44には、第2導体層41と第2配線層51とを接続するビア導体45a、および電子部品23aの電極231と第2配線層51とを接続するビア導体45bが設けられている。また、基材20にスルーホール導体28が設けられ、導体層21と第2導体層41とがスルーホール導体28により接続されている。
本実施形態では、基材20は、ガラスクロスなどの心材にエポキシ樹脂を含浸させて形成される絶縁性材料(以下、このような絶縁性材料はガラエポと称される)からなる。しかしながら、基材20は、ガラエポの他のあらゆる絶縁性材料で構成されてよい。
絶縁層24および第2絶縁層44は、ガラスクロスを含んでいない、無機フィラー入りのエポキシ樹脂で形成されている。しかしながら、絶縁層24および第2絶縁層44の材料は、これに限定されるものではなく、たとえば、エポキシ樹脂の他、ビスマレイミドトリアジン樹脂(BT樹脂)、イミド樹脂(ポリイミド)などが用いられてもよい。また、絶縁層24および第2絶縁層44の材料は、ガラスクロスなどの心材を含んでいてもよく、前述のガラエポなどが用いられてもよい。本実施形態では、絶縁層24および第2絶縁層44により電子部品23a〜23cの周りが完全に覆われる。これにより電子部品23a〜23cが保護されると共に、キャビティ20a〜20c内の所定の位置に固定される。
本実施形態では、電子部品23a〜23cは、それぞれチップ型のコンデンサである。電子部品23a〜23cは、図1または図3Bに示されるように、略長方形の平面形状に形成され、長手方向の両端部それぞれに電極231を備えている。電子部品23a〜23cは、本実施形態のようなコンデンサに限られず、他のあらゆる電子部品が用いられてもよい。たとえば、電子部品23a〜23cは、チップ型のインダクタや抵抗器、または、ベアチップ状態の半導体装置であってもよい。また、電子部品23a〜23cは、互いに異なる種類の電子部品であってもよい。また、1つのキャビティ20a〜20c内に異なる種類の電子部品が混在していてもよい。
ビア導体25a、25b、45a、45b、およびスルーホール導体28は、好ましくは、めっきにより形成され、たとえば、無電解めっき膜および電気めっき膜のいずれか、または両方を含んでいてよい。各ビア導体およびスルーホール導体の材料は特に限定されないが、好ましくは銅が用いられる。ビア導体25a、25b、45a、45b、およびスルーホール導体28は、フィルド導体またはコンフォーマル導体であってよい。
本実施形態では、導体層21および第2導体層41は、銅箔ならびに銅箔上に形成される無電解めっき膜および電気めっき膜から構成される。しかしながら、各導体層の構成はこれらに限定されない。たとえば、銅箔や電気めっき膜が含まれていなくともよい。また、各導体層の材料は、好ましくは銅が用いられる。しかしながら、他の導電性材料が各導体層の材料に用いられてもよい。
つぎに、図1に示される実施形態の配線板10の製造方法が、図4および図5A〜5Kを参照して説明される。まず、図4中、S11で示されるステップでは、基材20にスルーホール導体28が形成される。具体的には、図5Aに示されるように、出発材料として、基材20の両面に銅箔21aが設けられている両面銅張積層板15が準備される。本実施形態では、基材20は完全に硬化した状態のガラエポからなる。
続いて、図5Bに示されるように、基材20の第1面F1側および第2面F2側から両面銅張積層板15の同じ位置に、たとえばCO2レーザーを用いてレーザー光が照射される。これによりスルーホール281が形成される。スルーホール281の形成後、好ましくは、スルーホール281に対してデスミアが行われ得る。また、レーザー光の吸収効率を高めるため、レーザー照射の前に銅箔21aの表面が黒化処理されてもよい。また、ドリルまたはエッチングなど、レーザー加工以外の方法でスルーホール281が形成されてもよい。ただし、微細加工がし易いので、好ましくは、レーザー加工が用いられる。
引き続き、たとえばパネルめっき法により、銅箔21a上およびスルーホール281内に、たとえば銅のめっき膜21bが形成される。具体的には、まず無電解めっきが行われ、続けて、その無電解めっき膜をシード層として電気めっきが行われることにより、無電解めっき膜および電気めっき膜からなるめっき膜21bが形成される。これにより、スルーホール281内がめっき膜21bで満たされ、スルーホール導体28が形成される。また、銅箔21aおよびめっき膜21bからなる導体層21および第2導体層41が形成される。
続いて、図4中、S12で示されるステップで、導体層21および第2導体層41がパターニングされる。具体的には、まず、導体層21の導体パターンが設けられる領域がエッチングレジスト膜で覆われ、同様に、第2面F2側の第2導体層41の導体パターンが設けられる領域もエッチングレジスト膜で覆われる。そして、エッチングレジスト膜で覆われない部分(エッチングレジスト膜の開口部から露出する部分)のめっき膜21bおよび銅箔21aが除去される。この結果、図5Cに示されるように、所定の領域が除去されている導体層21および第2導体層41が、基材20の第1面F1および第2面F2上にそれぞれできあがる。導体層21、第2導体層41は、各図面において1つの層で示されているが、本実施形態では、具体的には、それぞれ、たとえば銅箔(下層)、無電解銅めっき膜(中間層)、および電気銅めっき膜(上層)の3層からなる。
本実施形態では、導体層21のパターニング工程において、図5Cおよび図5Dに示されるように、導体層21の一部を除去することにより、第1辺221および第1辺221に対向する第2辺222を有する開口部22が設けられる。ここで、開口部22は、図5Cおよび図5Dに示されるように、後述の工程でキャビティ20aが設けられる領域200aが開口部22内で第2辺222側寄りに位置するように設けられる。このように開口部22が設けられることにより、キャビティ20aが設けられたときに第1辺221側の基材20の幅S1が、第2辺222側の基材20の幅S2よりも広くなる。本実施形態では、図5Cに示されるように、基材20の第2面F2上にも、同様に、第2導体層41の一部が除去されることにより開口部42が形成される。本実施形態では、後述のように、キャビティ20a(図5E参照)の内壁面201a(図5E参照)が、基材20の第1面F1側から第2面F2側にかけてキャビティ20aの内方に向かうテーパー面に形成される。このため、キャビティ20aが設けられる領域は、第2面F2側の方が第1面F1側よりも小さくなる。これに応じて、本実施形態では、第2導体層41の開口部42は、導体層21の開口部22よりも小さくされる。こうすることにより、第2導体層において導体パターンを設けることが可能な領域がより多く確保されるので、配線板10のパターン設計の自由度が向上する。
続いて、基材20にキャビティ20aが設けられる。具体的には、たとえば図5Dに二点鎖線で示されるキャビティ20aが設けられる領域200aの輪郭に沿って、基材20の第1面F1側からレーザー光が照射され、基材20からキャビティ20aに対応する領域が切り取られる。この結果、図5Eに示されるように、基材20にキャビティ20aが設けられる。本実施形態では、導体層21の開口部22および第2導体層41の開口部42の中央よりも開口部22の第2辺222側寄りにキャビティ20aが設けられる。この結果、第1辺221側の基材20の幅S1が、第2辺222側の基材20の幅S2よりも広くなる。なお、図3Bおよび図3Cに示されるように、基材20を隔壁202として複数のキャビティ20b、20cが設けられる場合、および/または、突起203がキャビティ20a〜20cの内壁面201a〜201cに設けられる場合は、それぞれの形状に応じて基材20から所定の領域が切り取られる。本実施形態では、基材20の第1面F1側からレーザー光が照射されるため、第2面F2側では第1面F1側よりもレーザー光による加工量が少なくなる。このため、図5Eに示されるように、キャビティ20aの内壁面201aは、第1面F1側から第2面F2側にかけてキャビティ20aの内方に向かうテーパー面に形成される。キャビティ20aを設ける方法は、レーザー光によるものに限定されず、たとえば、ドリル研削により設けられてもよく、金型などにより打ち抜かれてもよい。
続いて、図4中、S13で示されるステップで、電子部品23aがキャビティ20a内に配置される。具体的には、まず、たとえばPET(ポリエチレンテレフタレート)からなるキャリア61が、基材20の第2面F2に貼り付けられる。これにより、図5Fに示されるように、キャビティ20aの一方の開口がキャリア61で塞がれる。本実施形態では、キャリア61は一方の側に粘着性を有する粘着シート(たとえばテープ)からなり、たとえば、この粘着性を有する側が基材20に接着される。続いて、図5Fに示されるように、電子部品23aが、たとえば、部品実装機のノズル(図示せず)などによりピックアップされ、キャビティ20a内のキャリア61上に配置される。
続いて、図4中、S14で示されるステップで、基材20の第1および第2面F1、F2上、ならびにキャビティ20a内に絶縁層24が形成される。具体的には、まず、図5Gに示される基材20の第1面F1上および電子部品23a上に、半硬化状態の絶縁層24が配され、続けて、基材20の厚さ方向にプレスされる。これにより絶縁層24から流出する絶縁性樹脂がキャビティ20a内に流れ込む。この結果、図5Gに示されるように、キャビティ20a内の電子部品23aと基材20との間に絶縁層24から流出する絶縁性樹脂が充填され、これらの領域にも絶縁層24が形成される。
つぎに、キャビティ20a内の絶縁層24と電子部品23aとが仮溶着される。具体的には、絶縁層24を構成する樹脂が電子部品23aを支持できる程度の接着性を発現するように加熱される。これにより、電子部品23aが絶縁層24により支持される。その後、キャリア61が除去される。なお、電子部品23aとキャビティ20aの内壁201aとの間の部分の絶縁層24の表面には、図5Gに示されるように、凹み241、242が生じることがある。なお、この段階では、絶縁層24は半硬化しているだけで完全には硬化していない。しかしながら、これに限定されず、この時点で絶縁層24が完全に硬化していてもよい。
続いて、基材20の第2面F2上に、電子部品23aを覆うように半硬化状態の第2絶縁層44が設けられ、たとえばプレスにより基材20に接着される。その後、絶縁層24および第2絶縁層44が加熱され、それぞれ完全に硬化される。その結果、電子部品23aの周囲および上層側、ならびに基材20の上層側に、完全に硬化した絶縁層24および第2絶縁層44がそれぞれ形成される(図5H参照)。
つぎに、図4中、S15に示されるステップで、ビア導体および配線層が形成される。具体的には、まず、図5Iに示されるように、たとえばレーザーにより、絶縁層24にビアホール251が形成され、第2絶縁層44にビアホール451が形成される。ビアホール251は絶縁層24を貫通し、ビアホール451は第2絶縁層44を貫通する。その後、好ましくは、デスミアが行われる。
次いで、たとえば化学めっき法により、絶縁層24上、第2絶縁層44上、ビアホール251内、およびビアホール451内に、たとえば銅からなる無電解めっき膜31a、51aが形成される。なお、無電解めっきに先行して、たとえば浸漬によりパラジウム等からなる触媒が絶縁層24および第2絶縁層44の表面に吸着されてもよい。なお、無電解めっき膜31a、51aは、後述の電気めっき膜31b、51bのシード層として機能する。しかしながら、電気めっき膜31b、51bのシード層は無電解めっき膜に限られず、たとえば、スパッタ膜などがシード層として用いられてもよい。
次いで、前述のように、レジストフィルム71が、無電解めっき膜31a上に積層される。本実施形態では、第1辺221側の基材20の幅S1が、第2辺222側の基材20の幅S2よりも広くされているので、レジストフィルム71は、前述のように、好ましくは、第2辺222側から第1辺221側に向かって順次積層される。図示されていないが、本実施形態では、無電解めっき膜51a上にも、同様にレジストフィルムが積層される。
つぎに、レジストフィルム71が、露光および現像される。この結果、図5Jに示されるように、無電解めっき膜31a上の導体パターンが形成されない領域に、めっきレジストパターンのマスク部71aが形成される。同様に、無電解めっき膜51a上の導体パターンが形成されない領域にマスク部71aが形成される。換言すると、無電解めっき膜31a、51aの導体パターンが形成される部分が露出する開口部を有するめっきレジストパターンが形成される。
続いて、めっきレジストパターンの開口部、すなわち、マスク部71aが形成されていない部分の無電解めっき膜31a、51a上に、たとえばパターンめっき法により、たとえば銅の電気めっき膜31b、51bが形成される。これにより、無電解めっき膜31aと電気めっき膜31bからなり、電気めっき膜31bが所定のパターンにパターニングされている配線層31が形成される。同時に、無電解めっき膜51aと電気めっき膜51bからなり、電気めっき膜51bが所定のパターンにパターニングされている第2配線層51が形成される。またこれに伴って、ビアホール251が電気めっき膜31bで満たされ、ビアホール451が電気めっき膜51bで満たされる。この結果、ビア導体25a、25b、45a、45bが形成される。
その後、たとえば所定の剥離液によりめっきレジストパターンのマスク部71aが除去され、続けてマスク部71aの除去により露出する部分の無電解めっき膜31a、51aが除去されることにより、図5Kに示されるように、配線層31および第2配線層51が所定のパターンにパターニングされる。
本実施形態の配線板10は、配線層31および第2配線層51のパターニング後に、図5Kに示されるように、ソルダーレジスト32、52が形成されてもよい。さらに、ソルダーレジスト32、52に覆われない配線層31上および第2配線層51上に、たとえばNi/Au、Ni/Pd/Au、Pd/AuまたはSnなどからなる耐食層(図示せず)が形成されてもよい。また、液状の保護材料内への浸漬や保護材料の吹付けなどにより、有機保護膜(OSP)からなる耐食層が形成されてもよい。或いは、図2、図5Kに示されるソルダーレジスト32、52の開口部に、はんだコート層(図示せず)が形成されてもよい。この結果、図1および図5Kに示される本実施形態の配線板10が完成する。
本実施形態の配線板10には、たとえば図5Kに示されるように、外付けの電子部品100(たとえばICチップ)が実装されてもよく、また、配線板10が他の配線板200(たとえばマザーボード)に実装されてもよい。
本実施形態では、配線板10は、基材20の両面に導体層および配線層が形成されているが、これに限定されず、たとえば、絶縁層および配線層が基材20の片側だけに形成される片面配線板であってもよい。また、配線層31上および/または第2配線層51上に、さらに一組またはそれ以上の組の絶縁層および配線層が形成されていてもよい。
また、本実施形態の配線板10の製造方法は、図4および図5A〜5Kを参照して説明された方法に限定されず、その条件や順序などは任意に変更され得る。また、特定の工程が省略されてもよく、別の工程が追加されてもよい。
10 電子部品内蔵配線板
15 両面銅張積層板
20 基材
20a、20b、20c キャビティ
201a、201b、201c キャビティの内壁面
21 導体層
21a 銅箔
21b めっき膜
22 導体層の開口部
221 導体層の開口部の第1辺
222 導体層の開口部の第2辺
23、23b、23c 電子部品
24 絶縁層
241、242 243 凹み
25a、25b ビア導体
28 スルーホール導体
31 配線層
31a 無電解めっき膜
31b 電気めっき膜
32 ソルダーレジスト
41 第2導体層
42 第2導体層の開口部
44 第2絶縁層
45a、45b ビア導体
51 第2配線層
52 ソルダーレジスト
71 レジストパターン形成用フィルム
81 ボイド
F1 基材の第1面
F2 基材の第2面
15 両面銅張積層板
20 基材
20a、20b、20c キャビティ
201a、201b、201c キャビティの内壁面
21 導体層
21a 銅箔
21b めっき膜
22 導体層の開口部
221 導体層の開口部の第1辺
222 導体層の開口部の第2辺
23、23b、23c 電子部品
24 絶縁層
241、242 243 凹み
25a、25b ビア導体
28 スルーホール導体
31 配線層
31a 無電解めっき膜
31b 電気めっき膜
32 ソルダーレジスト
41 第2導体層
42 第2導体層の開口部
44 第2絶縁層
45a、45b ビア導体
51 第2配線層
52 ソルダーレジスト
71 レジストパターン形成用フィルム
81 ボイド
F1 基材の第1面
F2 基材の第2面
Claims (10)
- 少なくとも一面に導体層が形成されている基材と、
前記導体層の一部が除去されて形成される開口部と、
前記開口部により露出する前記基材を貫通して形成されるキャビティと、
前記キャビティ内に内蔵される電子部品と、
前記電子部品および前記基材上に積層される絶縁層と、
前記絶縁層の上に形成される配線層とを備えた、電子部品内蔵多層配線板であって、
前記開口部の第1辺側の前記キャビティと前記導体層との間に露出する前記基材の幅S1が、前記開口部の第1辺側と対向する第2辺側の前記キャビティと前記導体層との間に露出する前記基材の幅S2より広くなるように形成されている。 - 請求項1記載の電子部品内蔵多層配線板であって、1つの前記開口部内に、前記基材を隔壁として複数のキャビティが形成されている。
- 請求項2記載の電子部品内蔵多層配線板であって、前記複数のキャビティを隔てる前記隔壁の幅S3、前記開口部の前記第1辺側に露出する前記基材の幅S1および前記第2辺側に露出する前記基材の幅S2が、S2<S3<S1、またはS2<S1<S3の関係にある。
- 請求項1〜3のいずれか1項に記載の電子部品内蔵多層配線板であって、1つの前記キャビティ内に、少なくとも2個の電子部品が内蔵されている。
- 請求項4記載の電子部品内蔵多層配線板であって、前記キャビティ内の前記少なくとも2個の電子部品の間に、前記キャビティの内壁から伸びる突起が前記基材と一体で形成されている。
- 請求項5記載の電子部品内蔵多層配線板であって、
前記電子部品が矩形状の平面形状に形成されており、
2つの前記キャビティが、前記基材を隔壁として、並べて、平面視で矩形状にそれぞれ形成され、
前記2つのキャビティそれぞれに、2個の前記電子部品が向きを揃えて並べて内蔵され、
前記2つのキャビティの一方に内蔵される前記2個の電子部品は、前記2つのキャビティの他方に内蔵される前記2個の電子部品と直交する向きで内蔵されており、
前記2つのキャビティのそれぞれに内蔵される前記2個の電子部品の間に、前記突起が形成されている。 - 請求項1〜6のいずれか1項に記載の電子部品内蔵多層配線板であって、前記配線層は、前記絶縁層上に形成される無電解めっき膜上に設けられるめっきレジストパターンに沿って形成されており、前記めっきレジストパターンは、前記開口部の前記第2辺側から前記開口部の前記第1辺側に向かって前記無電解めっき膜上に順次ラミネートされるフィルム状めっきレジストの一部が除去されることにより形成される。
- 請求項1〜7のいずれか1項に記載の電子部品内蔵多層配線板であって、前記開口部の前記第1辺側に露出する前記基材の幅S1と前記第2辺側に露出する前記基材の幅S2との比S1/S2が、1.0<(S1/S2)<4.0である。
- 電子部品内蔵多層配線板の製造方法であって、
基材の少なくとも一面に導体層を形成することと、
前記形成される導体層の一部を除去して開口部を形成することと、
前記開口部の第1辺側に露出する前記基材の幅が、前記開口部の第1辺と対向する第2辺側に露出する前記基材の幅より広くなるように、貫通孔を形成することと、
前記貫通孔に電子部品を内蔵することと、
前記内蔵される電子部品ならびに、前記基材上に、絶縁層を形成することと、
前記絶縁層の上に配線層を形成すること
とを含む。 - 請求項9記載の電子部品内蔵多層配線板の製造方法であって、
前記配線層を形成することが、
前記絶縁層の上に無電解めっき膜を形成することと、
前記開口部の第2辺側から第1辺側に向かって順次前記無電解めっき膜上にフィルム状めっきレジストをラミネートすることと、
前記フィルム状めっきレジストを露光および現像し、開口部を有するめっきレジストパターンを形成することと、
前記めっきレジストパターンの開口部に電気めっき膜を形成すること
とを含む。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014064074A JP2015185828A (ja) | 2014-03-26 | 2014-03-26 | 電子部品内蔵多層配線板およびその製造方法 |
US14/669,329 US9282635B2 (en) | 2014-03-26 | 2015-03-26 | Multilayer wiring board with built-in electronic component and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014064074A JP2015185828A (ja) | 2014-03-26 | 2014-03-26 | 電子部品内蔵多層配線板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015185828A true JP2015185828A (ja) | 2015-10-22 |
Family
ID=54192455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014064074A Pending JP2015185828A (ja) | 2014-03-26 | 2014-03-26 | 電子部品内蔵多層配線板およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9282635B2 (ja) |
JP (1) | JP2015185828A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016063046A (ja) * | 2014-09-17 | 2016-04-25 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
JP2019134138A (ja) * | 2018-02-02 | 2019-08-08 | 新光電気工業株式会社 | 電子部品内蔵基板及びその製造方法と電子部品装置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015035496A (ja) * | 2013-08-09 | 2015-02-19 | イビデン株式会社 | 電子部品内蔵配線板の製造方法 |
JP6373605B2 (ja) * | 2014-03-05 | 2018-08-15 | 新光電気工業株式会社 | 配線基板、及び、配線基板の製造方法 |
JP6334962B2 (ja) | 2014-03-05 | 2018-05-30 | 新光電気工業株式会社 | 配線基板、及び、配線基板の製造方法 |
JP2015220281A (ja) * | 2014-05-15 | 2015-12-07 | イビデン株式会社 | プリント配線板 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8373073B2 (en) | 2009-05-29 | 2013-02-12 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
JP5001395B2 (ja) * | 2010-03-31 | 2012-08-15 | イビデン株式会社 | 配線板及び配線板の製造方法 |
JP2012151372A (ja) * | 2011-01-20 | 2012-08-09 | Ibiden Co Ltd | 配線板及びその製造方法 |
-
2014
- 2014-03-26 JP JP2014064074A patent/JP2015185828A/ja active Pending
-
2015
- 2015-03-26 US US14/669,329 patent/US9282635B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016063046A (ja) * | 2014-09-17 | 2016-04-25 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
JP2019134138A (ja) * | 2018-02-02 | 2019-08-08 | 新光電気工業株式会社 | 電子部品内蔵基板及びその製造方法と電子部品装置 |
Also Published As
Publication number | Publication date |
---|---|
US20150282305A1 (en) | 2015-10-01 |
US9282635B2 (en) | 2016-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8586875B2 (en) | Wiring board and method for manufacturing the same | |
US8541695B2 (en) | Wiring board and method for manufacturing the same | |
JP6711509B2 (ja) | プリント回路基板、半導体パッケージ及びその製造方法 | |
US7768116B2 (en) | Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same | |
US8624127B2 (en) | Wiring board and method for manufacturing the same | |
JP7074409B2 (ja) | 素子内蔵型印刷回路基板 | |
JP2015185828A (ja) | 電子部品内蔵多層配線板およびその製造方法 | |
JP2009277916A (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
TWI479972B (zh) | Multi - layer flexible printed wiring board and manufacturing method thereof | |
US20150334844A1 (en) | Printed wiring board | |
US11812556B2 (en) | Printed circuit board and manufacturing method thereof | |
US8729405B2 (en) | Wiring board and method for manufacturing the same | |
US9859221B2 (en) | Multilayer wiring board with built-in electronic component | |
JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
KR100674295B1 (ko) | 다층 인쇄회로기판의 제조방법 | |
US20120152606A1 (en) | Printed wiring board | |
JP4319917B2 (ja) | 部品内蔵配線板の製造方法 | |
KR101987378B1 (ko) | 인쇄회로기판의 제조 방법 | |
KR20100095742A (ko) | 임베디드 기판 제조방법 및 이를 이용한 임베디드 기판 구조 | |
JP2020004930A (ja) | プリント配線板 | |
KR20130065216A (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
JP5857632B2 (ja) | 回路基板、回路基板の製造方法及び電子装置 | |
KR102268385B1 (ko) | 인쇄회로기판 및 인쇄회로기판의 제조 방법 | |
KR20130008332A (ko) | 인쇄회로기판 및 그 제조방법 | |
JP2010182927A (ja) | プリント配線板の製造方法及びその方法で製造されたプリント配線板 |