JP2015185828A - 電子部品内蔵多層配線板およびその製造方法 - Google Patents

電子部品内蔵多層配線板およびその製造方法 Download PDF

Info

Publication number
JP2015185828A
JP2015185828A JP2014064074A JP2014064074A JP2015185828A JP 2015185828 A JP2015185828 A JP 2015185828A JP 2014064074 A JP2014064074 A JP 2014064074A JP 2014064074 A JP2014064074 A JP 2014064074A JP 2015185828 A JP2015185828 A JP 2015185828A
Authority
JP
Japan
Prior art keywords
electronic component
opening
built
layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014064074A
Other languages
English (en)
Inventor
豊高 島部
Toyotaka Shimabe
豊高 島部
俊輔 酒井
Shunsuke Sakai
俊輔 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2014064074A priority Critical patent/JP2015185828A/ja
Priority to US14/669,329 priority patent/US9282635B2/en
Publication of JP2015185828A publication Critical patent/JP2015185828A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0344—Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】配線層のパターニングに用いるレジストパターン形成用フィルムと配線層の下地層との間のボイドを削減することによる導体パターンの断線や短絡の抑制。
【解決手段】電子部品内蔵配線板１０は、導体層３１が形成されている基材２０と、導体層２１の一部が除去されて形成される開口部２２と、開口部２２により露出する基材２０を貫通して形成されるキャビティ２０ａと、キャビティ２０ａ内に内蔵される電子部品２３ａと、電子部品２３ａおよび基材２０上に積層される絶縁層２４と、絶縁層２４の上に形成される配線層３１とを備える。そして、開口部２２の第１辺２２１側のキャビティ２０ａと導体層２１との間に露出する基材２０の幅Ｓ１が、開口部２２の第１辺２２１と対向する第２辺２２２側のキャビティ２０ａと導体層２１との間に露出する基材２０の幅Ｓ２より広くされている。
【選択図】図２

Description

本発明は、電子部品内蔵多層配線板、およびその製造方法に関する。
特許文献１には、両面に導体層が設けられ、導体層の一部が除去された領域に貫通孔が設けられる配線板と、貫通孔内に内蔵される電子部品と、貫通孔内の電子部品の周囲、電子部品の上下両面および配線板の上下両面の上に形成される絶縁層と、絶縁層上に形成される配線層とを有する電子部品内蔵配線板が開示されている。
特開２０１２−１０９６１０号公報
特許文献１に示される電子部品内蔵配線板では、絶縁層の材料が硬化時に収縮するため、電子部品の周囲の絶縁層の表面に凹みができ易い。このため、絶縁層上に形成された配線層のパターニング工程においてレジストパターン形成用のフィルムを配線層に積層するときに、凹み部分において配線層とフィルムとの間に隙間（ボイド）が生じることがある。配線層とフィルムとの間にボイドがあると、ボイド部分の配線層が正常にパターニングされず、導体パターンの断線や短絡が生じることがある。
本発明の目的は、電子部品内蔵多層配線板において、絶縁層上に形成される配線層をパターニングするときのレジストパターン形成用フィルムと配線層との間のボイドの発生を少なくすることである。そして、導体パターンの断線や短絡の発生を少なくすることである。
本発明の電子部品内蔵多層配線板は、少なくとも一面に導体層が形成されている基材と、前記導体層の一部が除去されて形成される開口部と、前記開口部により露出する前記基材を貫通して形成されるキャビティと、前記キャビティ内に内蔵される電子部品と、前記電子部品および前記基材上に積層される絶縁層と、前記絶縁層の上に形成される配線層とを備えている。そして、前記開口部の第１辺側の前記キャビティと前記導体層との間に露出する前記基材の幅Ｓ１が、前記開口部の第１辺側と対向する第２辺側の前記キャビティと前記導体層との間に露出する前記基材の幅Ｓ２より広くなるように形成されている。
ここに「開口部の第１辺」および「開口部の第１辺側と対向する第２辺」とは、開口部の外周において、対向する２つの直線部分だけを意味するのではなく、あらゆる平面形状の開口部の外周上の一部分、および、この一部分に向かい合う位置の外周上の他の部分を意味している。
本発明の電子部品内蔵多層配線板の製造方法は、基材の少なくとも一面に導体層を形成することと、前記形成される導体層の一部を除去して開口部を形成することと、前記開口部の第１辺側に露出する前記基材の幅が、前記開口部の第１辺と対向する第２辺側に露出する前記基材の幅より広くなるように、貫通孔を形成することと、前記貫通孔に電子部品を内蔵することと、前記内蔵される電子部品ならびに、前記基材上に、絶縁層を形成することと、前記絶縁層の上に配線層を形成することとを含む。
本発明によれば、電子部品の周囲の絶縁層の表面に生じる凹みの傾斜が、導体層の一部が除去されて設けられる開口部の第２辺側に生じる凹みよりも第１辺側に生じる凹みにおいて緩やかとなる。このため、第１辺側の凹みにおいて、レジストパターン形成用のフィルムが凹みの形状に追従し易くなるので、フィルムと導体層との間にボイドが生じ難くなる。その結果、導体パターンの断線や短絡が発生し難くなる。
本発明の一実施形態の電子部品内蔵多層配線板の電子部品が内蔵されているキャビティの平面図。 図１のＡ−Ａ断面図。 図１に示される電子部品内蔵多層配線板の変形例の平面図。 図１に示される電子部品内蔵多層配線板の他の変形例の平面図。 図１に示される電子部品内蔵多層配線板のさらに別の変形例の平面図。 図１に示される電子部品内蔵多層配線板の製造方法のフローチャート。 図１に示される電子部品内蔵多層配線板の製造方法の各工程の説明図。 図１に示される電子部品内蔵多層配線板の製造方法の各工程の説明図。 図１に示される電子部品内蔵多層配線板の製造方法の各工程の説明図。 図１に示される電子部品内蔵多層配線板の製造方法の各工程の説明図。 図１に示される電子部品内蔵多層配線板の製造方法の各工程の説明図。 図１に示される電子部品内蔵多層配線板の製造方法の各工程の説明図。 図１に示される電子部品内蔵多層配線板の製造方法の各工程の説明図。 図１に示される電子部品内蔵多層配線板の製造方法の各工程の説明図。 図１に示される電子部品内蔵多層配線板の製造方法の各工程の説明図。 図１に示される電子部品内蔵多層配線板の製造方法の各工程の説明図。 図１に示される電子部品内蔵多層配線板の製造方法の各工程の説明図。 図１に示される電子部品内蔵多層配線板の製造工程において絶縁層表面の凹みに追従して積層されているレジストパターン形成用フィルムを示す断面図。 従来の電子部品内蔵多層配線板の製造工程で生じるボイドを示す断面図。
つぎに、本発明の一実施形態の電子部品内蔵多層配線板が、図面を参照しながら説明される。以下の説明では、本発明の実施形態の電子部品内蔵多層配線板の基材に近い層が下層または内層と称され、基材から遠い層が上層または外層と称される。
本実施形態の電子部品内蔵多層配線板１０（以下、電子部品内蔵多層配線板は、単に「配線板」と称される）は、図１および図２に示されるように、基材２０の第１面Ｆ１上に形成される導体層２１の一部が矩形の形状に除去されて設けられる開口部２２と、開口部２２により露出する基材２０を貫通して形成される平面形状が矩形のキャビティ２０ａと、キャビティ２０ａ内に内蔵される電子部品２３ａと、電子部品２３ａの周囲および上、ならびに基材２０上に積層される絶縁層２４と、絶縁層２４の上に形成される配線層３１とを備えている。本実施形態では、図２に示されるように、配線層３１は、絶縁層２４上に形成される無電解めっき膜３１ａと無電解めっき膜３１ａ上に形成される電気めっき膜３１ｂとで構成されている。なお、図１には、絶縁層２４が積層される前の状態が示されている。また、本実施形態では、キャビティ２０ａの内壁面２０１ａは、図２に示されるように、テーパー面に形成されているので、図１などに示される平面図においても面として示され得るが、各平面図を明りょうなものにするために、図１および図３Ａ〜３Ｃでは省略されている。
図１に示されるように、本実施形態では、導体層２１の開口部２２の第１辺２２１側においてキャビティ２０ａと導体層２１との間に露出する基材２０の幅Ｓ１（以下、「導体層２１の開口部２２の第１辺２２１側においてキャビティ２０ａと導体層２１との間に露出する基材２０の幅Ｓ１」は、単に「第１辺２２１側の基材２０の幅Ｓ１」と称される）が、導体層２１の開口部２２の第１辺２２１と対向する第２辺２２２側のキャビティ２０ａと導体層２１との間に露出する基材２０の幅Ｓ２（以下、「導体層２１の開口部２２の第２辺２２２側においてキャビティ２０ａと導体層２１との間に露出する基材２０の幅Ｓ２」は、単に「第２辺２２２側の基材２０の幅Ｓ２」と称される）より広く形成されている。図２に示されるように、電子部品２３ａとキャビティ２０ａの内壁面２０１ａとの間の絶縁層２４の表面には、凹み２４１、２４２ができている。しかしながら、前述のように、第１辺２２１側の基材２０の幅Ｓ１が、第２辺２２２側の基材２０の幅Ｓ２より広く形成されているため、開口部２２の第１辺２２１側の凹み２４１は、第２辺２２２側の凹み２４２よりも傾斜が緩やかになっている。
換言すると、本実施形態では、図１に示されるように、導体層２１の開口部２２は、第１辺２２１側の基材２０の幅Ｓ１が第２辺２２２側の基材２０の幅Ｓ２より広くなるように、キャビティ２０ａが開口部２２の中央ではなく第２辺２２２側寄りに位置するように設けられる。一方、電子部品２３ａがキャビティ２０ａの中央付近に配置され、絶縁層２４は、図２に示されるように、電子部品２３ａ上や導体層２１上よりも、キャビティ２０ａ内の電子部品２３ａが配置されていない部分、すなわち、電子部品２３ａとキャビティ２０ａの内壁面２０１ａとの隙間の部分で厚くなる。絶縁層２４は加熱して硬化されるときに収縮する傾向にあり、その収縮量は、厚さの厚い部分で大きくなる。このため、絶縁層２４の表面には、電子部品２３ａとキャビティ２０ａの内壁面２０１ａとの隙間の部分付近を底部とする凹み２４１、２４２が生じ易い。凹み２４１が拡大して示される図６により理解されるように、凹みの傾斜は、絶縁層２４が積層される部分のうちで最も高い位置にある導体層２１の端部（開口部２２の壁面）から凹み２４１が生じる部分、すなわち、電子部品２３ａとキャビティ２０ａの内壁面２０１ａとの隙間の部分までの距離が長いほど緩やかになる。本実施形態では、前述のように、キャビティ２０ａが開口部２２の中央ではなく第２辺２２２側寄りに位置するように設けられる。その結果、第１辺２２１側のキャビティ２０ａの内壁面２０１ａから導体層２１までの距離、すなわち、第１辺２２１側の基材２０の幅Ｓ１が、第２辺２２２側のキャビティ２０ａの内壁面２０１ａから導体層２１までの距離、すなわち、第２辺２２２側の基材２０の幅Ｓ２より広くなるため、第１辺２２１側の凹み２４１の傾斜の方が第２辺２２２側の凹み２４２の傾斜よりも緩やかになる。
このように絶縁層２４の表面の凹み２４１の傾斜が緩やかになると、配線板１０の製造工程中の配線層３１のパターニング工程おいて、無電解めっき膜３１ａと無電解めっき膜３１ａ上に積層されるレジストパターン形成用フィルム７１（図５Ｉ参照、以下、レジストパターン形成用フィルムは、単にレジストフィルムと称される）との間にボイドができ難くなる。以下に、配線層３１のパターニング工程におけるレジストフィルム７１の積層工程が説明される。なお、配線板１０全体の製造工程は後述される。本実施形態の配線層３１のパターニング工程では、図５Ｉに示されるように、基材２０の第１面Ｆ１側に形成されている絶縁層２４上に無電解めっき膜３１ａが形成され、電気めっき膜３１ｂ（図２参照）が形成されない部分をマスクするためのレジストフィルム７１が無電解めっき膜３１ａ上に積層される。レジストフィルム７１には、一般的な、感光性ドライフィルムが用いられる。しかしながら、これに限定されず、非感光性のレジストフィルムなどが用いられてもよい。
レジストフィルム７１は、無電解めっき膜３１ａとの間にエアーを巻き込んでボイドを生じさせないように適切な温度のもとでローラー（図示せず）などにより加圧されながら、好ましくは、基材２０の一方の側から他方の側に向かって順次積層される。また、レジストフィルム７１は、無電解めっき膜３１ａの表面に多少の凹凸があっても、その凹凸に追従して積層され得るように柔軟性を備えて形成されている。しかしながら、図７に示されるように、積層される面に急峻な傾斜の凹み２４３があると、レジストフィルム７１が凹み２４３の形状に追従できずに、凹み２４３内にエアーを巻き込んでしまうことがある。この結果、無電解めっき膜３１ａとレジストフィルム７１との間にボイド８１が発生する。しかしながら、本実施形態では、導体層２１の開口部２２の第１辺２２１側に生じる凹み２４１の傾斜が緩やかなので、このようなボイド８１が発生し難い。
なお、図２に示されるように、絶縁層２４の表面の凹みは、導体層２１の開口部２２の第１辺２２１側および第２辺２２２側の両方において生じ得る。しかしながら、第１辺２２１側および第２辺２２２側の両方に同程度の傾斜の凹みが生じていても、配線板１０の一方から順次積層されるレジストフィルム７１が先に積層される側の凹み上にはボイドが生じ難い傾向にある。この理由の１つとしては、レジストフィルム７１の積層方向において、レジストフィルム７１が後から積層される側の凹みの直ぐ後方には導体層２１の開口部２２の壁面があるのに対して、先に積層される側の凹みの後方には存在しないためエアーが抜け易くなっており、その結果ボイドが発生し難くなっていることが考えられる。この点に鑑みると、導体層２１の開口部２２の両側ではなく一方の側の基材２０だけがその幅を広くされることが、導体層２１の開口部２２が必要以上に大きくならずに、効果的に導体パターンの断線や短絡が抑制されるため好ましい。本実施形態では、第１辺２２１側の基材２０の幅Ｓ１だけが広くされ、その結果、第１辺２２１側の基材２０の幅Ｓ１が第２辺２２２側の基材２０の幅Ｓ２よりも広くされている。そして、本実施形態の配線板１０の配線層３１のパターニング工程において、好ましくは、レジストフィルム７１が、第２辺２２２側から第１辺２２１側に順次積層される。
第１辺２２１側の基材２０の幅Ｓ１は、広ければ広いほど、凹み２４１の傾斜が緩やかになり、その結果、レジストフィルム７１と無電解めっき膜３１ａとの間にボイドが発生し難くなる点で好ましいが、ある程度以上の広さにしても、ボイドの抑制効果は飽和してしまい、導体層２１の開口部２２のサイズだけが大きくなる。このため、第１辺２２１側の基材２０の幅Ｓ１と第２辺２２２側の基材２０の幅Ｓ２との比Ｓ１／Ｓ２は、１．０より大きく、かつ、４．０より小さいことが好ましく、より好ましくは２．０である。
第１辺２２１側の基材２０の幅Ｓ１の絶対値の好ましい値は、図６中、ｔ１〜ｔ３およびＢで示される各部の寸法に応じて変わり得る。これら各部の寸法は、一般的には、それぞれ、基材２０の厚さｔ１＝１００〜６００ｍｍ、電子部品２３ａの厚さｔ２＝８０〜６００ｍｍ、導体層２１の厚さｔ３＝５〜４０ｍｍ、および、電子部品２３ａとキャビティ２０ａの内壁２０１ａとの間隔Ｂ＝３０〜１５０ｍｍにされる可能性がある。このような場合において、第１辺２２１側の基材２０の幅Ｓ１の絶対値は、電子部品２３ａとキャビティ２０ａの内壁２０１ａとの間隔Ｂ以上であり、基材２０の厚さｔ１および電子部品２３ａの厚さｔ２以下であることが好ましく、すなわち、Ｓ１＝３０〜６００ｍｍの範囲内にあることが好ましい。
図１に示される例では、導体層２１の開口部２２の短手方向と平行な第１辺２２１および第２辺２２２において、第１辺２２１側の基材２０の幅Ｓ１が、第２辺２２２側の基材２０の幅Ｓ２より広く形成されている。しかしながら、第１辺２２１および第２辺２２２は、このような構成に限定されず、たとえば、図３Ａに示されるように、第１辺２２１および第２辺２２２が、開口部２２の長手方向と平行な辺であってもよい。図３Ａに示される例では、矩形の平面形状に設けられている導体層２１の開口部２２の長手方向に、矩形の平面形状の長手方向を揃えてキャビティ２０ａが形成され、矩形の平面形状の電子部品２３ａが、キャビティ２０ａと長手方向を揃えて配置されている。そして、開口部２２の長手方向と平行な第１辺２２１および第２辺２２２において、第１辺２２１側の基材２０の幅Ｓ１が、第２辺２２２側の基材２０の幅Ｓ２より広く形成されている。
導体層２１の開口部２２の形状およびキャビティ２０ａの形状は、矩形に限定されず、あらゆる形状に形成され得るが、平行、かつ対向する２つの辺を有する形状、たとえば、矩形、トラック状の形状、および、偶数の辺を有する正多角形などの形状に形成され、開口部２２とキャビティ２０ａとが、略同じ形状に形成されるのが好ましい。
図１に示される例では、導体層２１の１つの開口部２２内に１つのキャビティ２０ａが形成され、１つのキャビティ２０ａの中に電子部品２３ａが１つだけ配置されているが、キャビティおよび電子部品の数はこれに限定されず、図３Ｂに示されるように、１つの開口部２２内に複数のキャビティが形成され、１つのキャビティ内に複数個の電子部品が配置されてもよい。図３Ｂに示される例では、導体層２１に設けられている開口部２２内に、全体として略矩形の形状の２つのキャビティ２０ｂ、２０ｃが、長手方向を揃えて、導体層２１が除去されている基材２０を隔壁２０２として短手方向に並べて形成されている。キャビティ２０ｂには略矩形の形状の２個の電子部品２３ｂが、および、キャビティ２０ｃには略矩形の形状の２個の電子部品２３ｃが、長手方向をそれぞれキャビティ２０ｂ、２０ｃの長手方向に揃えて、キャビティ２０ｂ、２０ｃの長手方向に並べて配置されている。キャビティ２０ｂおよびキャビティ２０ｃそれぞれの内壁面２０１ｂ、２０１ｃには、電子部品２３ｂまたは電子部品２３ｃの間に伸びる突起２０３が、基材２０と一体で形成されている。突起２０３により、電子部品２３ｂ同士が互いに近づく方向への位置ずれ、および電子部品２３ｃ同士が互いに近づく方向への位置ずれが防がれる。そして、第１辺２２１側の基材２０の幅Ｓ１が、第１辺２２１と対向する第２辺２２２側の基材２０の幅Ｓ２より広く形成されている。したがって、図１に示される例と同様に、配線板１０の製造工程において、レジストフィルム７１（図５Ｉ参照）と無電解めっき膜３１ａとの間にボイドができ難くなる。その結果、配線層３１に形成される導体パターンの断線や短絡が発生し難くなる。なお、隔壁２０２の幅Ｓ３は、第２辺２２２側の基材２０の幅Ｓ２よりも広く形成されていることが好ましい。隔壁２０２の幅Ｓ３は、第１辺２２１側の基材２０の幅Ｓ１よりも広くても、狭くても、または同じであってもよい。
図３Ｂに示される例では、キャビティ２０ｂ内に配置される２個の電子部品２３ｂとキャビティ２０ｃ内に配置される２個の電子部品２３ｃとは長手方向を揃えて配置されているが、電子部品２３ｂおよび電子部品２３ｃの配置方向はこれに限定されず、たとえば、図３Ｃに示されるように、キャビティ２０ｂに配置される電子部品２３ｂとキャビティ２０ｃに配置される電子部品２３ｃとが、互いに異なる向きで配置されてもよい。図３Ｃに示される例では、導体層２１の１つの開口部２２内に、略矩形の平面視形状のキャビティ２０ｂ、２０ｃが、基材２０の一部を隔壁２０２として並べて形成されている。キャビティ２０ｂ内には、略矩形の形状の２個の電子部品２３ｂが、長手方向が隔壁２０２の長さ方向と直交するように向きを揃えて、それぞれ配置されている。また、キャビティ２０ｃ内には、略矩形の形状の２個の電子部品２３ｃが、長手方向が隔壁２０２の長さ方向と平行になるように向きを揃えてそれぞれ配置されている。すなわち、電子部品２３ｂと電子部品２３ｃとは、互いに直交する向きで、それぞれ配置されている。また、キャビティ２０ｂおよびキャビティ２０ｃそれぞれの内壁面２０１ｂ、２０１ｃには、図３Ｂと同様に電子部品２３ｂおよび電子部品２３ｃの位置ずれを防ぐ突起２０３が、基材２０と一体で形成されている。そして、第１辺２２１側の基材２０の幅Ｓ１が、第１辺２２１と対向する第２辺２２２側の基材２０の幅Ｓ２より広く形成されている。したがって、図１に示される例と同様に、配線板１０の製造工程において、レジストフィルム７１（図５Ｉ参照）と無電解めっき膜３１ａとの間にボイドができ難くなる。その結果、配線層３１に形成される導体パターンの断線や短絡が発生し難くなる。
図２に示されるように、本実施形態の配線板１０には、導体層２１、絶縁層２４および配線層３１に加えて、その他の構成要素が備えられていてもよい。たとえば、配線層３１上には、ソルダーレジスト３２が形成されている。絶縁層２４には、導体層２１と配線層３１とを接続するビア導体２５ａ、および電子部品２３ａの電極２３１と配線層３１とを接続するビア導体２５ｂが設けられている。また、基材２０の第１面Ｆ１側と同様に、第１面Ｆ１の反対側の面（第２面）Ｆ２上に第２導体層４１が設けられている。そして、第２導体層４１上に、第２絶縁層４４、ならびに、第２配線層５１を構成する無電解めっき膜５１ａおよび電気めっき膜５１ｂが順に形成され、さらに第２配線層５１上にソルダーレジスト５２が形成されている。第２絶縁層４４には、第２導体層４１と第２配線層５１とを接続するビア導体４５ａ、および電子部品２３ａの電極２３１と第２配線層５１とを接続するビア導体４５ｂが設けられている。また、基材２０にスルーホール導体２８が設けられ、導体層２１と第２導体層４１とがスルーホール導体２８により接続されている。
本実施形態では、基材２０は、ガラスクロスなどの心材にエポキシ樹脂を含浸させて形成される絶縁性材料（以下、このような絶縁性材料はガラエポと称される）からなる。しかしながら、基材２０は、ガラエポの他のあらゆる絶縁性材料で構成されてよい。
絶縁層２４および第２絶縁層４４は、ガラスクロスを含んでいない、無機フィラー入りのエポキシ樹脂で形成されている。しかしながら、絶縁層２４および第２絶縁層４４の材料は、これに限定されるものではなく、たとえば、エポキシ樹脂の他、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）、イミド樹脂（ポリイミド）などが用いられてもよい。また、絶縁層２４および第２絶縁層４４の材料は、ガラスクロスなどの心材を含んでいてもよく、前述のガラエポなどが用いられてもよい。本実施形態では、絶縁層２４および第２絶縁層４４により電子部品２３ａ〜２３ｃの周りが完全に覆われる。これにより電子部品２３ａ〜２３ｃが保護されると共に、キャビティ２０ａ〜２０ｃ内の所定の位置に固定される。
本実施形態では、電子部品２３ａ〜２３ｃは、それぞれチップ型のコンデンサである。電子部品２３ａ〜２３ｃは、図１または図３Ｂに示されるように、略長方形の平面形状に形成され、長手方向の両端部それぞれに電極２３１を備えている。電子部品２３ａ〜２３ｃは、本実施形態のようなコンデンサに限られず、他のあらゆる電子部品が用いられてもよい。たとえば、電子部品２３ａ〜２３ｃは、チップ型のインダクタや抵抗器、または、ベアチップ状態の半導体装置であってもよい。また、電子部品２３ａ〜２３ｃは、互いに異なる種類の電子部品であってもよい。また、１つのキャビティ２０ａ〜２０ｃ内に異なる種類の電子部品が混在していてもよい。
ビア導体２５ａ、２５ｂ、４５ａ、４５ｂ、およびスルーホール導体２８は、好ましくは、めっきにより形成され、たとえば、無電解めっき膜および電気めっき膜のいずれか、または両方を含んでいてよい。各ビア導体およびスルーホール導体の材料は特に限定されないが、好ましくは銅が用いられる。ビア導体２５ａ、２５ｂ、４５ａ、４５ｂ、およびスルーホール導体２８は、フィルド導体またはコンフォーマル導体であってよい。
本実施形態では、導体層２１および第２導体層４１は、銅箔ならびに銅箔上に形成される無電解めっき膜および電気めっき膜から構成される。しかしながら、各導体層の構成はこれらに限定されない。たとえば、銅箔や電気めっき膜が含まれていなくともよい。また、各導体層の材料は、好ましくは銅が用いられる。しかしながら、他の導電性材料が各導体層の材料に用いられてもよい。
つぎに、図１に示される実施形態の配線板１０の製造方法が、図４および図５Ａ〜５Ｋを参照して説明される。まず、図４中、Ｓ１１で示されるステップでは、基材２０にスルーホール導体２８が形成される。具体的には、図５Ａに示されるように、出発材料として、基材２０の両面に銅箔２１ａが設けられている両面銅張積層板１５が準備される。本実施形態では、基材２０は完全に硬化した状態のガラエポからなる。
続いて、図５Ｂに示されるように、基材２０の第１面Ｆ１側および第２面Ｆ２側から両面銅張積層板１５の同じ位置に、たとえばＣＯ2レーザーを用いてレーザー光が照射される。これによりスルーホール２８１が形成される。スルーホール２８１の形成後、好ましくは、スルーホール２８１に対してデスミアが行われ得る。また、レーザー光の吸収効率を高めるため、レーザー照射の前に銅箔２１ａの表面が黒化処理されてもよい。また、ドリルまたはエッチングなど、レーザー加工以外の方法でスルーホール２８１が形成されてもよい。ただし、微細加工がし易いので、好ましくは、レーザー加工が用いられる。
引き続き、たとえばパネルめっき法により、銅箔２１ａ上およびスルーホール２８１内に、たとえば銅のめっき膜２１ｂが形成される。具体的には、まず無電解めっきが行われ、続けて、その無電解めっき膜をシード層として電気めっきが行われることにより、無電解めっき膜および電気めっき膜からなるめっき膜２１ｂが形成される。これにより、スルーホール２８１内がめっき膜２１ｂで満たされ、スルーホール導体２８が形成される。また、銅箔２１ａおよびめっき膜２１ｂからなる導体層２１および第２導体層４１が形成される。
続いて、図４中、Ｓ１２で示されるステップで、導体層２１および第２導体層４１がパターニングされる。具体的には、まず、導体層２１の導体パターンが設けられる領域がエッチングレジスト膜で覆われ、同様に、第２面Ｆ２側の第２導体層４１の導体パターンが設けられる領域もエッチングレジスト膜で覆われる。そして、エッチングレジスト膜で覆われない部分（エッチングレジスト膜の開口部から露出する部分）のめっき膜２１ｂおよび銅箔２１ａが除去される。この結果、図５Ｃに示されるように、所定の領域が除去されている導体層２１および第２導体層４１が、基材２０の第１面Ｆ１および第２面Ｆ２上にそれぞれできあがる。導体層２１、第２導体層４１は、各図面において１つの層で示されているが、本実施形態では、具体的には、それぞれ、たとえば銅箔（下層）、無電解銅めっき膜（中間層）、および電気銅めっき膜（上層）の３層からなる。
本実施形態では、導体層２１のパターニング工程において、図５Ｃおよび図５Ｄに示されるように、導体層２１の一部を除去することにより、第１辺２２１および第１辺２２１に対向する第２辺２２２を有する開口部２２が設けられる。ここで、開口部２２は、図５Ｃおよび図５Ｄに示されるように、後述の工程でキャビティ２０ａが設けられる領域２００ａが開口部２２内で第２辺２２２側寄りに位置するように設けられる。このように開口部２２が設けられることにより、キャビティ２０ａが設けられたときに第１辺２２１側の基材２０の幅Ｓ１が、第２辺２２２側の基材２０の幅Ｓ２よりも広くなる。本実施形態では、図５Ｃに示されるように、基材２０の第２面Ｆ２上にも、同様に、第２導体層４１の一部が除去されることにより開口部４２が形成される。本実施形態では、後述のように、キャビティ２０ａ（図５Ｅ参照）の内壁面２０１ａ（図５Ｅ参照）が、基材２０の第１面Ｆ１側から第２面Ｆ２側にかけてキャビティ２０ａの内方に向かうテーパー面に形成される。このため、キャビティ２０ａが設けられる領域は、第２面Ｆ２側の方が第１面Ｆ１側よりも小さくなる。これに応じて、本実施形態では、第２導体層４１の開口部４２は、導体層２１の開口部２２よりも小さくされる。こうすることにより、第２導体層において導体パターンを設けることが可能な領域がより多く確保されるので、配線板１０のパターン設計の自由度が向上する。
続いて、基材２０にキャビティ２０ａが設けられる。具体的には、たとえば図５Ｄに二点鎖線で示されるキャビティ２０ａが設けられる領域２００ａの輪郭に沿って、基材２０の第１面Ｆ１側からレーザー光が照射され、基材２０からキャビティ２０ａに対応する領域が切り取られる。この結果、図５Ｅに示されるように、基材２０にキャビティ２０ａが設けられる。本実施形態では、導体層２１の開口部２２および第２導体層４１の開口部４２の中央よりも開口部２２の第２辺２２２側寄りにキャビティ２０ａが設けられる。この結果、第１辺２２１側の基材２０の幅Ｓ１が、第２辺２２２側の基材２０の幅Ｓ２よりも広くなる。なお、図３Ｂおよび図３Ｃに示されるように、基材２０を隔壁２０２として複数のキャビティ２０ｂ、２０ｃが設けられる場合、および／または、突起２０３がキャビティ２０ａ〜２０ｃの内壁面２０１ａ〜２０１ｃに設けられる場合は、それぞれの形状に応じて基材２０から所定の領域が切り取られる。本実施形態では、基材２０の第１面Ｆ１側からレーザー光が照射されるため、第２面Ｆ２側では第１面Ｆ１側よりもレーザー光による加工量が少なくなる。このため、図５Ｅに示されるように、キャビティ２０ａの内壁面２０１ａは、第１面Ｆ１側から第２面Ｆ２側にかけてキャビティ２０ａの内方に向かうテーパー面に形成される。キャビティ２０ａを設ける方法は、レーザー光によるものに限定されず、たとえば、ドリル研削により設けられてもよく、金型などにより打ち抜かれてもよい。
続いて、図４中、Ｓ１３で示されるステップで、電子部品２３ａがキャビティ２０ａ内に配置される。具体的には、まず、たとえばＰＥＴ（ポリエチレンテレフタレート）からなるキャリア６１が、基材２０の第２面Ｆ２に貼り付けられる。これにより、図５Ｆに示されるように、キャビティ２０ａの一方の開口がキャリア６１で塞がれる。本実施形態では、キャリア６１は一方の側に粘着性を有する粘着シート（たとえばテープ）からなり、たとえば、この粘着性を有する側が基材２０に接着される。続いて、図５Ｆに示されるように、電子部品２３ａが、たとえば、部品実装機のノズル（図示せず）などによりピックアップされ、キャビティ２０ａ内のキャリア６１上に配置される。
続いて、図４中、Ｓ１４で示されるステップで、基材２０の第１および第２面Ｆ１、Ｆ２上、ならびにキャビティ２０ａ内に絶縁層２４が形成される。具体的には、まず、図５Ｇに示される基材２０の第１面Ｆ１上および電子部品２３ａ上に、半硬化状態の絶縁層２４が配され、続けて、基材２０の厚さ方向にプレスされる。これにより絶縁層２４から流出する絶縁性樹脂がキャビティ２０ａ内に流れ込む。この結果、図５Ｇに示されるように、キャビティ２０ａ内の電子部品２３ａと基材２０との間に絶縁層２４から流出する絶縁性樹脂が充填され、これらの領域にも絶縁層２４が形成される。
つぎに、キャビティ２０ａ内の絶縁層２４と電子部品２３ａとが仮溶着される。具体的には、絶縁層２４を構成する樹脂が電子部品２３ａを支持できる程度の接着性を発現するように加熱される。これにより、電子部品２３ａが絶縁層２４により支持される。その後、キャリア６１が除去される。なお、電子部品２３ａとキャビティ２０ａの内壁２０１ａとの間の部分の絶縁層２４の表面には、図５Ｇに示されるように、凹み２４１、２４２が生じることがある。なお、この段階では、絶縁層２４は半硬化しているだけで完全には硬化していない。しかしながら、これに限定されず、この時点で絶縁層２４が完全に硬化していてもよい。
続いて、基材２０の第２面Ｆ２上に、電子部品２３ａを覆うように半硬化状態の第２絶縁層４４が設けられ、たとえばプレスにより基材２０に接着される。その後、絶縁層２４および第２絶縁層４４が加熱され、それぞれ完全に硬化される。その結果、電子部品２３ａの周囲および上層側、ならびに基材２０の上層側に、完全に硬化した絶縁層２４および第２絶縁層４４がそれぞれ形成される（図５Ｈ参照）。
つぎに、図４中、Ｓ１５に示されるステップで、ビア導体および配線層が形成される。具体的には、まず、図５Ｉに示されるように、たとえばレーザーにより、絶縁層２４にビアホール２５１が形成され、第２絶縁層４４にビアホール４５１が形成される。ビアホール２５１は絶縁層２４を貫通し、ビアホール４５１は第２絶縁層４４を貫通する。その後、好ましくは、デスミアが行われる。
次いで、たとえば化学めっき法により、絶縁層２４上、第２絶縁層４４上、ビアホール２５１内、およびビアホール４５１内に、たとえば銅からなる無電解めっき膜３１ａ、５１ａが形成される。なお、無電解めっきに先行して、たとえば浸漬によりパラジウム等からなる触媒が絶縁層２４および第２絶縁層４４の表面に吸着されてもよい。なお、無電解めっき膜３１ａ、５１ａは、後述の電気めっき膜３１ｂ、５１ｂのシード層として機能する。しかしながら、電気めっき膜３１ｂ、５１ｂのシード層は無電解めっき膜に限られず、たとえば、スパッタ膜などがシード層として用いられてもよい。
次いで、前述のように、レジストフィルム７１が、無電解めっき膜３１ａ上に積層される。本実施形態では、第１辺２２１側の基材２０の幅Ｓ１が、第２辺２２２側の基材２０の幅Ｓ２よりも広くされているので、レジストフィルム７１は、前述のように、好ましくは、第２辺２２２側から第１辺２２１側に向かって順次積層される。図示されていないが、本実施形態では、無電解めっき膜５１ａ上にも、同様にレジストフィルムが積層される。
つぎに、レジストフィルム７１が、露光および現像される。この結果、図５Ｊに示されるように、無電解めっき膜３１ａ上の導体パターンが形成されない領域に、めっきレジストパターンのマスク部７１ａが形成される。同様に、無電解めっき膜５１ａ上の導体パターンが形成されない領域にマスク部７１ａが形成される。換言すると、無電解めっき膜３１ａ、５１ａの導体パターンが形成される部分が露出する開口部を有するめっきレジストパターンが形成される。
続いて、めっきレジストパターンの開口部、すなわち、マスク部７１ａが形成されていない部分の無電解めっき膜３１ａ、５１ａ上に、たとえばパターンめっき法により、たとえば銅の電気めっき膜３１ｂ、５１ｂが形成される。これにより、無電解めっき膜３１ａと電気めっき膜３１ｂからなり、電気めっき膜３１ｂが所定のパターンにパターニングされている配線層３１が形成される。同時に、無電解めっき膜５１ａと電気めっき膜５１ｂからなり、電気めっき膜５１ｂが所定のパターンにパターニングされている第２配線層５１が形成される。またこれに伴って、ビアホール２５１が電気めっき膜３１ｂで満たされ、ビアホール４５１が電気めっき膜５１ｂで満たされる。この結果、ビア導体２５ａ、２５ｂ、４５ａ、４５ｂが形成される。
その後、たとえば所定の剥離液によりめっきレジストパターンのマスク部７１ａが除去され、続けてマスク部７１ａの除去により露出する部分の無電解めっき膜３１ａ、５１ａが除去されることにより、図５Ｋに示されるように、配線層３１および第２配線層５１が所定のパターンにパターニングされる。
本実施形態の配線板１０は、配線層３１および第２配線層５１のパターニング後に、図５Ｋに示されるように、ソルダーレジスト３２、５２が形成されてもよい。さらに、ソルダーレジスト３２、５２に覆われない配線層３１上および第２配線層５１上に、たとえばＮｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ、Ｐｄ／ＡｕまたはＳｎなどからなる耐食層（図示せず）が形成されてもよい。また、液状の保護材料内への浸漬や保護材料の吹付けなどにより、有機保護膜（ＯＳＰ）からなる耐食層が形成されてもよい。或いは、図２、図５Ｋに示されるソルダーレジスト３２、５２の開口部に、はんだコート層（図示せず）が形成されてもよい。この結果、図１および図５Ｋに示される本実施形態の配線板１０が完成する。
本実施形態の配線板１０には、たとえば図５Ｋに示されるように、外付けの電子部品１００（たとえばＩＣチップ）が実装されてもよく、また、配線板１０が他の配線板２００（たとえばマザーボード）に実装されてもよい。
本実施形態では、配線板１０は、基材２０の両面に導体層および配線層が形成されているが、これに限定されず、たとえば、絶縁層および配線層が基材２０の片側だけに形成される片面配線板であってもよい。また、配線層３１上および／または第２配線層５１上に、さらに一組またはそれ以上の組の絶縁層および配線層が形成されていてもよい。
また、本実施形態の配線板１０の製造方法は、図４および図５Ａ〜５Ｋを参照して説明された方法に限定されず、その条件や順序などは任意に変更され得る。また、特定の工程が省略されてもよく、別の工程が追加されてもよい。
１０ 電子部品内蔵配線板
１５ 両面銅張積層板
２０ 基材
２０ａ、２０ｂ、２０ｃ キャビティ
２０１ａ、２０１ｂ、２０１ｃ キャビティの内壁面
２１ 導体層
２１ａ 銅箔
２１ｂ めっき膜
２２ 導体層の開口部
２２１ 導体層の開口部の第１辺
２２２ 導体層の開口部の第２辺
２３、２３ｂ、２３ｃ 電子部品
２４ 絶縁層
２４１、２４２ ２４３ 凹み
２５ａ、２５ｂ ビア導体
２８ スルーホール導体
３１ 配線層
３１ａ 無電解めっき膜
３１ｂ 電気めっき膜
３２ ソルダーレジスト
４１ 第２導体層
４２ 第２導体層の開口部
４４ 第２絶縁層
４５ａ、４５ｂ ビア導体
５１ 第２配線層
５２ ソルダーレジスト
７１ レジストパターン形成用フィルム
８１ ボイド
Ｆ１ 基材の第１面
Ｆ２ 基材の第２面

Claims (10)

  1. 少なくとも一面に導体層が形成されている基材と、
    前記導体層の一部が除去されて形成される開口部と、
    前記開口部により露出する前記基材を貫通して形成されるキャビティと、
    前記キャビティ内に内蔵される電子部品と、
    前記電子部品および前記基材上に積層される絶縁層と、
    前記絶縁層の上に形成される配線層とを備えた、電子部品内蔵多層配線板であって、
    前記開口部の第１辺側の前記キャビティと前記導体層との間に露出する前記基材の幅Ｓ１が、前記開口部の第１辺側と対向する第２辺側の前記キャビティと前記導体層との間に露出する前記基材の幅Ｓ２より広くなるように形成されている。
  2. 請求項１記載の電子部品内蔵多層配線板であって、１つの前記開口部内に、前記基材を隔壁として複数のキャビティが形成されている。
  3. 請求項２記載の電子部品内蔵多層配線板であって、前記複数のキャビティを隔てる前記隔壁の幅Ｓ３、前記開口部の前記第１辺側に露出する前記基材の幅Ｓ１および前記第２辺側に露出する前記基材の幅Ｓ２が、Ｓ２＜Ｓ３＜Ｓ１、またはＳ２＜Ｓ１＜Ｓ３の関係にある。
  4. 請求項１〜３のいずれか１項に記載の電子部品内蔵多層配線板であって、１つの前記キャビティ内に、少なくとも２個の電子部品が内蔵されている。
  5. 請求項４記載の電子部品内蔵多層配線板であって、前記キャビティ内の前記少なくとも２個の電子部品の間に、前記キャビティの内壁から伸びる突起が前記基材と一体で形成されている。
  6. 請求項５記載の電子部品内蔵多層配線板であって、
    前記電子部品が矩形状の平面形状に形成されており、
    ２つの前記キャビティが、前記基材を隔壁として、並べて、平面視で矩形状にそれぞれ形成され、
    前記２つのキャビティそれぞれに、２個の前記電子部品が向きを揃えて並べて内蔵され、
    前記２つのキャビティの一方に内蔵される前記２個の電子部品は、前記２つのキャビティの他方に内蔵される前記２個の電子部品と直交する向きで内蔵されており、
    前記２つのキャビティのそれぞれに内蔵される前記２個の電子部品の間に、前記突起が形成されている。
  7. 請求項１〜６のいずれか１項に記載の電子部品内蔵多層配線板であって、前記配線層は、前記絶縁層上に形成される無電解めっき膜上に設けられるめっきレジストパターンに沿って形成されており、前記めっきレジストパターンは、前記開口部の前記第２辺側から前記開口部の前記第１辺側に向かって前記無電解めっき膜上に順次ラミネートされるフィルム状めっきレジストの一部が除去されることにより形成される。
  8. 請求項１〜７のいずれか１項に記載の電子部品内蔵多層配線板であって、前記開口部の前記第１辺側に露出する前記基材の幅Ｓ１と前記第２辺側に露出する前記基材の幅Ｓ２との比Ｓ１／Ｓ２が、１．０＜（Ｓ１／Ｓ２）＜４．０である。
  9. 電子部品内蔵多層配線板の製造方法であって、
    基材の少なくとも一面に導体層を形成することと、
    前記形成される導体層の一部を除去して開口部を形成することと、
    前記開口部の第１辺側に露出する前記基材の幅が、前記開口部の第１辺と対向する第２辺側に露出する前記基材の幅より広くなるように、貫通孔を形成することと、
    前記貫通孔に電子部品を内蔵することと、
    前記内蔵される電子部品ならびに、前記基材上に、絶縁層を形成することと、
    前記絶縁層の上に配線層を形成すること
    とを含む。
  10. 請求項９記載の電子部品内蔵多層配線板の製造方法であって、
    前記配線層を形成することが、
    前記絶縁層の上に無電解めっき膜を形成することと、
    前記開口部の第２辺側から第１辺側に向かって順次前記無電解めっき膜上にフィルム状めっきレジストをラミネートすることと、
    前記フィルム状めっきレジストを露光および現像し、開口部を有するめっきレジストパターンを形成することと、
    前記めっきレジストパターンの開口部に電気めっき膜を形成すること
    とを含む。
JP2014064074A 2014-03-26 2014-03-26 電子部品内蔵多層配線板およびその製造方法 Pending JP2015185828A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014064074A JP2015185828A (ja) 2014-03-26 2014-03-26 電子部品内蔵多層配線板およびその製造方法
US14/669,329 US9282635B2 (en) 2014-03-26 2015-03-26 Multilayer wiring board with built-in electronic component and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014064074A JP2015185828A (ja) 2014-03-26 2014-03-26 電子部品内蔵多層配線板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2015185828A true JP2015185828A (ja) 2015-10-22

Family

ID=54192455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014064074A Pending JP2015185828A (ja) 2014-03-26 2014-03-26 電子部品内蔵多層配線板およびその製造方法

Country Status (2)

Country Link
US (1) US9282635B2 (ja)
JP (1) JP2015185828A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016063046A (ja) * 2014-09-17 2016-04-25 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2019134138A (ja) * 2018-02-02 2019-08-08 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015035496A (ja) * 2013-08-09 2015-02-19 イビデン株式会社 電子部品内蔵配線板の製造方法
JP6373605B2 (ja) * 2014-03-05 2018-08-15 新光電気工業株式会社 配線基板、及び、配線基板の製造方法
JP6334962B2 (ja) 2014-03-05 2018-05-30 新光電気工業株式会社 配線基板、及び、配線基板の製造方法
JP2015220281A (ja) * 2014-05-15 2015-12-07 イビデン株式会社 プリント配線板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8373073B2 (en) 2009-05-29 2013-02-12 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5001395B2 (ja) * 2010-03-31 2012-08-15 イビデン株式会社 配線板及び配線板の製造方法
JP2012151372A (ja) * 2011-01-20 2012-08-09 Ibiden Co Ltd 配線板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016063046A (ja) * 2014-09-17 2016-04-25 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2019134138A (ja) * 2018-02-02 2019-08-08 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置

Also Published As

Publication number Publication date
US20150282305A1 (en) 2015-10-01
US9282635B2 (en) 2016-03-08

Similar Documents

Publication Publication Date Title
US8586875B2 (en) Wiring board and method for manufacturing the same
US8541695B2 (en) Wiring board and method for manufacturing the same
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
US7768116B2 (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
US8624127B2 (en) Wiring board and method for manufacturing the same
JP7074409B2 (ja) 素子内蔵型印刷回路基板
JP2015185828A (ja) 電子部品内蔵多層配線板およびその製造方法
JP2009277916A (ja) 配線基板及びその製造方法並びに半導体パッケージ
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
US20150334844A1 (en) Printed wiring board
US11812556B2 (en) Printed circuit board and manufacturing method thereof
US8729405B2 (en) Wiring board and method for manufacturing the same
US9859221B2 (en) Multilayer wiring board with built-in electronic component
JP2016063130A (ja) プリント配線板および半導体パッケージ
KR100674295B1 (ko) 다층 인쇄회로기판의 제조방법
US20120152606A1 (en) Printed wiring board
JP4319917B2 (ja) 部品内蔵配線板の製造方法
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
KR20100095742A (ko) 임베디드 기판 제조방법 및 이를 이용한 임베디드 기판 구조
JP2020004930A (ja) プリント配線板
KR20130065216A (ko) 다층 인쇄회로기판 및 그 제조방법
JP5857632B2 (ja) 回路基板、回路基板の製造方法及び電子装置
KR102268385B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR20130008332A (ko) 인쇄회로기판 및 그 제조방법
JP2010182927A (ja) プリント配線板の製造方法及びその方法で製造されたプリント配線板