JP2015185609A5

JP2015185609A5 -

Info

Publication number: JP2015185609A5
Application number: JP2014059077A
Authority: JP
Filing date: 2014-03-20
Publication date: 2017-03-30
Anticipated expiration: 2034-03-20

Description

上記課題に鑑みて、本発明の一部の側面では、半導体装置の製造方法であって、第１領域及び第２領域を有する半導体基板の上に、前記第１領域の上に位置する第１部分と前記第２領域の上に位置する第２部分とを有するパターニングされた第１膜であって、前記第１部分の上面の前記半導体基板からの高さが前記第２部分の上面の前記半導体基板からの高さよりも低い第１膜を形成する第１膜形成工程と、前記第１膜の上に、絶縁膜である第２膜であって、前記第２膜の一部が前記第１部分を貫通し前記第１領域のトレンチの内部にあり、前記第２膜の別の一部が前記第２部分を貫通し前記第２領域のトレンチの内部にある第２膜を形成する第２膜形成工程と、前記第２膜を研磨して前記第２膜のうち前記第１膜の上にある部分を除去する研磨工程とを有し、前記第１領域において前記トレンチの占める比率は、前記第２領域において前記トレンチの占める比率よりも低いことを特徴とする製造方法が提供される。本発明の別の側面では、半導体装置の製造方法であって、第１領域及び第２領域を有する半導体基板の上に、パターニングされた第１膜を形成する第１膜形成工程と、前記第１膜の上に、絶縁膜である第２膜であって、前記第２膜の一部が前記第１膜を貫通し前記半導体基板のトレンチの内部にある第２膜を形成する第２膜形成工程と、前記第２膜を研磨して前記第２膜のうち前記第１膜の上にある部分を除去する研磨工程と、前記研磨工程の後に、前記第２膜のうち前記第１領域の上にある部分の上面の前記半導体基板からの高さと、前記第２膜のうち前記第２領域の上にある部分の上面の前記半導体基板からの高さとの差を低減するように前記第２膜を加工する第２膜加工工程とを有し、前記第１領域において前記トレンチの占める比率は、前記第２領域において前記トレンチの占める比率よりも低く、前記第２膜加工工程の前に、前記第２膜のうち前記第１領域の上にある部分の上面の前記半導体基板からの高さは、前記第２膜のうち前記第２領域の上にある部分の上面の前記半導体基板からの高さよりも高いことを特徴とする製造方法が提供される。

Claims

半導体装置の製造方法であって、
第１領域及び第２領域を有する半導体基板の上に、前記第１領域の上に位置する第１部分と前記第２領域の上に位置する第２部分とを有するパターニングされた第１膜であって、前記第１部分の上面の前記半導体基板からの高さが前記第２部分の上面の前記半導体基板からの高さよりも低い第１膜を形成する第１膜形成工程と、
前記第１膜の上に、絶縁膜である第２膜であって、前記第２膜の一部が前記第１部分を貫通し前記第１領域のトレンチの内部にあり、前記第２膜の別の一部が前記第２部分を貫通し前記第２領域のトレンチの内部にある第２膜を形成する第２膜形成工程と、
前記第２膜を研磨して前記第２膜のうち前記第１膜の上にある部分を除去する研磨工程とを有し、
前記第１領域において前記トレンチの占める比率は、前記第２領域において前記トレンチの占める比率よりも低いことを特徴とする製造方法。
前記第２膜形成工程において、前記第２膜が前記第１領域の上にある第１部分と前記第２領域の上にある第２部分とを有し、前記第２膜の前記第１部分の上面の前記半導体基板からの高さが前記第２膜の前記第２部分の上面の前記半導体基板からの高さよりも低くなるように前記第２膜が形成されることを特徴とする請求項１に記載の製造方法。
前記第２膜形成工程は、前記第２膜が前記第１領域の上にある第１部分と前記第２領域の上にある第２部分とを有し、前記第２膜の前記第１部分の上面の前記半導体基板からの高さが前記第２膜の前記第２部分の上面の前記半導体基板からの高さよりも低くなるように、前記第２膜を加工する第２膜加工工程を含むことを特徴とする請求項１に記載の製造方法。
半導体装置の製造方法であって、
第１領域及び第２領域を有する半導体基板の上に、パターニングされた第１膜を形成する第１膜形成工程と、
前記第１膜の上に、絶縁膜である第２膜であって、前記第２膜の一部が前記第１膜を貫通し前記半導体基板のトレンチの内部にある第２膜を形成する第２膜形成工程と、
前記第２膜を研磨して前記第２膜のうち前記第１膜の上にある部分を除去する研磨工程と、
前記研磨工程の後に、前記第２膜のうち前記第１領域の上にある部分の上面の前記半導体基板からの高さと、前記第２膜のうち前記第２領域の上にある部分の上面の前記半導体基板からの高さとの差を低減するように前記第２膜を加工する第２膜加工工程とを有し、
前記第１領域において前記トレンチの占める比率は、前記第２領域において前記トレンチの占める比率よりも低く、
前記第２膜加工工程の前に、前記第２膜のうち前記第１領域の上にある部分の上面の前記半導体基板からの高さは、前記第２膜のうち前記第２領域の上にある部分の上面の前記半導体基板からの高さよりも高いことを特徴とする製造方法。
前記第２膜形成工程は、前記第２膜のうち前記第１領域の上にある部分の上面の前記半導体基板からの高さが前記第２膜のうち前記第２領域の上にある部分の上面の前記半導体基板からの高さよりも低くなるように、前記第２膜を加工することを含むことを特徴とする請求項４に記載の製造方法。
前記第２膜加工工程は、
前記第２膜のうち前記第１領域の上にある部分を露出し、前記第２膜のうち前記第２領域の上にある部分を覆う第２レジストパターンを形成し、
前記第２レジストパターンをマスクとして用いて前記第２膜をエッチングすることを含むこと特徴とする請求項３又は５に記載の製造方法。
前記研磨工程の後に、前記第２膜のうち前記第１領域の上にある部分の上側と前記第２膜のうち前記第２領域の上にある部分の上側をエッチングによって除去する工程を更に有することを特徴とする請求項１乃至６の何れか１項に記載の製造方法。
前記第１膜形成工程の前に、前記半導体基板の上にポリシリコン膜を形成する工程を更に有し、
前記エッチングの後に残る前記第２膜の上面の前記半導体基板からの高さは、前記ポリシリコン膜の底面の前記半導体基板からの高さよりも高く、前記ポリシリコン膜の上面の前記半導体基板からの高さよりも低いことを特徴とする請求項７に記載の製造方法。
前記第１膜形成工程は、
前記第１膜のうち前記第１領域の上にある部分を露出し、前記第１膜のうち前記第２領域の上にある部分を覆う第１レジストパターンを形成することと、
前記第１レジストパターンをマスクとして用いて前記第１膜をエッチングすることとを含むことを特徴とする請求項１乃至８の何れか１項に記載の製造方法。
前記半導体装置は、前記半導体基板に画素領域及び周辺回路領域を有する光電変換装置であり、
前記第１領域は前記画素領域を含み、前記第２領域は前記周辺回路領域を含むことを特徴とする請求項１乃至９の何れか１項に記載の製造方法。
前記画素領域は、前記半導体基板に形成された不純物半導体領域の内部に形成され、
前記第１領域は、前記不純物半導体領域を含むことを特徴とする請求項１０に記載の製造方法。
前記周辺回路領域は、ダミーの活性領域を含むことを特徴とする請求項１０又は１１に記載の製造方法。