JP2015230928A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2015230928A5 JP2015230928A5 JP2014115282A JP2014115282A JP2015230928A5 JP 2015230928 A5 JP2015230928 A5 JP 2015230928A5 JP 2014115282 A JP2014115282 A JP 2014115282A JP 2014115282 A JP2014115282 A JP 2014115282A JP 2015230928 A5 JP2015230928 A5 JP 2015230928A5
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- manufacturing
- openings
- removal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims 20
- 238000004519 manufacturing process Methods 0.000 claims 19
- 239000011229 interlayer Substances 0.000 claims 4
- 229920002120 photoresistant polymer Polymers 0.000 claims 4
- 238000006243 chemical reaction Methods 0.000 claims 3
- 230000000875 corresponding Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 claims 1
Claims (17)
- 半導体装置の製造方法であって、
第1部分および第2部分を有し、前記第1部分および前記第2部分のそれぞれの上に複数の開口を有する第1部材が設けられたウエハを準備する工程と、
前記第1部材の上に、前記複数の開口のそれぞれの中を埋め込む第2部材を形成する工程と、
前記第2部材を部分的に除去する工程と、
前記部分的に除去する工程の後に前記第2部材を平坦化する工程と、を有し、
前記第1部分は第1領域および第2領域を有し、前記複数の開口は前記第1領域に前記第2領域よりも高い密度で配置されており、前記第2部分は第3領域および第4領域を有し、前記複数の開口は前記第3領域に前記第4領域よりも高い密度で配置されており、
前記部分的に除去する工程は、
前記第3領域において前記第2部材を覆うレジストパターンをマスクとして用いて、前記第4領域において前記第2部材の一部を除去する第1の除去工程と、
前記第1領域において前記第2部材を覆うレジストパターンをマスクとして用いて、前記第2領域において前記第2部材の一部を除去する第2の除去工程と有し、
前記部分的に除去する工程では、前記第2領域における前記第2部材の第1除去量と、前記第4領域における前記第2部材の第2除去量と、が異なることを特徴とする半導体装置の製造方法。 - 前記第1の除去工程では、前記第1領域において前記第2部材を覆うレジストパターンをマスクとして用いて、前記第2領域において前記第2部材の一部を除去することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記第2の除去工程では、レジストパターンが前記第3領域および前記第4領域において前記第2部材を覆うことを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記第2領域において、前記第2の除去工程で除去される前記第2部材の前記一部は、前記第1の除去工程で除去された前記第2部材の前記一部と前記第1部材との間に位置する、請求項2または3に記載の半導体装置の製造方法。
- 第1の除去工程および前記第2の除去工程の一方での、前記第2領域における前記第2部材の除去量は、前記第2除去量に相当することを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。
- 第1の除去工程および前記第2の除去工程の他方での、前記第2領域における前記第2部材の除去量は、前記第1除去量と前記第2除去量の差に相当することを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記第2の除去工程は前記第1の除去工程の後に行われる、請求項1乃至6のいずれか1項に記載の半導体装置の製造方法。
- 半導体装置の製造方法であって、
第1部分および第2部分を有し、前記第1部分および前記第2部分のそれぞれの上に複数の開口を有する第1部材が設けられたウエハを準備する工程と、
前記第1部材の上に、前記複数の開口のそれぞれの中を埋め込む第2部材を形成する工程と、
前記第2部材を部分的に除去する工程と、
前記部分的に除去する工程の後に前記第2部材を平坦化する工程と、を有し、
前記第1部分は第1領域および第2領域を有し、前記複数の開口は前記第1領域に前記第2領域よりも高い密度で配置されており、前記第2部分は第3領域および第4領域を有し、前記複数の開口は前記第3領域に前記第4領域よりも高い密度で配置されており、
前記部分的に除去する工程は、
前記第2領域にて第1の膜厚を有し、前記第1領域にて前記第1の膜厚よりも大きい膜厚を有する第1レジストパターンと、前記第4領域にて第2の膜厚を有し、前記第3領域にて前記第2の膜厚よりも大きい膜厚を有する第2レジストパターンと、の形成と、
前記第2部材のうち、前記第2領域にて前記第1レジストパターンの下に位置する部分と、前記第4領域にて前記第2レジストパターンの下に位置する部分と、の除去と、
を含み、
前記部分的に除去する工程において、前記第1の膜厚が前記第2の膜厚と異なり、前記第2領域に位置する前記第2部材の第1除去量と、前記第4領域に位置する前記第2部材の第2除去量と、が異なることを特徴とする半導体装置の製造方法。 - 前記部分的に除去する工程では、
前記第2部材の上にフォトレジスト膜を形成し、
前記フォトレジスト膜を露光し、
前記フォトレジスト膜の現像によって、前記フォトレジスト膜から前記第1レジストパターンおよび前記第2レジストパターンを形成することを特徴とする請求項8に記載の半導体装置の製造方法。 - 前記第1部材は、複数の配線層を互いに絶縁するための複数の層間絶縁膜を含んで構成され、前記複数の開口の各々は、前記複数の層間絶縁膜の少なくとも1つの層間絶縁膜を貫通することを特徴とする請求項1乃至9のいずれか1項に記載の半導体装置の製造方法。
- 前記第1領域および前記第3領域には複数の光電変換素子が設けられており、前記第2領域および前記第4領域には前記光電変換素子からの信号を処理するための回路が設けられており、前記複数の開口は前記複数の光電変換素子に対応して設けられており、
前記第2部材が前記少なくとも1つの層間絶縁膜と共に光導波路を構成することを特徴とする請求項10に記載の半導体装置の製造方法。 - 前記第2部分は前記第1部分よりも前記ウエハの外側に位置することを特徴とする請求項1乃至11のいずれか1項に記載の半導体装置の製造方法。
- 前記第1除去量は、前記第2除去量よりも多いことを特徴とする請求項12に記載の半導体装置の製造方法。
- 前記ウエハをダイシングして複数のチップに分割する工程を有し、
前記複数のチップの或る1つが前記第1領域および前記第2領域を有し、前記複数のチップの別の1つが前記第3領域および前記第4領域を有することを特徴とする請求項1乃至13のいずれか1項に記載の半導体装置の製造方法。 - 前記部分的に除去する工程と前記第2部材を平坦化する工程との間に、前記第2部材の上に第2部材を更に形成する工程を有することを特徴とする請求項1乃至14のいずれか1項に記載の半導体装置の製造方法。
- 前記部分的に除去する工程は、前記第1部材が露出しないように行われることを特徴とする請求項1乃至15のいずれか1項に記載の半導体装置の製造方法。
- 前記第2領域および前記第4領域には、前記複数の開口は設けられていないことを特徴とする請求項1乃至16のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014115282A JP6440384B2 (ja) | 2014-06-03 | 2014-06-03 | 半導体装置の製造方法 |
US14/726,127 US9601540B2 (en) | 2014-06-03 | 2015-05-29 | Method for producing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014115282A JP6440384B2 (ja) | 2014-06-03 | 2014-06-03 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015230928A JP2015230928A (ja) | 2015-12-21 |
JP2015230928A5 true JP2015230928A5 (ja) | 2017-07-13 |
JP6440384B2 JP6440384B2 (ja) | 2018-12-19 |
Family
ID=54702715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014115282A Expired - Fee Related JP6440384B2 (ja) | 2014-06-03 | 2014-06-03 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9601540B2 (ja) |
JP (1) | JP6440384B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6556511B2 (ja) | 2015-06-17 | 2019-08-07 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US10163973B2 (en) * | 2017-03-17 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming the front-side illuminated image sensor device structure with light pipe |
KR102534249B1 (ko) * | 2018-01-12 | 2023-05-18 | 삼성전자주식회사 | 이미지 센서 |
JP2019220682A (ja) * | 2018-06-15 | 2019-12-26 | シャープ株式会社 | 固体撮像素子の製造方法 |
US11121162B2 (en) | 2019-05-07 | 2021-09-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light pipe structure with high quantum efficiency |
US11404468B2 (en) * | 2019-06-21 | 2022-08-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wavelength tunable narrow band filter |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000156360A (ja) | 1998-06-30 | 2000-06-06 | Fujitsu Ltd | 半導体装置の製造方法 |
JP3566885B2 (ja) * | 1999-06-02 | 2004-09-15 | シャープ株式会社 | トレンチアイソレーションの形成方法及び半導体装置の製造方法 |
JP2002026119A (ja) | 2000-07-10 | 2002-01-25 | Sharp Corp | 半導体装置の製造方法 |
JP3443089B2 (ja) | 2000-11-20 | 2003-09-02 | 沖電気工業株式会社 | 半導体素子の製造方法 |
JP2002208628A (ja) * | 2001-01-11 | 2002-07-26 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP4948715B2 (ja) | 2001-06-29 | 2012-06-06 | 富士通セミコンダクター株式会社 | 半導体ウエハ装置およびその製造方法 |
JP2003023066A (ja) * | 2001-07-09 | 2003-01-24 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP5241902B2 (ja) * | 2011-02-09 | 2013-07-17 | キヤノン株式会社 | 半導体装置の製造方法 |
JP5921129B2 (ja) * | 2011-02-09 | 2016-05-24 | キヤノン株式会社 | 固体撮像装置、及び固体撮像装置の製造方法 |
JP2013118295A (ja) * | 2011-12-02 | 2013-06-13 | Sharp Corp | 固体撮像素子の製造方法、固体撮像素子、および電子情報機器 |
JP6061544B2 (ja) * | 2012-08-07 | 2017-01-18 | キヤノン株式会社 | 撮像装置の製造方法 |
CN105027296B (zh) * | 2013-03-07 | 2018-11-06 | 夏普株式会社 | 半导体装置及其制造方法 |
US9575249B2 (en) * | 2013-08-05 | 2017-02-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making a metal grating in a waveguide and device formed |
-
2014
- 2014-06-03 JP JP2014115282A patent/JP6440384B2/ja not_active Expired - Fee Related
-
2015
- 2015-05-29 US US14/726,127 patent/US9601540B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015230928A5 (ja) | ||
JP2015002340A5 (ja) | ||
JP2009194144A5 (ja) | ||
JP2014123671A5 (ja) | ||
JP2016035967A5 (ja) | ||
JP2009277732A5 (ja) | ||
JP2014202838A5 (ja) | ||
JP2012182427A5 (ja) | ||
JP2010278189A5 (ja) | 半導体集積回路の設計方法 | |
JP2013247367A5 (ja) | ||
WO2012112937A3 (en) | Method and system for wafer level singulation | |
JP2014204047A5 (ja) | ||
JP2011222596A5 (ja) | ||
JP2016018859A5 (ja) | ||
JP2012182429A5 (ja) | 固体撮像装置、及び固体撮像装置の製造方法 | |
JP2016207959A5 (ja) | ||
WO2015187210A3 (en) | Spacer enabled active isolation for an integrated circuit device | |
JP2012178543A5 (ja) | ||
JP2015115402A5 (ja) | ||
JP2011124454A5 (ja) | ||
JP2008282017A (ja) | マスクの設計方法 | |
JP2010056025A5 (ja) | ||
JP2015041711A5 (ja) | ||
JP2014204048A5 (ja) | ||
JP6178561B2 (ja) | 固体撮像装置の製造方法 |