JP2015181204A - electronic module - Google Patents
electronic module Download PDFInfo
- Publication number
- JP2015181204A JP2015181204A JP2015138535A JP2015138535A JP2015181204A JP 2015181204 A JP2015181204 A JP 2015181204A JP 2015138535 A JP2015138535 A JP 2015138535A JP 2015138535 A JP2015138535 A JP 2015138535A JP 2015181204 A JP2015181204 A JP 2015181204A
- Authority
- JP
- Japan
- Prior art keywords
- component
- substrate
- electronic
- components
- electronic module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、基板に実装された部品が回路を形成する電子モジュールに係り、特に、部品配置密度の高い電子モジュールに関する。 The present invention relates to an electronic module in which a component mounted on a substrate forms a circuit, and more particularly to an electronic module having a high component arrangement density.
近年、携帯電話に代表される携帯型電子機器の小型化、多機能化、高機能化、高性能化等の進展を背景として、使用される電気／電子部品についても小型化の要請が高い。そのひとつの対応として、小基板に複数の電気／電子部品を組み込んでモジュール化した部品（電子モジュール）も多用されている。 In recent years, there has been a strong demand for miniaturization of electric / electronic components to be used against the background of miniaturization, multi-functionality, high functionality, high performance, and the like of portable electronic devices typified by cellular phones. As one of the countermeasures, a component (electronic module) obtained by incorporating a plurality of electrical / electronic components on a small board to form a module is often used.
電子モジュール自体の小型化（小面積化）のためには、電気／電子部品の高密度実装が必然となる。その際に部品を基板の表面に実装する以外に、基板の厚み内に内蔵して実装し、小面積化を図ることも行われている。このような手法による電子モジュールでは、一般に、表面にまたは内蔵して実装の部品の配置と、この配置を前提とした、横方向、縦方向の配線パターンのレイアウト設計とが、トレードオフの関係になりやすい。 In order to reduce the size (area) of the electronic module itself, high-density mounting of electrical / electronic components is inevitable. At that time, in addition to mounting the component on the surface of the substrate, the component is built in the thickness of the substrate and mounted to reduce the area. In an electronic module based on such a method, in general, there is a trade-off between the arrangement of components mounted on the surface or built in, and the layout design of horizontal and vertical wiring patterns based on this arrangement. Prone.
すなわち、表面に実装された部品は、表面の横方向の配線パターンのレイアウトの自由度を主に制約し、内蔵して実装された部品は、その占拠空間のため、内層の横方向の配線パターン、および縦方向の配線パターン（層間接続導体）の各レイアウトの自由度を主として制約する。したがって、高密度で部品が実装された電子モジュールでは、小面積であることを前提とした場合、表面に実装の部品と内蔵して実装の部品との関係、特にその配置、振り分けについて、配線パターンのレイアウト設計の自由度を考慮し、検討すべき余地があるものと考えられる。 That is, the component mounted on the surface mainly constrains the freedom of layout of the wiring pattern in the horizontal direction on the surface, and the component mounted on the surface has its occupied space, so the wiring pattern in the horizontal direction of the inner layer , And the degree of freedom of each layout of the vertical wiring pattern (interlayer connection conductor). Therefore, in an electronic module in which components are mounted at a high density, assuming that the area is small, the wiring pattern for the relationship between the mounted components and the mounted components built in the surface, especially their placement and distribution Considering the degree of freedom in layout design, there is room for consideration.
本発明は、基板に実装された部品が回路を形成する電子モジュールにおいて、小面積を前提として、横方向、縦方向の導電パターンのレイアウト設計の自由度をあまり犠牲にせずに済む電子モジュールを提供することを目的とする。 The present invention provides an electronic module in which components mounted on a substrate form a circuit, and on the premise of a small area, the degree of freedom in layout design of horizontal and vertical conductive patterns is not sacrificed so much. The purpose is to do.
上記の課題を解決するため、本発明の一態様である電子モジュールは、表面上に部品レイアウト可能領域が設定されており、かつ、厚み方向の内部にも部品内蔵が可能にされている基板と、前記基板に設けられた、横方向の導電体である配線パターンおよび縦方向の導電体である層間接続導体と、前記基板の前記部品レイアウト可能領域内に収めるには余りが生じ、一部が該部品レイアウト可能領域に実装され、残りが該基板の厚み方向の内部に実装された、表面実装型の複数の電気／電子部品と、を具備し、前記基板の前記部品レイアウト可能領域には、前記複数の電気／電子部品のうちの、前記基板の前記部品レイアウト可能領域内に収めるように配置できる電気／電子部品として少なくともひとつの表面実装型受動素子部品を含んで総計２以上の数の電気／電子部品が振り分けられて実装されており、前記基板の厚み方向の内部には、前記複数の電気／電子部品のうちの、前記基板の前記表面上に実装されない電気／電子部品が振り分けられて実装されており、しかも、前記基板の厚み方向の内部に実装された電気／電子部品がそれぞれ有する面積を積算した総面積が、前記基板の前記部品レイアウト可能領域に実装された電気／電子部品がそれぞれ有する面積を積算した総面積より小さいことを特徴とする。 In order to solve the above problems, an electronic module according to one embodiment of the present invention includes a substrate in which a component layoutable area is set on the surface and components can be embedded in the thickness direction. A wiring pattern that is a conductor in the horizontal direction and an interlayer connection conductor that is a conductor in the vertical direction provided on the substrate, and a remainder is generated to fit in the component layout possible area of the substrate. A plurality of surface mount type electric / electronic components mounted in the component layout possible region and the rest mounted in the thickness direction of the substrate, and the component layout possible region of the substrate includes: Among the plurality of electrical / electronic components, the electrical / electronic components that can be arranged so as to be accommodated in the component layout possible area of the substrate include at least one surface-mount type passive element component. Two or more electric / electronic components are distributed and mounted, and an electric / electronic component not mounted on the surface of the substrate among the plurality of electric / electronic components is disposed in the thickness direction of the substrate. The electronic components are distributed and mounted, and the total area obtained by integrating the areas of the electric / electronic components mounted in the thickness direction of the substrate is mounted in the component layout possible region of the substrate. The total area obtained by integrating the areas of the electrical / electronic components is smaller than the total area.
この電子モジュールは、前提として、部品との比較で相対的に小面積の基板の電子モジュールである。どの程度の小面積かについては、その基板の部品レイアウト可能領域内に収めるには余りが生じ、一部が該部品レイアウト可能領域に実装され、残りが該基板の厚み方向の内部に実装されている複数の表面実装型の電気／電子部品を有しているという条件に従うものである。このような条件下、基板の表面上には、複数の電気／電子部品のうちの、基板の部品レイアウト可能領域内に収めるように配置できる電気／電子部品として少なくともひとつの表面実装型受動素子部品を含んで総計２以上の数の電気／電子部品を振り分けて実装し、基板の厚み方向の内部には、複数の電気／電子部品のうちの、基板の表面上に実装されない電気／電子部品を振り分けて実装する。ここで、基板の厚み方向の内部に実装された電気／電子部品がそれぞれ有する面積を積算した総面積が、基板の表面上に実装された電気／電子部品がそれぞれ有する面積を積算した総面積より小さいように振り分ける。 This electronic module is, as a premise, an electronic module having a relatively small area in comparison with components. As for how small the area is, there is a surplus to fit in the component layout possible area of the board, a part is mounted in the component layout possible area, and the rest is mounted in the thickness direction of the board. And having a plurality of surface-mounted electrical / electronic components. Under such conditions, on the surface of the substrate, at least one of the plurality of electric / electronic components as an electric / electronic component that can be arranged so as to be within the component layout possible region of the substrate. A total of two or more electrical / electronic components including the above are distributed and mounted, and among the plurality of electrical / electronic components, electrical / electronic components that are not mounted on the surface of the substrate are disposed in the thickness direction of the substrate. Sort and implement. Here, the total area obtained by integrating the areas of the electric / electronic components mounted inside the substrate in the thickness direction is greater than the total area obtained by integrating the areas of the electric / electronic components mounted on the surface of the board. Sort them into smaller ones.
このように構成することで、基板における、横方向、縦方向の導電パターンのレイアウト設計の自由度が、基板表面と基板内部とでそれぞれ相応に割り当てられることになる。すなわち、基板表面では、実装部品の領域外で、主に、横方向の配線パターンをレイアウトすることが必要であり、基板内部では、内蔵部品の領域外で、横方向の配線パターンをレイアウトすることに加えて縦方向の導電パターン（層間接続導体）をレイアウトすることも必要である。したがって、相対的に基板表面より基板内部の方が構成物で混み合う可能性が高く、この点に鑑みて、内蔵の部品総面積が、表面の部品総面積より小さくなるようにしたものである。 With this configuration, the degree of freedom in designing the layout of the conductive patterns in the horizontal direction and the vertical direction on the substrate is appropriately allocated between the substrate surface and the inside of the substrate. In other words, it is necessary to lay out a horizontal wiring pattern mainly outside the area of the mounted component on the board surface, and to lay out a horizontal wiring pattern outside the area of the built-in component inside the board. In addition to this, it is also necessary to lay out a vertical conductive pattern (interlayer connection conductor). Therefore, there is a higher possibility that the inside of the substrate is relatively crowded with the components than the surface of the substrate, and in view of this point, the total area of the built-in components is smaller than the total area of the components on the surface. .
本発明によれば、基板に実装された部品が回路を形成する電子モジュールにおいて、小面積を前提として、横方向、縦方向の導電パターンのレイアウト設計の自由度をあまり犠牲にせずに済む電子モジュールを提供することができる。 According to the present invention, in an electronic module in which components mounted on a substrate form a circuit, the electronic module does not sacrifice much freedom in designing the layout of the horizontal and vertical conductive patterns on the premise of a small area. Can be provided.
本発明の実施態様として、前記基板の厚み方向の内部に実装された前記電気／電子部品が有する厚み内に含まれて該電子／電気部品の横方向に設けられた内層配線パターンをさらに具備する、とすることができる。基板内蔵の電気／電子部品の厚み内の横方向に設けられた内層配線パターンにおいては、この電気／電子部品の内蔵により、内層配線パターンとして形成できない領域が生じる。これは、基板の内部で配線パターンのレイアウトの自由度が減じるひとつの態様である。したがって、このような場合にあっては、なおさらに、表面の部品総面積が内蔵の部品総面積より大きくなるようにしている点は重要である。 As an embodiment of the present invention, it further includes an inner layer wiring pattern that is included in the thickness of the electric / electronic component mounted in the thickness direction of the substrate and provided in the lateral direction of the electronic / electric component. , And can be. In the inner layer wiring pattern provided in the lateral direction within the thickness of the electric / electronic component built in the substrate, a region that cannot be formed as the inner layer wiring pattern is generated due to the incorporation of the electric / electronic component. This is one aspect in which the degree of freedom of the layout of the wiring pattern is reduced inside the substrate. Therefore, in such a case, it is further important that the total surface area of the components is larger than the total surface area of the built-in components.
また、実施態様として、前記基板の前記部品レイアウト可能領域に実装された前記２以上の数の電気／電子部品がＩＣ部品を含み、前記基板の厚み方向の内部に実装された前記電気／電子部品が少なくとも表面実装型受動素子部品を含む、とすることができる。 Further, as an embodiment, the two or more electrical / electronic components mounted in the component layout possible region of the substrate include IC components, and the electrical / electronic components mounted in the thickness direction of the substrate Includes at least a surface-mount type passive element component.
また、実施態様として、前記基板の前記部品レイアウト可能領域に実装された前記２以上の数の電気／電子部品が表面実装型受動素子部品のみであり、前記基板の厚み方向の内部に実装された前記電気／電子部品が少なくともＩＣ部品を含む、とすることができる。 Further, as an embodiment, the two or more electrical / electronic components mounted in the component layable area of the substrate are only surface-mounted passive element components, and are mounted in the thickness direction of the substrate. The electric / electronic component may include at least an IC component.
また、実施態様として、前記基板の厚み方向の内部に実装された前記電気／電子部品が表面実装型受動素子部品のみである、とすることができる。 Further, as an embodiment, the electrical / electronic component mounted inside the substrate in the thickness direction may be only a surface-mounted passive element component.
また、実施態様として、前記基板の厚み方向の内部に実装された前記電気／電子部品がＩＣ部品のみである、とすることができる。 Further, as an embodiment, the electric / electronic component mounted inside the substrate in the thickness direction may be only an IC component.
これらの実施態様は、それぞれ、特定の回路的機能を持たせた実際的な電子モジュールとして好ましい態様である。一般的に、ＩＣ部品のような部品を表面実装とすれば電子モジュールとしてスクリーニングが容易になる利点がある。一方、相対的に大面積のＩＣ部品を内蔵実装とすれば、小面積化をより進めた電子モジュールとなりやすい。 Each of these embodiments is a preferable embodiment as a practical electronic module having a specific circuit function. Generally, if a component such as an IC component is surface-mounted, there is an advantage that screening as an electronic module is facilitated. On the other hand, if an IC component having a relatively large area is built-in, the electronic module is likely to be further reduced in area.
また、実施態様として、前記基板の、前記電気／電子部品が実装された前記部品レイアウト可能領域と同じ表面上に設けられた第１の端子電極と、前記基板の、前記第１の端子電極が設けられた表面とは反対の側の表面上に設けられた第２の端子電極と、をさらに具備し、前記基板の前記部品レイアウト可能領域が、前記第１の端子電極の配置に要する領域を控除して設定されている、とすることができる。 Further, as an embodiment, a first terminal electrode provided on the same surface of the substrate as the component layable region where the electrical / electronic component is mounted, and the first terminal electrode of the substrate include: A second terminal electrode provided on a surface opposite to the provided surface, and the component layout possible region of the substrate includes a region required for the placement of the first terminal electrode. It can be set as a deduction.
電気／電子部品が表面実装されている面に端子電極が必要的に設けられる場合は、この領域には部品の実装はできない。したがって、基板の部品レイアウト可能領域としては、この第１の端子電極の配置に要する領域を控除する。なお、実際的な電子モジュールとして前提的に、基板のその反対面にも端子電極（第２の端子電極）が設けられる場合が多い。 When the terminal electrode is provided on the surface where the electrical / electronic component is surface-mounted, the component cannot be mounted in this region. Therefore, an area required for the arrangement of the first terminal electrodes is excluded as a part layout possible area of the board. As a practical electronic module, a terminal electrode (second terminal electrode) is often provided on the opposite surface of the substrate.
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図１は、一実施形態である実際的な電子モジュールにおける部品配置の一例を示すレイアウト図である。左側の図が表面に実装の部品の配置を含んだ図示であり、右側の図が内蔵の部品の配置を含んだ図示である。また、図２は、図１に示したレイアウトに用いられている各部品の規格を示している。 Based on the above, embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a layout diagram illustrating an example of component arrangement in an actual electronic module according to an embodiment. The figure on the left side is an illustration including an arrangement of components mounted on the surface, and the figure on the right side is an illustration including an arrangement of built-in parts. Further, FIG. 2 shows the standards of each part used in the layout shown in FIG.
この電子モジュールは、短辺が２．５ｍｍ、長辺が３．２ｍｍであり、電気／電子部品は、表面実装型受動素子部品であるチップインダクタが１個、同じくチップキャパシタが２個、さらに表面実装型のパッケージであるＬＧＡ（land grid array；さらに詳しくはＷＬ−ＣＳＰ［wafer level − chip scale package］）に構成されたＩＣ部品が１個となっている。回路的には、電圧レギュレータとして機能する電子モジュールである。 This electronic module has a short side of 2.5 mm and a long side of 3.2 mm, and the electrical / electronic component has one chip inductor, which is a surface-mounted passive element component, two chip capacitors, and a surface. There is one IC component configured in an LGA (land grid array; more specifically, WL-CSP [wafer level-chip scale package]) which is a mounting type package. In terms of circuit, the electronic module functions as a voltage regulator.
この電子モジュールが使用している配線基板は、多層配線基板（例えば６層）であり、縦方向の導電パターンとしては、層方向に隣り合う配線パターンの面間に設けられ得る埋め込み型の層間接続導体を少なくとも有している。 The wiring board used by this electronic module is a multilayer wiring board (for example, 6 layers), and as a vertical conductive pattern, a buried interlayer connection that can be provided between the surfaces of wiring patterns adjacent in the layer direction. It has at least a conductor.
配線基板と部品との関係として、表面に実装されるべき部品は、表面の配線パターンのレイアウトと相互に影響し合う。また、内蔵で備えられるべき部品は、その部品が実装される内層の配線パターンのレイアウトと相互に影響し合うが、さらに、その部品が有する厚み内の横方向に設けられた内層の配線パターンおよび層間接続導体にも、より大きな影響を与える。部品の厚み内の横方向に設けられる内層配線パターンおよび層間接続導体は、物理的に、内蔵された部品の領域を避けて形成されざるを得ないためである。 As the relationship between the wiring board and the component, the component to be mounted on the surface interacts with the layout of the wiring pattern on the surface. In addition, the component to be provided in the interior interacts with the layout of the inner layer wiring pattern on which the component is mounted, and further, the inner layer wiring pattern provided in the lateral direction within the thickness of the component and It also has a greater effect on the interlayer connection conductor. This is because the inner layer wiring pattern and the interlayer connection conductor provided in the lateral direction within the thickness of the component must be formed physically avoiding the region of the built-in component.
実装される部品との関係が上記のようである配線基板を利用して、この電子モジュールは、その有する部品のうち、１個のチップインダクタと２個のチップキャパシタとを表面に実装し、ＩＣ部品を内蔵で備えるようにしている。 Using the wiring board whose relationship with the mounted component is as described above, this electronic module has one chip inductor and two chip capacitors mounted on the surface of the components, and an IC Parts are built-in.
図１をみてほぼ分かると思われるが、この電子モジュールは、その表面に、すべての部品を並べてレイアウトすることは物理的にできない大きさにされている。 As is apparent from FIG. 1, the electronic module is sized so that it is physically impossible to lay out all the components side by side on the surface.
より具体的に、レイアウトルールとして基板上には、部品レイアウト可能領域が設定されているが、この部品レイアウト可能領域は、まず、板端実装クリアランスとしてこの例では各辺で０．１５ｍｍが控除される。また、部品を配置する場合、その部品の種類（加えてその大きさ）に従った実装ランドを設ける必要がある。 More specifically, a component layoutable area is set on the board as a layout rule, but this component layoutable area is first deducted 0.15 mm on each side as a board edge mounting clearance in this example. The In addition, when placing a component, it is necessary to provide a mounting land according to the type of component (and its size).
そこで、部品の中でも表面実装型受動素子部品では、はんだのフィレット形成に必要な実装ランドの分を加えて考えるため、部品を配置するのに必要な占有領域は部品のみの面積より広くなる。さらにランド間に必要的に設けられるべき間隔のルールも存在する。これらも加味して図１を再度眺めると、この電子モジュールは、その表面に、すべての部品を並べてレイアウトすることは物理的に明らかにできないことがわかる。この結果は、板端実装クリアランスと、ランドの配置と、ランド間の間隔とに関するルールから言えるものであるが、実際のレイアウト設計では、ほぼ当然に、表面に配線パターンを設ける必要もあるため、一般に、なお部品の配置は難しくなる。 In view of this, in the case of a surface-mount type passive element component among components, since an area for mounting land necessary for forming a solder fillet is considered, the occupied area necessary for arranging the component becomes wider than the area of the component alone. There are also rules for the spacing that should be provided between lands. If these are taken into consideration and FIG. 1 is looked at again, it will be understood that it is physically impossible to arrange all the components side by side on the surface of the electronic module. This result can be said from the rules regarding the board edge mounting clearance, the land arrangement, and the interval between the lands, but in an actual layout design, it is almost naturally necessary to provide a wiring pattern on the surface, In general, it is difficult to place parts.
この電子モジュールでは、上記のように限られた基板の面積を前提として、チップインダクタおよびチップキャパシタは基板の表面に実装し、ＩＣ部品は内蔵で備えるように、それぞれ振り分けて配置しているものである。これにより、部品との比較で相対的に小面積の電子モジュールとなっている。部品振り分けの結果として、基板の内部に実装された部品が有する面積の総和は、基板の表面に実装の部品がそれぞれ有する面積を積算した総面積より小さくなっている。 In this electronic module, on the premise of the limited substrate area as described above, the chip inductor and the chip capacitor are mounted on the surface of the substrate, and the IC components are arranged separately so as to be built-in. is there. As a result, the electronic module has a relatively small area in comparison with the components. As a result of component distribution, the total area of the components mounted inside the board is smaller than the total area obtained by integrating the areas of the mounted components on the surface of the board.
このように振り分けることで、基板における、横方向、縦方向の配線パターンのレイアウト設計の自由度が、基板表面と基板内部とでそれぞれ相応に割り当てられ、全体として、レイアウト設計が容易になっている。基板表面では、実装部品の領域外で、主に、横方向の配線パターンをレイアウトすればよく、基板内部では、内蔵部品の領域外で、主に、横方向の配線パターンをレイアウトすることに加えて縦方向の配線パターン（層間接続導体）をレイアウトすることも必要である。そこで、この電子モジュールは、これらの点に鑑みた部品の振り分けになっているということである。 By allocating in this way, the freedom of layout design of the wiring patterns in the horizontal and vertical directions on the board is assigned correspondingly on the board surface and inside the board, respectively, and the layout design is facilitated as a whole. . On the board surface, it is only necessary to lay out the horizontal wiring pattern outside the area of the mounted component, and inside the board, in addition to the layout of the horizontal wiring pattern mainly outside the area of the built-in component. It is also necessary to lay out a vertical wiring pattern (interlayer connection conductor). In view of these points, the electronic module is assigned to components.
この例は、基板の表面上に実装された部品が受動素子部品のみであり、基板の内部に実装された部品が少なくともＩＣ部品を含む形態と言える。レイアウト後の部品配置を見ると、基板の内部にはさらに受動素子部品（ただし小面積のもの）を実装する余地はなくもない。また、別の見方をすると、基板の表面上に実装された部品が少なくとも受動素子部品を含み、基板の内部に実装された部品がＩＣ部品のみである形態とも言える。例えば、基板表面のチップキャパシタを、半導体基板上に半導体プロセスを用いて複数のキャパシタを形成したＩＣ部品に代えるような形態が考えられる。 In this example, it can be said that the components mounted on the surface of the substrate are only passive element components, and the components mounted on the substrate include at least an IC component. Looking at the layout of the components after the layout, there is no room for mounting passive element components (though having a small area) inside the board. From another viewpoint, it can be said that the component mounted on the surface of the substrate includes at least a passive element component, and the component mounted inside the substrate is only an IC component. For example, a configuration is conceivable in which the chip capacitor on the substrate surface is replaced with an IC component in which a plurality of capacitors are formed on a semiconductor substrate using a semiconductor process.
次に、図３は、図１に示したものとは異なる、一実施形態である実際的な電子モジュールにおける部品配置の一例を示すレイアウト図である。上側の図が表面に実装の部品の配置を含んだ図示であり、下側の図が内蔵の部品の配置を含んだ図示である。また、図４は、図３に示したレイアウトに用いられている各部品の規格を示している。 Next, FIG. 3 is a layout diagram showing an example of component arrangement in an actual electronic module which is an embodiment different from that shown in FIG. The upper diagram is an illustration including an arrangement of components mounted on the surface, and the lower diagram is an illustration including an arrangement of built-in components. FIG. 4 shows the standard of each part used in the layout shown in FIG.
この例の電子モジュールの場合も、上記実施形態と同様に、その表面に、すべての部品を並べてレイアウトすることが物理的にできない大きさであり、かつ、部品振り分けの結果として、基板の内部に実装された部品がそれぞれ有する面積を積算した総面積は、基板の表面に実装の部品がそれぞれ有する面積を積算した総面積より小さくなっている。 In the case of the electronic module of this example as well as the above-described embodiment, it is a size that cannot physically arrange all the components on the surface, and as a result of the component distribution, The total area obtained by integrating the areas of the mounted components is smaller than the total area of integrating the areas of the mounted components on the surface of the substrate.
したがって、これらの点から導かれる効果はすでに説明したとおり同様である。この電子モジュールは、短辺が１．８ｍｍ、長辺が６．９５ｍｍであり、電気／電子部品は、表面実装型受動素子部品であるチップ抵抗が３個、同じくチップキャパシタが２個、さらに表面実装型のパッケージであるＬＧＡ（ＷＬ−ＣＳＰ）に構成されたＩＣ部品が１個、同じく表面実装型のパッケージであるＱＦＮ（quad flat non-leaded package）に構成されたＩＣ部品が１個となっている。使用されている配線基板としての構成は上記実施形態と同様である。また、レイアウトルールも同様である。 Therefore, the effects derived from these points are the same as described above. This electronic module has a short side of 1.8 mm and a long side of 6.95 mm. The electrical / electronic component has three chip resistors, which are surface-mount passive element components, two chip capacitors, and a surface. One IC component configured in a LGA (WL-CSP), which is a mounting type package, and one IC component configured in a quad flat non-leaded package (QFN), which is also a surface mounting type package ing. The configuration as a wiring board used is the same as that of the above embodiment. The same applies to the layout rule.
このような配線基板を利用して、この電子モジュールは、その有する部品のうち、２個のＩＣ部品と１個のチップ抵抗とを表面に実装し、残りの２個のチップ抵抗と２個のチップキャパシタとを内蔵で備えるようにしている。 Using such a wiring board, this electronic module has two IC components and one chip resistor among the components that are mounted on the surface, and the remaining two chip resistors and two chip resistors. A chip capacitor is built in.
この電子モジュールでは、特有の構成として、図３の上側の図示でわかるように、部品が実装されている表面に端子電極が設けられている（右手側）。端子電極は、この電子モジュールと外部の構成物とを電気的に接続するために使用される。したがって、基板の部品レイアウト可能領域としては、端子電極の配置に要する領域を控除して考える。これも加味して図３を再度眺めると、この電子モジュールは、その表面に、すべての部品を並べてレイアウトすることが物理的にできないものであることがよくわかる。なお、この電子モジュールには、部品が実装された表面とは反対側の表面上にも端子電極が設けられている。 In this electronic module, as a specific configuration, as can be seen in the upper drawing of FIG. 3, a terminal electrode is provided on the surface on which the component is mounted (right hand side). The terminal electrode is used for electrically connecting the electronic module and an external component. Therefore, the part layout possible area of the board is considered by excluding the area required for arranging the terminal electrodes. If this is taken into consideration again and FIG. 3 is looked at again, it will be understood that this electronic module cannot physically arrange all the components on the surface. In this electronic module, terminal electrodes are also provided on the surface opposite to the surface on which the components are mounted.
この例は、基板の表面上に実装された部品が少なくともＩＣ部品を含み、基板の内部に実装された部品が受動素子部品のみである形態と言える。ＩＣ部品を表面実装とすれば電子モジュールとしてスクリーニングが容易になる利点がある。なお、この電子モジュールは、表面上に実装された部品のうちチップ抵抗について、これを内蔵で備えるように変更する余地がある。また、内蔵の２個のチップキャパシタについては、これを、半導体基板上に半導体プロセスを用いて複数のキャパシタを形成したＩＣ部品に代えるような形態が考えられる。 In this example, it can be said that the component mounted on the surface of the substrate includes at least an IC component, and the component mounted inside the substrate is only a passive element component. If the IC component is surface-mounted, there is an advantage that screening as an electronic module becomes easy. In addition, this electronic module has room to change so that it may equip with chip resistance among the components mounted on the surface. Further, with respect to the two built-in chip capacitors, a form in which this is replaced with an IC component in which a plurality of capacitors are formed on a semiconductor substrate using a semiconductor process is conceivable.
次に、図５は、図１、図３に示したものとは異なる、一実施形態である実際的な電子モジュールにおける部品配置の一例を示すレイアウト図である。上側の図が表面に実装の部品の配置を含んだ図示であり、下側の図が内蔵の部品の配置を含んだ図示である。また、図６は、図５に示したレイアウトに用いられている各部品の規格を示している。 Next, FIG. 5 is a layout diagram showing an example of component arrangement in an actual electronic module which is an embodiment different from those shown in FIGS. 1 and 3. The upper diagram is an illustration including an arrangement of components mounted on the surface, and the lower diagram is an illustration including an arrangement of built-in components. FIG. 6 shows the standard of each part used in the layout shown in FIG.
この例の電子モジュールの場合も、上記各実施形態と同様に、その表面に、すべての部品を並べてレイアウトすることが物理的にできない大きさであり、かつ、部品振り分けの結果として、基板の内部に実装された部品がそれぞれ有する面積を積算した総面積が、基板の表面に実装の部品がそれぞれ有する面積を積算した総面積より小さくなっている。 Also in the case of the electronic module of this example, as in each of the above-described embodiments, the size of the component cannot be physically laid out on the surface, and as a result of component distribution, The total area obtained by integrating the areas of the components mounted on the board is smaller than the total area obtained by integrating the areas of the components mounted on the surface of the substrate.
したがって、これらの点から導かれる効果はすでに説明したとおり同様である。この電子モジュールは、短辺が８．８ｍｍ、長辺が９．５ｍｍである。使用されている配線基板としての構成は上記各実施形態と同様である。また、レイアウトルールも同様である。 Therefore, the effects derived from these points are the same as described above. This electronic module has a short side of 8.8 mm and a long side of 9.5 mm. The configuration as a wiring board used is the same as that in each of the above embodiments. The same applies to the layout rule.
次に、図７は、図１、図３、図５に示したものとは異なる、一実施形態である実際的な電子モジュールにおける部品配置の一例を示すレイアウト図である。上側の図が表面に実装の部品の配置を含んだ図示であり、下側の図が内蔵の部品の配置を含んだ図示である。また、図８は、図７に示したレイアウトに用いられている各部品の規格を示している。 Next, FIG. 7 is a layout diagram showing an example of component arrangement in an actual electronic module which is an embodiment different from those shown in FIGS. 1, 3, and 5. The upper diagram is an illustration including an arrangement of components mounted on the surface, and the lower diagram is an illustration including an arrangement of built-in components. FIG. 8 shows the standard of each part used in the layout shown in FIG.
この例の電子モジュールの場合も、上記各実施形態と同様に、その表面に、すべての部品を並べてレイアウトすることが物理的にできない大きさであり、かつ、部品振り分けの結果として、基板の内部に実装された部品がそれぞれ有する面積を積算した総面積が、基板の表面に実装の部品がそれぞれ有する面積を積算した総面積より小さくなっている。 Also in the case of the electronic module of this example, as in each of the above-described embodiments, the size of the component cannot be physically laid out on the surface, and as a result of component distribution, The total area obtained by integrating the areas of the components mounted on the board is smaller than the total area obtained by integrating the areas of the components mounted on the surface of the substrate.
したがって、これらの点から導かれる効果はすでに説明したとおり同様である。この電子モジュールは、四辺とも８．０ｍｍである。使用されている配線基板としての構成は上記各実施形態と同様である。また、レイアウトルールも同様である。 Therefore, the effects derived from these points are the same as described above. This electronic module is 8.0 mm on all four sides. The configuration as a wiring board used is the same as that in each of the above embodiments. The same applies to the layout rule.
次に、図９は、図１、図３、図５、図７に示したものとは異なる、一実施形態である実際的な電子モジュールにおける部品配置の一例を示すレイアウト図である。上側の図が表面に実装の部品の配置を含んだ図示であり、下側の図が内蔵の部品の配置を含んだ図示である。また、図１０は、図９に示したレイアウトに用いられている各部品の規格を示している。 Next, FIG. 9 is a layout diagram showing an example of component arrangement in an actual electronic module according to an embodiment, which is different from those shown in FIGS. 1, 3, 5, and 7. The upper diagram is an illustration including an arrangement of components mounted on the surface, and the lower diagram is an illustration including an arrangement of built-in components. FIG. 10 shows the standard of each part used in the layout shown in FIG.
この例の電子モジュールの場合も、上記各実施形態と同様に、その表面に、すべての部品を並べてレイアウトすることが物理的にできない大きさであり、かつ、部品振り分けの結果として、基板の内部に実装された部品がそれぞれ有する面積を積算した総面積が、基板の表面に実装の部品がそれぞれ有する面積を積算した総面積より小さくなっている。 Also in the case of the electronic module of this example, as in each of the above-described embodiments, the size of the component cannot be physically laid out on the surface, and as a result of component distribution, The total area obtained by integrating the areas of the components mounted on the board is smaller than the total area obtained by integrating the areas of the components mounted on the surface of the substrate.
したがって、これらの点から導かれる効果はすでに説明したとおり同様である。この電子モジュールは、短辺が８．０ｍｍ、長辺が９．０ｍｍである。使用されている配線基板としての構成は上記各実施形態と同様である。また、レイアウトルールも同様である。 Therefore, the effects derived from these points are the same as described above. This electronic module has a short side of 8.0 mm and a long side of 9.0 mm. The configuration as a wiring board used is the same as that in each of the above embodiments. The same applies to the layout rule.
次に、図１１は、図１ないし図１０に示した電子モジュールにおけるレイアウト状態を比較し示している。この表では、参考までに、板端実装クリアランスを考慮した「基板実装有効面積」、基板の表面上に実装された部品がそれぞれ有する面積を積算した総面積である「表面部品面積」およびその「基板実装有効面積」との比である「面積比率」、基板の内部に実装された部品がそれぞれ有する面積を積算した総面積である「内蔵部品面積」およびその「基板実装有効面積」との比である「面積比率」も示している。なお、図１１中に示す数値における「＊」印は、端子電極の配置に要する領域を控除する前の値（またはこれから導かれる値）であることを示している。 Next, FIG. 11 shows a comparison of layout states in the electronic module shown in FIGS. In this table, for reference, the “board mounting effective area” taking into account the board-end mounting clearance, the “surface component area”, which is the total area of the parts mounted on the surface of the board, and its “ "Area ratio", which is the ratio to the "Board mounting effective area", "Built-in component area", which is the total area of the parts mounted on the board, and the ratio to the "Board mounting effective area" The “area ratio” is also shown. Note that the “*” mark in the numerical values shown in FIG. 11 indicates a value (or a value derived therefrom) before subtracting the area required for the arrangement of the terminal electrodes.
図１１を見ると、表面に実装される部品の総面積である「表面部品面積」は、「基板実装有効面積」との比で７割程度（６６．２％）が最大であり、これはレイアウトルールにより制約された結果と考えられる。もちろん、電子モジュールとして小面積化するには、その比率は高い方がよい。比率を高めた結果、表面上に収めるようには配置できない部品は、内蔵に振り分けられるわけである。その場合、内蔵の部品がそれぞれ有する面積を積算した総面積は、表面上に実装された部品がそれぞれ有する面積を積算した総面積より小さくなるような振り分けが、横方向、縦方向の配線パターンのレイアウト設計の自由度をあまり犠牲にしないという意味で有利になる。 Referring to FIG. 11, the “surface component area”, which is the total area of the components mounted on the surface, is about 70% (66.2%) as a percentage of the “substrate mounting effective area”. The result is constrained by the layout rules. Of course, in order to reduce the area as an electronic module, the ratio should be high. As a result of increasing the ratio, parts that cannot be placed on the surface are sorted into the built-in parts. In that case, the distribution of the horizontal and vertical wiring patterns is such that the total area obtained by integrating the areas of the built-in components is smaller than the total area obtained by integrating the areas of the components mounted on the surface. This is advantageous in that it does not sacrifice the freedom of layout design.
次に、図１２は、各実施形態である電子モジュールの構造の一例を示す断面図であり、参考までに示すものである。この電子モジュール１０は、内蔵部品として表面実装型受動素子部品４１を、表面実装部品として表面実装型受動素子部品７１をそれぞれ備えているように示されているが、これらに代えてＩＣ部品を備える場合もその表面実装用端子を用いてはんだで配線パターン２２、２６に実装され得る点はほぼ共通している。
Next, FIG. 12 is a sectional view showing an example of the structure of the electronic module according to each embodiment, and is shown for reference. The
この電子モジュール１０は、表面実装型受動素子部品４１、７１のほか、外部接続用の端子電極を含む裏面の配線パターン２１、表面の配線パターン２６、内層の配線層（内層配線パターン）２２、同２３、同２４、同２５、絶縁層１、同２、同３、同４、同５、層間接続導体３１、同３２、同３４、同３５、スルーホール導電体３３、ソルダーレジスト６１、同６２、はんだ５１、同８１を有する。この電子モジュール１０が利用している配線基板は、絶縁層１〜５によって隔てられる配線層が６つ存在する６層基板である。
In addition to the surface-mounted
絶縁層１〜５は、それぞれ、例えばガラスエポキシ樹脂でできたリジッドな層である。表裏面の配線パターン２１、２６および内層の配線層２２〜２５は、それぞれ、例えば、銅箔を周知のフォトリソグラフィ技術で所望にパターニング加工して得られた層である。層間接続導体３１、３２、３４、３５は、それぞれ、絶縁層１、２、４、５を貫通して配線パターン間に挟設された導電性組成物の接続体であり、これにより、縦方向の電気的接続路として機能する。
Each of the insulating
さらに、ソルダーレジスト６１、６２は、はんだが載るべき領域を除いて絶縁層１または絶縁層５上に全面的に形成された保護膜である。スルーホール導電体３３は、絶縁層３を貫通するスルーホールの内壁面に銅めっき層として形成された縦方向の電気的接続路である。
Furthermore, the solder resists 61 and 62 are protective films formed on the entire surface of the insulating
この電子モジュール１０の製造プロセスは、概略、以下である。
The manufacturing process of the
はじめに、配線パターン２６、配線層２５、絶縁層５、層間接続導体３５（導電性組成物印刷による導電性バンプを由来とする）を有する第１の部分積層体と、配線層２１、配線層２２、絶縁層１、層間接続導体３１（導電性組成物印刷による導電性バンプを由来とする）を有する第２の部分積層体と、配線層２３、配線層２４、絶縁層３、スルーホール導電体３３を有する第３の部分積層体とがそれぞれ形成される。第３の部分積層体は、通常の両面銅張り基板にスルーホールを形成し、その内壁面に銅のめっき層を成長させてスルーホール導電体３３とし、形成することができる。
First, a first partial laminate having a
第１の部分積層体上には、層間接続導体３４（導電性組成物印刷による導電性バンプ）、絶縁層（プリプレグ段階）４を形成する。また、第３の部分積層体上にも、層間接続導体３２（導電性組成物印刷による導電性バンプ）、絶縁層（プリプレグ段階）２を形成する。その後、第３の部分積層体には、部品４１の位置に合わせて開口（図５、図７、図９の各下の図では、この開口に相当して、丸が内蔵部品周りに描かれている。）を形成しておく。 An interlayer connection conductor 34 (conductive bump by conductive composition printing) and an insulating layer (prepreg stage) 4 are formed on the first partial laminate. In addition, an interlayer connection conductor 32 (conductive bump by conductive composition printing) and an insulating layer (prepreg stage) 2 are also formed on the third partial laminate. Thereafter, in the third partial laminated body, an opening is drawn around the built-in component corresponding to the position of the component 41 (in the lower diagrams of FIGS. 5, 7, and 9, corresponding to this opening). Is formed).
第２の部分積層体上には、配線層２２上所定位置に部品４１をはんだ５１を用いて実装する。これには、通常の部品表面実装と同様に、例えば、はんだ５１とすべきクリームはんだのスクリーン印刷、部品４１のマウンタによる載置、クリームはんだのリフローという手順を採用できる。
On the second partial laminate, the component 41 is mounted at a predetermined position on the
その後、上記の第２（下）、第３（中）、第１（上）の部分積層体を重ねて配置しプレス機で加圧、加熱する。これにより、絶縁層２とすべきプリプレグおよび絶縁層４とすべきプリプレグが完全に硬化して全体が一体化し、５層の絶縁層を有する積層体を得る。この一体化では加熱により得られる各プリプレグの流動性により、部品４１の周りの空間およびスルーホール導電体３３内部の空間には各プリプレグが変形進入し空隙は発生しない。また、配線層２２、２４は、層間接続導体３２、３４にそれぞれ電気的に接続される。
Thereafter, the second (lower), third (middle), and first (upper) partial laminates are stacked and pressed and heated with a press. As a result, the prepreg to be the insulating
その後、ソルダーレジスト６１、６２の層をこの積層体両面に形成する。さらに、部品７１をはんだ８１を用いて通常の表面実装プロセスを実行して実装し、図１２に示すような電子モジュール１０に仕上げる。なお、表裏面の配線パターン２１、２６については、そのパターニングを全体の積層のあとに行うこともできる。また、表裏面の配線パターン２１、２６のうち、その上にソルダーレジスト６１、６２が形成されない領域には、はんだ接続に適するように表面にＮｉ／Ａｕのめっき処理を行うのが適当である。
Thereafter, layers of solder resists 61 and 62 are formed on both sides of the laminate. Further, the
すでに説明した実施形態としての利点をこの電子モジュールの構造に照らして説明すると以下になる。すなわち、基板表面（＝絶縁層５のはんだレジスト６２が形成された側）では、実装部品（＝部品７１）の領域外で、主に、横方向の配線パターン（＝配線パターン２６）をレイアウトすることが必要であり、基板内部では、内蔵部品（＝部品４１）の領域外で、横方向の配線パターン（＝配線パターン２２、２３、２４、２５）をレイアウトすることに加えて縦方向の配線パターン（＝層間接続導体３１、３２、３４、３５、スルーホール導電体３３）をレイアウトすることも必要である。
The advantages of the embodiment already described will be described below in the light of the structure of the electronic module. That is, on the substrate surface (= the side where the solder resist 62 of the insulating layer 5 is formed), the lateral wiring pattern (= wiring pattern 26) is mainly laid out outside the area of the mounting component (= component 71). In addition to laying out the horizontal wiring patterns (=
基板内部の構成のうち、配線パターン２３、２４、および層間接続導体３２、３４、スルーホール導電体３３は、内蔵の部品４１が配置された領域を避けて形成される必要がある（実際はそれより大きく、部品４１を設けるための、第３の部分積層体の開口を避けて形成される必要がある。）点で特殊である。つまりは、相対的に基板表面より基板内部の方が構成物で混み合っており、この点に鑑みて、内蔵の部品総面積が、表面の部品総面積より小さくなるようにすると、電子モジュールとして自由度が高く効率のよい設計が可能になる。
Among the configurations inside the substrate, the
なお、内蔵の部品４１の厚み内横に存在する配線パターン２３、２４が、パターン設計する必要のないようなダミー配線層である場合や、配線パターン２３、２４そのものがない配線層数の配線基板である場合を考えると以下である。すなわち、この場合でも、少なくとも、基板内部では、内蔵の部品４１の厚み内横に縦方向の配線パターン（層間接続導体）がレイアウトされる必要であり、相対的に基板表面より基板内部の方が構成物で混み合うことになる。したがって、やはり、内蔵の部品総面積が、表面の部品総面積より小さくなるようにすると、電子モジュールとして自由度が高く効率のよい設計が可能になる。
It should be noted that the
１…絶縁層、２…絶縁層、３…絶縁層、４…絶縁層、５…絶縁層、１０…電子モジュール、２１…配線層（配線パターン）、２２…配線層（配線パターン）、２３…配線層（配線パターン）、２４…配線層（配線パターン）、２５…配線層（配線パターン）、２６…配線層（配線パターン）、３１…層間接続導体（導電性組成物印刷による導電性バンプを由来とする）、３２…層間接続導体（導電性組成物印刷による導電性バンプを由来とする）、３３…スルーホール導電体、３４…層間接続導体（導電性組成物印刷による導電性バンプを由来とする）、３５…層間接続導体（導電性組成物印刷による導電性バンプを由来とする）、４１…表面実装型受動素子部品（基板内蔵部品）、５１…はんだ、６１…ソルダーレジスト、６２…ソルダーレジスト、７１…表面実装型受動素子部品（基板表面実装部品）、８１…はんだ。
DESCRIPTION OF
Claims (7)
前記基板に設けられた、横方向の導電体である配線パターンおよび縦方向の導電体である層間接続導体と、
前記基板の前記部品レイアウト可能領域内に収めるには余りが生じ、一部が該部品レイアウト可能領域に実装され、残りが該基板の厚み方向の内部に実装された、表面実装型の複数の電気／電子部品と、を具備し、
前記基板の前記部品レイアウト可能領域には、前記複数の電気／電子部品のうちの、前記基板の前記部品レイアウト可能領域内に収めるように配置できる電気／電子部品として少なくともひとつの表面実装型受動素子部品を含んで総計２以上の数の電気／電子部品が振り分けられて実装されており、前記基板の厚み方向の内部には、前記複数の電気／電子部品のうちの、前記基板の前記表面上に実装されない電気／電子部品が振り分けられて実装されており、しかも、前記基板の厚み方向の内部に実装された電気／電子部品がそれぞれ有する面積を積算した総面積が、前記基板の前記部品レイアウト可能領域に実装された電気／電子部品がそれぞれ有する面積を積算した総面積より小さいこと
を特徴とする電子モジュール。 A board on which a component layout possible area is set on the surface, and a component can be embedded in the thickness direction,
Provided on the substrate, a wiring pattern that is a lateral conductor and an interlayer connection conductor that is a longitudinal conductor;
A plurality of surface-mounting type electric appliances in which a surplus is generated to fit in the component layable area of the substrate, a part is mounted in the component layable region and the rest is mounted in the thickness direction of the substrate. / Electronic components,
At least one surface-mount type passive element as an electric / electronic component that can be placed in the component layable area of the substrate so as to be accommodated in the component layable region of the substrate among the plurality of electric / electronic components. A total of two or more electrical / electronic components including components are distributed and mounted, and the inside of the substrate in the thickness direction is on the surface of the substrate among the plurality of electrical / electronic components. The total area obtained by integrating the areas of the electrical / electronic components mounted in the thickness direction of the substrate is the component layout of the substrate. An electronic module characterized by being smaller than the total area obtained by integrating the areas of electric / electronic components mounted in the possible area.
前記基板の、前記第１の端子電極が設けられた表面とは反対の側の表面上に設けられた第２の端子電極と、をさらに具備し、
前記基板の前記部品レイアウト可能領域が、前記第１の端子電極の配置に要する領域を控除して設定されていること
を特徴とする請求項１記載の電子モジュール。 A first terminal electrode provided on the same surface of the substrate as the component layable region where the electrical / electronic component is mounted;
A second terminal electrode provided on the surface of the substrate opposite to the surface on which the first terminal electrode is provided; and
2. The electronic module according to claim 1, wherein the component layout possible region of the substrate is set by excluding a region required for arranging the first terminal electrodes. 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015138535A JP2015181204A (en) | 2015-07-10 | 2015-07-10 | electronic module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015138535A JP2015181204A (en) | 2015-07-10 | 2015-07-10 | electronic module |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010257978A Division JP2012109447A (en) | 2010-11-18 | 2010-11-18 | Electronic module |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015181204A true JP2015181204A (en) | 2015-10-15 |
Family
ID=54329299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015138535A Pending JP2015181204A (en) | 2015-07-10 | 2015-07-10 | electronic module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2015181204A (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001024333A (en) * | 1999-07-12 | 2001-01-26 | Sony Chem Corp | Multilayer board and module |
| JP2003100937A (en) * | 2001-09-26 | 2003-04-04 | Hitachi Ltd | High-frequency module |
| JP2003197849A (en) * | 2001-10-18 | 2003-07-11 | Matsushita Electric Ind Co Ltd | Module with built-in component and method of manufacturing the same |
| JP2005045013A (en) * | 2003-07-22 | 2005-02-17 | Matsushita Electric Ind Co Ltd | Circuit module and its manufacturing method |
| WO2006027888A1 (en) * | 2004-09-08 | 2006-03-16 | Murata Manufacturing Co., Ltd. | Composite ceramic substrate |
| JP2010157664A (en) * | 2009-01-05 | 2010-07-15 | Meiko:Kk | Circuit substrate with electric and electronic component incorporated therein, and method of manufacturing the same |
-
2015
- 2015-07-10 JP JP2015138535A patent/JP2015181204A/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001024333A (en) * | 1999-07-12 | 2001-01-26 | Sony Chem Corp | Multilayer board and module |
| JP2003100937A (en) * | 2001-09-26 | 2003-04-04 | Hitachi Ltd | High-frequency module |
| JP2003197849A (en) * | 2001-10-18 | 2003-07-11 | Matsushita Electric Ind Co Ltd | Module with built-in component and method of manufacturing the same |
| JP2005045013A (en) * | 2003-07-22 | 2005-02-17 | Matsushita Electric Ind Co Ltd | Circuit module and its manufacturing method |
| WO2006027888A1 (en) * | 2004-09-08 | 2006-03-16 | Murata Manufacturing Co., Ltd. | Composite ceramic substrate |
| JP2010157664A (en) * | 2009-01-05 | 2010-07-15 | Meiko:Kk | Circuit substrate with electric and electronic component incorporated therein, and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7239525B2 (en) | Circuit board structure with embedded selectable passive components and method for fabricating the same | |
| JP5339384B2 (en) | Laminated capacitor and integrated circuit board | |
| JP5160052B2 (en) | Wiring board, capacitor | |
| WO2014162478A1 (en) | Component-embedded substrate and manufacturing method for same | |
| JP2004349457A (en) | Large-scale integrated circuit (lsi) package | |
| US20150043185A1 (en) | Composite electronic component and board having the same | |
| JP2005072311A (en) | Capacitor, multilayer wiring board and semiconductor device | |
| JPWO2011102134A1 (en) | Component built-in board | |
| JP6742682B2 (en) | Multilayer wiring board | |
| JP5190811B2 (en) | Power module | |
| JP6671551B1 (en) | Multilayer printed circuit board | |
| JPWO2008066028A1 (en) | Interposer with built-in passive components | |
| JP2004064052A (en) | Noise shielding type laminated substrate and its manufacturing method | |
| JP2011138811A (en) | Module including built-in electronic component | |
| JP2020150246A (en) | Embedded component package structure, embedded type panel substrate, and manufacturing method thereof | |
| KR20120071938A (en) | A printed circuit board comprising embeded electronic component within and a method for manufacturing | |
| JP2009117409A (en) | Circuit board | |
| JP2015181204A (en) | electronic module | |
| CN110402022B (en) | PCB and terminal | |
| KR100669963B1 (en) | Multilayer PCB and the manufacturing method thereof | |
| JP2012109447A (en) | Electronic module | |
| JP2016025690A (en) | Electronic module | |
| JP2017063153A (en) | Wiring board | |
| JP2020013917A (en) | Wiring board | |
| JPWO2013153717A1 (en) | Electronic device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150710 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161226 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170131 |