JP2015177175A - 光電変換素子および光電変換素子の製造方法 - Google Patents

光電変換素子および光電変換素子の製造方法 Download PDF

Info

Publication number
JP2015177175A
JP2015177175A JP2014055130A JP2014055130A JP2015177175A JP 2015177175 A JP2015177175 A JP 2015177175A JP 2014055130 A JP2014055130 A JP 2014055130A JP 2014055130 A JP2014055130 A JP 2014055130A JP 2015177175 A JP2015177175 A JP 2015177175A
Authority
JP
Japan
Prior art keywords
semiconductor film
type semiconductor
film
type
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014055130A
Other languages
English (en)
Inventor
親扶 岡本
Chikao Okamoto
親扶 岡本
賢治 木本
Kenji Kimoto
賢治 木本
督章 國吉
Masaaki Kuniyoshi
督章 國吉
敏彦 酒井
Toshihiko Sakai
敏彦 酒井
剛 常深
Takeshi Tsunemi
剛 常深
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2014055130A priority Critical patent/JP2015177175A/ja
Priority to PCT/JP2015/053801 priority patent/WO2015141338A1/ja
Publication of JP2015177175A publication Critical patent/JP2015177175A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Sustainable Energy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electromagnetism (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Sustainable Development (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)
  • Weting (AREA)

Abstract

【課題】特性および信頼性を向上させることが可能な光電変換素子および光電変換素子の製造方法を提供する。【解決手段】光電変換素子は、半導体基板１の一方の表面の一部に第１のｉ型半導体膜２と第１導電型半導体膜３とを備え、半導体基板の表面の他の一部に第２のｉ型半導体膜４と第２導電型半導体膜５とを備えている。第１導電型半導体膜３上には第１導電型用電極層１１が設けられており、第２導電型半導体膜５上には第２導電型用電極層１２が設けられている。第１導電型半導体膜３の一端上に第２のｉ型半導体膜４の一端が位置している。第１導電型半導体膜３の一端と第２のｉ型半導体膜４の一端との間に介在層８を備えている。【選択図】図１

Description

本発明は、光電変換素子および光電変換素子の製造方法に関する。
太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。太陽電池には、化合物半導体または有機材料を用いたものなど様々な種類のものがあるが、現在、主流となっているのは、シリコン結晶を用いたものである。
現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と、受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。
しかしながら、受光面に電極を形成した場合には、電極における太陽光の反射および吸収があることから、電極の面積分だけ入射する太陽光の量が減少する。そのため、裏面のみに電極を形成した太陽電池の開発が進められている（たとえば特許文献１参照）。
図３３に、従来の特許文献１に記載の裏面のみに電極が形成された太陽電池の模式的な断面図を示す。図３３に示すように、特許文献１に記載の太陽電池においては、ｎ型またはｐ型の導電性を有する半導体基板１００の裏面の一部にＩＰ積層体１１４が設けられており、ＩＰ積層体１１４上にｐ側電極１１７が設けられており、ＩＰ積層体１１４とｐ側電極１１７との積層体を覆うようにして絶縁層１１８が設けられている。また、半導体基板１００の裏面の他の一部と絶縁層１１８とを覆うようにしてＩＮ積層体１１９が設けられており、ＩＮ積層体１１９の全面を被覆するようにｎ側電極１２２が設けられている。また、半導体基板１００の受光面上には、ｉ型非晶質半導体層１１２と、ｉ型非晶質半導体層１１２上のｎ型非晶質半導体層１１３とが設けられている。
ここで、ＩＰ積層体１１４は、ｉ型非晶質半導体層１１５とｐ型非晶質半導体層１１６との積層体から構成されている。また、ｐ側電極１１７は、ＩＰ積層体１１４上に設けられたＴＣＯ層１１７ａと金属層１１７ｂとの積層体から構成されている。また、絶縁層１１８は、ＩＰ積層体１１４およびｐ側電極１１７を被覆する第１の絶縁層１１８ａと第２の絶縁層１１８ｂとの積層体から構成されている。また、ＩＮ積層体１１９は、絶縁層１１８を被覆するｉ型非晶質半導体層１２０とｎ型非晶質半導体層１２１との積層体から構成されている。さらに、ｎ側電極１２２は、ＩＮ積層体１１９を被覆するＴＣＯ層１２２ａと金属層１２２ｂとの積層体から構成されている。
図３３に示される特許文献１に記載の太陽電池は、半導体基板１００の受光面側から太陽光１１１を入射させることにより半導体基板１００の内部でキャリアが生成し、ｐ側電極１１７とｎ側電極１２２とから外部に取り出される。
特開２０１１−２０４８３２号公報
近年、太陽電池等の光電変換素子の技術分野においては、特性および信頼性を向上させることが強く要望されており、その検討が進められている。
上記の事情に鑑みて、本発明の目的は、特性および信頼性を向上させることが可能な光電変換素子および光電変換素子の製造方法を提供することにある。
本発明の第１の態様によれば、半導体基板と、半導体基板の一方の表面の一部に設けられた第１のｉ型半導体膜と、第１のｉ型半導体膜上に設けられた第１導電型半導体膜と、半導体基板の表面の他の一部に設けられた第２のｉ型半導体膜と、第２のｉ型半導体膜上に設けられた第２導電型半導体膜と、第１導電型半導体膜上に設けられた第１導電型用電極層と、第２導電型半導体膜上に設けられた第２導電型用電極層とを備え、第１導電型半導体膜の一端上に第２のｉ型半導体膜の一端が位置しており、第１導電型半導体膜の一端と第２のｉ型半導体膜の一端との間に介在層を備えている光電変換素子を提供することができる。
本発明の第２の態様によれば、半導体基板の一方の表面上に第１のｉ型半導体膜を形成する工程と、第１のｉ型半導体膜上に第１導電型半導体膜を形成する工程と、第１導電型半導体膜上に介在層を形成する工程と、第１のｉ型半導体膜と第１導電型半導体膜と介在層とを含む第１の積層体の一部を厚さ方向に除去する工程と、半導体基板の表面上および介在層上に第２のｉ型半導体膜を形成する工程と、第２のｉ型半導体膜上に第２導電型半導体膜を形成する工程と、第１導電型半導体膜の一端と第２のｉ型半導体膜の一端との間に介在層の一部を残すように介在層と第２のｉ型半導体膜と第２導電型半導体膜とを含む第２の積層体の一部を厚さ方向にウエットエッチングする工程と、第１導電型半導体膜上に第１導電型用電極層を形成するとともに、第２導電型半導体膜上に第２導電型用電極層を形成する工程とを含む光電変換素子の製造方法を提供することができる。
本発明によれば、特性および信頼性を向上させることが可能な光電変換素子および光電変換素子の製造方法を提供することができる。
実施の形態１のヘテロ接合型バックコンタクトセルの模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。 実施の形態３のヘテロ接合型バックコンタクトセルの模式的な断面図である。 従来の特許文献１に記載の裏面のみに電極が形成された太陽電池の模式的な断面図である。
以下、本発明の一例である実施の形態について説明する。なお、実施の形態の説明に用いられる図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
［実施の形態１］
＜光電変換素子の構成＞
図１に、本発明の光電変換素子の一例である実施の形態１のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態１のヘテロ接合型バックコンタクトセルは、ｎ型単結晶シリコン基板からなる半導体基板１と、半導体基板１の一方の表面の一部に設けられたｉ型非晶質シリコン膜からなる第１のｉ型半導体膜２と、第１のｉ型半導体膜２上に設けられたｐ型非晶質シリコン膜からなる第１導電型半導体膜３と、半導体基板１の当該一方の表面の一部に設けられたｉ型非晶質シリコン膜からなる第２のｉ型半導体膜４と、第２のｉ型半導体膜４上に設けられたｎ型非晶質シリコン膜からなる第２導電型半導体膜５と、第１導電型半導体膜３上に設けられた第１導電型用電極層１１と、第２導電型半導体膜５上に設けられた第２導電型用電極層１２とを備えている。第１導電型用電極層１１および第２導電型用電極層１２は、それぞれ、第１金属層９と第２金属層１０との積層体から構成されている。
図１に示すように、半導体基板１の裏面の全面が、第１のｉ型半導体膜２と第２のｉ型半導体膜４とで覆われており、第２のｉ型半導体膜４と第２導電型半導体膜５との積層体の一端が、ｎ型非晶質シリコン膜からなる介在層８を介して、第１のｉ型半導体膜２と第１導電型半導体膜３との積層体の一端を覆っている。すなわち、第１導電型半導体膜３の一端と第２のｉ型半導体膜４の一端との間に介在層８が設けられている。また、第１導電型用電極層１１と第２導電型用電極層１２とが電気的に絶縁されている。
また、実施の形態１のヘテロ接合型バックコンタクトセルは、半導体基板１の他方の表面である受光面の凹凸１ａ上に設けられた第３のｉ型半導体膜６と、第３のｉ型半導体膜６上に設けられた第２の第２導電型半導体膜７とを備えている。
＜光電変換素子の製造方法＞
以下、図２〜図１８の模式的断面図を参照して、実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図２に示すように、半導体基板１の受光面に凹凸１ａを形成する。
ここで、半導体基板１の受光面の凹凸１ａは、たとえば、半導体基板１の裏面の全面にテクスチャマスクを形成した後に、半導体基板１の受光面をテクスチャエッチングすることにより形成することができる。テクスチャマスクとしては、たとえば、窒化シリコンまたは酸化シリコンを用いることができる。また、テクスチャエッチングに用いられるエッチャントとしては、たとえば、シリコンを溶解可能なアルカリ溶液を用いることができる。
半導体基板１としては、ｎ型単結晶シリコン基板を好適に用いることができるが、ｎ型単結晶シリコン基板に限定されず、たとえば従来から公知の半導体基板を用いることもできる。
次に、図３に示すように、半導体基板１の受光面の凹凸１ａ上に、第３のｉ型半導体膜６を形成する。第３のｉ型半導体膜６の形成方法は特に限定されないが、たとえばプラズマＣＶＤ（Chemical Vapor Deposition）法を用いることができる。
第３のｉ型半導体膜６としては、ｉ型非晶質シリコン膜を好適に用いることができるがｉ型非晶質シリコン膜に限定されず、たとえば従来から公知のｉ型半導体膜を用いることもできる。
次に、図４に示すように、第３のｉ型半導体膜６上に第２の第２導電型半導体膜７を形成する。第２の第２導電型半導体膜７の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
第２の第２導電型半導体膜７としては、ｎ型非晶質シリコン膜を好適に用いることができるが、ｎ型非晶質シリコン膜に限定されず、たとえば従来から公知のｎ型半導体膜を用いることもできる。なお、第２の第２導電型半導体膜７に含まれるｎ型不純物としては、たとえばリンを用いることができる。
なお、本明細書において「ｉ型」とは、完全な真性の状態だけでなく、十分に低濃度（ｎ型不純物濃度が１×１０15個／ｃｍ3未満、かつｐ型不純物濃度が１×１０15個／ｃｍ3未満）であればｎ型またはｐ型の不純物が混入された状態のものも含む意味である。
また、本明細書において「非晶質シリコン」には、シリコン原子の未結合手（ダングリングボンド）が水素で終端されていない非晶質シリコンだけでなく、水素化非晶質シリコンなどのシリコン原子の未結合手が水素で終端されたものも含まれるものとする。
次に、図５に示すように、半導体基板１の裏面の全面に第１のｉ型半導体膜２を形成する。第１のｉ型半導体膜２の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
第１のｉ型半導体膜２としては、ｉ型非晶質シリコン膜を好適に用いることができるがｉ型非晶質シリコン膜に限定されず、たとえば従来から公知のｉ型半導体膜を用いることもできる。
次に、図６に示すように、半導体基板１の裏面の第１のｉ型半導体膜２上に第１導電型半導体膜３を形成する。第１導電型半導体膜３の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
第１導電型半導体膜３としては、ｐ型非晶質シリコン膜を好適に用いることができるがｐ型非晶質シリコン膜に限定されず、たとえば従来から公知のｐ型半導体膜を用いることもできる。なお、第１導電型半導体膜３に含まれるｐ型不純物としては、たとえばボロンを用いることができる。
次に、図７に示すように、第１導電型半導体膜３上に介在層８を形成する。介在層８の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
介在層８としては、ｎ型非晶質シリコン膜を好適に用いることができるが、ｎ型非晶質シリコン膜に限定されず、たとえば従来から公知のｎ型半導体膜を用いることもできる。なお、介在層８に含まれるｎ型不純物としては、たとえばリンを用いることができる。介在層８を構成するｎ型非晶質シリコン膜等のｎ型半導体膜のｎ型不純物濃度は、１×１０15個／ｃｍ3以上とされる。ここで、ｎ型不純物濃度は、二次イオン質量分析法（ＳＩＭＳ；Secondary Ion Mass Spectrometry）によって測定することができる。
次に、図８に示すように、半導体基板１の裏面上に、第１のｉ型半導体膜２と第１導電型半導体膜３と介在層８との積層体５１を残す部分にのみフォトレジスト等のエッチングマスク２１を形成する。
次に、図９に示すように、エッチングマスク２１をマスクとして、第１のｉ型半導体膜２と第１導電型半導体膜３と介在層８との積層体５１の一部を厚さ方向にウエットエッチングする。これにより、半導体基板１の表面を露出させる。また、エッチングマスク２１をマスクとして用いたウエットエッチングに代えて、たとえばレーザ光の照射によって積層体５１の一部を除去してもよい。
次に、図１０に示すように、半導体基板１の裏面の露出部分および介在層８を覆うように、第２のｉ型半導体膜４を形成する。第２のｉ型半導体膜４の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
第２のｉ型半導体膜４としては、ｉ型非晶質シリコン膜を好適に用いることができるがｉ型非晶質シリコン膜に限定されず、たとえば従来から公知のｉ型半導体膜を用いることもできる。
次に、図１１に示すように、第２のｉ型半導体膜４上に第２導電型半導体膜５を形成する。第２導電型半導体膜５の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
第２導電型半導体膜５としては、ｎ型非晶質シリコン膜を好適に用いることができるがｎ型非晶質シリコン膜に限定されず、たとえば従来から公知のｎ型半導体膜を用いることもできる。なお、第２導電型半導体膜５に含まれるｎ型不純物としては、たとえばリンを用いることができる。
次に、図１２に示すように、半導体基板１の裏面上の第２のｉ型半導体膜４と第２導電型半導体膜５との積層体５２を残す部分にのみフォトレジスト等のエッチングマスク２２を形成する。
次に、エッチングマスク２２をマスクとして、第１導電型半導体膜３の一端と第２のｉ型半導体膜４の一端との間に介在層８の一部を残すように、第２のｉ型半導体膜４と第２導電型半導体膜５とからなる積層体５２の一部を厚さ方向にウエットエッチングすることによって、図１３に示すように、第１導電型半導体膜３の一部を露出させる。
次に、図１４に示すように、第２導電型半導体膜５からエッチングマスク２２を完全に除去する。
次に、図１５に示すように、第１導電型半導体膜３および第２導電型半導体膜５の全面を覆うように第１金属層９を形成する。第１金属層９としては、ＩＴＯ膜を好適に用いることができるが、これに限定されるものではない。第１金属層９の形成方法も特に限定されず、たとえば蒸着法などを用いることができる。
次に、図１６に示すように、第１金属層９上に第２金属層１０を形成する。第２金属層１０としては、銀膜を好適に用いることができるが、これに限定されるものではない。第２金属層１０の形成方法も特に限定されず、たとえば蒸着法を用いることができる。
次に、図１７に示すように、第１導電型用電極層１１および第２導電型用電極層１２の形成領域に対応する第２金属層１０の表面上にフォトレジスト等のエッチングマスク２３を形成する。
次に、図１８に示すように、エッチングマスク２３が形成されていない第１金属層９および第２金属層１０の箇所をエッチングする。なお、エッチングマスク２３を用いたエッチングに代えて、たとえばレーザ光の照射によって、第１金属層９および第２金属層１０を部分的に除去してもよい。
その後、エッチングマスク２３を除去することによって、図１に示す構成の実施の形態１のヘテロ接合型バックコンタクトセルが完成する。
＜作用効果＞
実施の形態１においては、ｐ型非晶質シリコン膜からなる第１導電型半導体膜３上に、ｎ型非晶質シリコン膜からなる介在層８を形成した後に、ｉ型非晶質シリコン膜からなる第２のｉ型半導体膜４とｎ型非晶質シリコン膜からなる第２導電型半導体膜５とをこの順序で形成し、その後、図１３に示すように、第１導電型半導体膜３の一端と第２のｉ型半導体膜４の一端との間に介在層８の一部が残るように、介在層８、第２のｉ型半導体膜４および第２導電型半導体膜５をウエットエッチングすることによって、第１導電型半導体膜３の表面を露出させている。
これにより、実施の形態１においては、ｐ型非晶質シリコン膜からなる第１導電型半導体膜３上にｉ型非晶質シリコン膜からなる第２のｉ型半導体膜４を直接形成して上記と同様のウエットエッチングを行った場合と比べて、抵抗となるｉ型非晶質シリコン膜からなる第２のｉ型半導体膜４等の残留物の少ない第１導電型半導体膜３のきれいな表面を露出させて、当該第１導電型半導体膜３の露出面上に第１導電型用電極層１１を形成することができるため、第１導電型半導体膜３に対する第１導電型用電極層１１のコンタクト抵抗を低減することができ、ひいては、実施の形態１のヘテロ接合型バックコンタクトセルの特性および信頼性を向上することができる。
ここで、ｐ型非晶質シリコン膜からなる第１導電型半導体膜３と比べてｎ型非晶質シリコン膜からなる介在層８のエッチングレートが大きくなるエッチャントを用い、第１導電型半導体膜３をエッチングストップ層として上記のウエットエッチングを行うことが好ましい。この場合には、第１導電型半導体膜３の表面における第２のｉ型半導体膜４等の残留物をさらに低減した状態で、第１導電型半導体膜３の表面を露出させることができるため、実施の形態１のヘテロ接合型バックコンタクトセルの特性および信頼性をさらに向上することができる。
なお、実施の形態１において、ｐ型非晶質シリコン膜からなる第１導電型半導体膜３と比べてｎ型非晶質シリコン膜からなる介在層８のエッチングレートが大きくなるエッチャントとしては、たとえば水酸化ナトリウム水溶液および／または水酸化カリウム水溶液などのアルカリ溶液を挙げることができる。
また、実施の形態１のヘテロ接合型バックコンタクトセルにおいて、第１のｉ型半導体膜２と第１導電型半導体膜３と介在層８との厚さの合計は、５ｎｍ以上であることが好ましく、１０ｎｍ以上であることがより好ましい。第１のｉ型半導体膜２と第１導電型半導体膜３と介在層８との厚さの合計が、５ｎｍ以上である場合、特に１０ｎｍ以上である場合には、これらの膜の積層体によるパッシベーション性を向上させることができる。
［実施の形態２］
＜光電変換素子の構成＞
図１９に、本発明の光電変換素子の他の一例である実施の形態２のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態２のヘテロ接合型バックコンタクトセルは、第１導電型半導体膜３の一端と第２のｉ型半導体膜４の一端との間にＩＴＯ膜からなる介在層３１を備えていることを特徴としている。
＜光電変換素子の製造方法＞
以下、実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、実施の形態１と同様にして、図６に示すように、半導体基板１の受光面の凹凸１ａ上に第３のｉ型半導体膜６および第２の第２導電型半導体膜７をこの順序で形成するとともに、半導体基板１の裏面上に第１のｉ型半導体膜２および第１導電型半導体膜３をこの順序で形成する。
次に、図２０の模式的断面図に示すように、第１導電型半導体膜３上にＩＴＯ膜からなる介在層３１を形成する。ＩＴＯ膜からなる介在層３１の形成方法は特に限定されず、たとえばスパッタリング法などを用いることができる。
次に、図２１の模式的断面図に示すように、半導体基板１の裏面上に、第１のｉ型半導体膜２と第１導電型半導体膜３と介在層３１との積層体５１を残す部分にのみフォトレジスト等のエッチングマスク２１を形成する。
次に、図２２の模式的断面図に示すように、エッチングマスク２１をマスクとして、第１のｉ型半導体膜２と第１導電型半導体膜３と介在層３１との積層体５１の一部を厚さ方向にウエットエッチングする。これにより、半導体基板１の裏面の一部を露出させる。
次に、図２３の模式的断面図に示すように、半導体基板１の裏面の露出部分および介在層３１を覆うように、第２のｉ型半導体膜４を形成する。引き続いて、図２４の模式的断面図に示すように、第２のｉ型半導体膜４上に第２導電型半導体膜５を形成する。
次に、図２５の模式的断面図に示すように、半導体基板１の裏面上の第２のｉ型半導体膜４と第２導電型半導体膜５との積層体５２を残す部分にのみフォトレジスト等のエッチングマスク２２を形成する。
次に、エッチングマスク２２をマスクとして、第１導電型半導体膜３の一端と第２のｉ型半導体膜４の一端との間に介在層３１の一部を残すように、第２のｉ型半導体膜４と第２導電型半導体膜５との積層体５２の一部を厚さ方向にウエットエッチングすることによって、図２６の模式的断面図に示すように、第１導電型半導体膜３の表面を露出させる。
ここで、ｐ型非晶質シリコン膜からなる第１導電型半導体膜３と比べてＩＴＯ膜からからなる介在層３１のエッチングレートが大きくなるエッチャントとしては、たとえばフッ酸を挙げることができる。
次に、図２７の模式的断面図に示すように、第２導電型半導体膜５からエッチングマスク２２を完全に除去する。
次に、図２８の模式的断面図に示すように、第１導電型半導体膜３および第２導電型半導体膜５の全面を覆うように第１金属層９を形成し、引き続いて、図２９の模式的断面図に示すように、第１金属層９上に第２金属層１０を形成する。
次に、図３０の模式的断面図に示すように、第１導電型用電極層１１および第２導電型用電極層１２の形成領域に対応する第２金属層１０の表面上にフォトレジスト等のエッチングマスク２３を形成する。
次に、図３１の模式的断面図に示すように、エッチングマスク２３が形成されていない第１金属層９および第２金属層１０の箇所をエッチングする。
その後、エッチングマスク２３を除去することによって、図１９に示す構成の実施の形態２のヘテロ接合型バックコンタクトセルが完成する。
＜作用効果＞
実施の形態２においては、ｐ型非晶質シリコン膜からなる第１導電型半導体膜３上に、ＩＴＯ膜からなる介在層３１を形成した後に、ｉ型非晶質シリコン膜からなる第２のｉ型半導体膜４とｎ型非晶質シリコン膜からなる第２導電型半導体膜５とをこの順序で形成して、その後、図２６に示すように、第１導電型半導体膜３の一端と第２のｉ型半導体膜４の一端との間に介在層３１の一部が残るように、介在層３１、第２のｉ型半導体膜４および第２導電型半導体膜５をウエットエッチングすることによって、第１導電型半導体膜３の表面を露出させている。
これにより、実施の形態２においても、ｐ型非晶質シリコン膜からなる第１導電型半導体膜３上にｉ型非晶質シリコン膜からなる第２のｉ型半導体膜４を直接形成して上記と同様のウエットエッチングを行った場合と比べて、抵抗となるｉ型非晶質シリコン膜からなる第２のｉ型半導体膜４等の残留物の少ない第１導電型半導体膜３のきれいな表面を露出させて、当該第１導電型半導体膜３の露出面上に第１導電型用電極層１１を形成することができるため、第１導電型半導体膜３に対する第１導電型用電極層１１のコンタクト抵抗を低減することができ、ひいては、実施の形態２のヘテロ接合型バックコンタクトセルの特性および信頼性を向上することができる。
ここで、実施の形態２においても、ｐ型非晶質シリコン膜からなる第１導電型半導体膜３と比べてＩＴＯ膜からなる介在層３１のエッチングレートが大きくなるエッチャントを用い、第１導電型半導体膜３をエッチングストップ層として機能させて上記のウエットエッチングを行うことが好ましい。この場合には、第１導電型半導体膜３の表面における第２のｉ型半導体膜４等の残留物をさらに低減した状態で、第１導電型半導体膜３の表面を露出させることができるため、実施の形態２のヘテロ接合型バックコンタクトセルの特性および信頼性をさらに向上することができる。
なお、実施の形態２において、ｐ型非晶質シリコン膜からなる第１導電型半導体膜３と比べてＩＴＯ膜からなる介在層３１のエッチングレートが大きくなるエッチャントとしては、たとえばフッ酸を挙げることができる。
実施の形態２は、ｎ型非晶質シリコン膜からなる介在層８に代えて、ＩＴＯ膜からなる介在層３１を用いたこと以外は実施の形態１と同様であるため、同様の説明については繰り返さない。
［実施の形態３］
＜光電変換素子の構成＞
図３２に、本発明の光電変換素子の他の一例である実施の形態３のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態３のヘテロ接合型バックコンタクトセルは、第１導電型半導体膜３の一端と第２のｉ型半導体膜４の一端との間に酸化シリコン膜からなる介在層４１を備えていることを特徴としている。
＜光電変換素子の製造方法＞
実施の形態３のヘテロ接合型バックコンタクトセルは、ＩＴＯ膜からなる介在層３１に代えて、酸化シリコン膜からなる介在層４１を用いること以外は実施の形態２と同様にして製造することができる。なお、酸化シリコン膜からなる介在層４１は、たとえばＣＶＤ法によって形成することができる。
＜作用効果＞
実施の形態３においては、ｐ型非晶質シリコン膜からなる第１導電型半導体膜３上に、酸化シリコン膜からなる介在層４１を形成した後に、ｉ型非晶質シリコン膜からなる第２のｉ型半導体膜４とｎ型非晶質シリコン膜からなる第２導電型半導体膜５とをこの順序で形成して、その後、第１導電型半導体膜３の一端と第２のｉ型半導体膜４の一端との間に介在層４１の一部が残るように、介在層４１、第２のｉ型半導体膜４および第２導電型半導体膜５をウエットエッチングすることによって、第１導電型半導体膜３の表面を露出させている。
これにより、実施の形態３においても、抵抗となるｉ型非晶質シリコン膜からなる第２のｉ型半導体膜４等の残留物の少ない第１導電型半導体膜３のきれいな表面上に第１導電型用電極層１１を形成することができるため、第１導電型半導体膜３に対する第１導電型用電極層１１のコンタクト抵抗を低減することができ、ひいては、ヘテロ接合型バックコンタクトセルの特性および信頼性を向上することができる。
また、実施の形態３においても、ヘテロ接合型バックコンタクトセルの特性および信頼性をさらに向上する観点からは、ｐ型非晶質シリコン膜からなる第１導電型半導体膜３と比べて酸化シリコン膜からなる介在層４１のエッチングレートが大きくなるエッチャントを用い、第１導電型半導体膜３をエッチングストップ層として上記のウエットエッチングを行うことが好ましい。
なお、実施の形態３において、ｐ型非晶質シリコン膜からなる第１導電型半導体膜３と比べて酸化シリコン膜からなる介在層４１のエッチングレートが大きくなるエッチャントとしては、たとえばフッ酸を挙げることができる。
実施の形態３は、ＩＴＯ膜からなる介在層３１に代えて、酸化シリコン膜からなる介在層４１を用いたこと以外は実施の形態１と同様であるため、同様の説明については繰り返さない。
［その他の実施形態］
実施の形態１〜３において、介在層としては、ｎ型非晶質シリコン膜、ＩＴＯ膜または酸化シリコン膜を用いる場合について説明したが、これらに限定されるものではなく、第２のｉ型半導体膜４と第２導電型半導体膜５との積層体５２のウエットエッチングに用いられるエッチャントのエッチングレートが第１導電型半導体膜３と比べて大きくなる材質を適宜用いることができ、たとえば酸化シリコン膜とＩＴＯ膜との積層体のようにこれらの膜を組み合わせて用いてもよく、上記以外の材質の１層以上の膜を用いてもよい。
［付記］
（１）本発明の第１の態様によれば、半導体基板と、半導体基板の一方の表面の一部に設けられた第１のｉ型半導体膜と、第１のｉ型半導体膜上に設けられた第１導電型半導体膜と、半導体基板の表面の他の一部に設けられた第２のｉ型半導体膜と、第２のｉ型半導体膜上に設けられた第２導電型半導体膜と、第１導電型半導体膜上に設けられた第１導電型用電極層と、第２導電型半導体膜上に設けられた第２導電型用電極層とを備え、第１導電型半導体膜の一端上に第２のｉ型半導体膜の一端が位置しており、第１導電型半導体膜の一端と第２のｉ型半導体膜の一端との間に介在層を備えている光電変換素子を提供することができる。本発明の第１の態様においては、第１導電型半導体膜上に第２のｉ型半導体膜を直接形成した場合と比べて、第２のｉ型半導体膜等の残留物を低減した状態の第１導電型半導体膜の表面上に第１導電型用電極層を形成することができるため、第１導電型半導体膜に対する第１導電型用電極層のコンタクト抵抗を低減することができ、ひいては、光電変換素子の特性および信頼性を向上することができる。
（２）本発明の第１の態様において、第１導電型半導体膜は、介在層のエッチングストップ層であることが好ましい。この場合には、第２のｉ型半導体膜、第２導電型半導体膜および介在層等の残留物をさらに低減した第１導電型半導体膜の表面上に第１導電型用電極層を形成することができる。
（３）本発明の第１の態様において、第１導電型半導体膜は、ｐ型非晶質シリコン膜を含み、介在層は、ｎ型非晶質シリコン膜を含むことが好ましい。この場合には、第２のｉ型半導体膜、第２導電型半導体膜および介在層等の残留物をさらに低減した第１導電型半導体膜の表面上に第１導電型用電極層を形成することができる。
（４）本発明の第１の態様において、ｎ型非晶質シリコン膜のｎ型不純物濃度は、１×１０15個／ｃｍ3以上であることが好ましい。この場合には、第２のｉ型半導体膜、第２導電型半導体膜および介在層等の残留物をさらに低減した第１導電型半導体膜の表面上に第１導電型用電極層を形成することができる。
（５）本発明の第１の態様において、第１導電型半導体膜は、ｐ型非晶質シリコン膜を含み、介在層は、酸化膜を含むことが好ましい。この場合には、第２のｉ型半導体膜、第２導電型半導体膜および介在層等の残留物をさらに低減した第１導電型半導体膜の表面上に第１導電型用電極層を形成することができる。
（６）本発明の第１の態様において、酸化膜は、ＩＴＯ膜および酸化シリコン膜の少なくとも一方を含むことが好ましい。この場合には、第２のｉ型半導体膜、第２導電型半導体膜および介在層等の残留物をさらに低減した第１導電型半導体膜の表面上に第１導電型用電極層を形成することができる。
（７）本発明の第１の態様において、第１のｉ型半導体膜と第１導電型半導体膜と介在層との厚さの合計は、５ｎｍ以上であることが好ましい。この場合には、第１のｉ型半導体膜と第１導電型半導体膜と介在層との積層体によるパッシベーション性を向上させることができる。
（８）本発明の第１の態様において、第２のｉ型半導体膜は、ｉ型非晶質シリコン膜を含むことが好ましい。この場合にも、光電変換素子の特性および信頼性を向上することができる。
（９）本発明の第１の態様において、第１のｉ型半導体膜および第２のｉ型半導体膜によって半導体基板の表面の全面が覆われていることが好ましい。この場合には、第１のｉ型半導体膜および第２のｉ型半導体膜による半導体基板の表面のパッシベーション性を向上させることができる。
（１０）本発明の第１の態様において、半導体基板は、ｎ型単結晶シリコンを含むことが好ましい。この場合にも、光電変換素子の特性および信頼性を向上することができる。
（１１）本発明の第１の態様において、第１のｉ型半導体膜は、ｉ型非晶質シリコン膜を含むことが好ましい。この場合にも、光電変換素子の特性および信頼性を向上することができる。
（１２）本発明の第１の態様において、第２導電型半導体膜は、ｎ型非晶質シリコン膜を含むことが好ましい。この場合にも、光電変換素子の特性および信頼性を向上することができる。
（１３）本発明の第１の態様において、第１導電型用電極層と第２導電型用電極層とが電気的に絶縁されていることが好ましい。この場合にも、光電変換素子の特性および信頼性を向上することができる。
（１４）本発明の第１の態様において、半導体基板の他方の表面上に設けられた第３のｉ型半導体膜と、第３のｉ型半導体膜上に設けられた第２の第２導電型半導体膜とをさらに備えていることが好ましい。この場合にも、光電変換素子の特性および信頼性を向上することができる。
（１５）本発明の第２の態様によれば、半導体基板の一方の表面上に第１のｉ型半導体膜を形成する工程と、第１のｉ型半導体膜上に第１導電型半導体膜を形成する工程と、第１導電型半導体膜上に介在層を形成する工程と、第１のｉ型半導体膜と第１導電型半導体膜と介在層とを含む第１の積層体の一部を厚さ方向に除去する工程と、半導体基板の表面上および介在層上に第２のｉ型半導体膜を形成する工程と、第２のｉ型半導体膜上に第２導電型半導体膜を形成する工程と、第１導電型半導体膜の一端と第２のｉ型半導体膜の一端との間に介在層の一部を残すように介在層と第２のｉ型半導体膜と第２導電型半導体膜とを含む第２の積層体の一部を厚さ方向にウエットエッチングする工程と、第１導電型半導体膜上に第１導電型用電極層を形成するとともに、第２導電型半導体膜上に第２導電型用電極層を形成する工程とを含む光電変換素子の製造方法を提供することができる。本発明の第２の態様においては、第１導電型半導体膜上に第２のｉ型半導体膜を直接形成した場合と比べて、第２のｉ型半導体膜等の残留物を低減した状態の第１導電型半導体膜の表面上に第１導電型用電極層を形成することができるため、第１導電型半導体膜に対する第１導電型用電極層のコンタクト抵抗を低減することができ、ひいては、光電変換素子の特性および信頼性を向上することができる。
（１６）本発明の第２の態様において、ウエットエッチングする工程は、第１導電型半導体膜と比べて介在層のエッチングレートが大きくなるエッチャントを用いて行われることが好ましい。この場合には、ウエットエッチング後の第１導電型半導体膜の表面における第２のｉ型半導体膜、第２導電型半導体膜および介在層等の残留物をさらに低減することができる。
（１７）本発明の第２の態様において、ウエットエッチングする工程は、第１導電型半導体膜をエッチングストップ層として行われることが好ましい。この場合には、第ウエットエッチング後の第１導電型半導体膜の表面における第２のｉ型半導体膜、第２導電型半導体膜および介在層等の残留物をさらに低減することができる。
（１８）本発明の第２の態様において、第１導電型半導体膜は、ｐ型非晶質シリコン膜を含み、介在層は、ｎ型非晶質シリコン膜を含むことが好ましい。この場合には、ｐ型非晶質シリコン膜と比べてｎ型非晶質シリコン膜のエッチングレートが大きくなるエッチャントを用いてウエットエッチングを行うことによって、ウエットエッチング後の第１導電型半導体膜の表面における第２のｉ型半導体膜、第２導電型半導体膜および介在層等の残留物をさらに低減することができる。
（１９）本発明の第２の態様において、ｎ型非晶質シリコン膜のｎ型不純物濃度は、１×１０15個／ｃｍ3以上であることが好ましい。この場合には、ｐ型非晶質シリコン膜と比べてｎ型非晶質シリコン膜のエッチングレートが大きくなるエッチャントを用いたウエットエッチングを行うことによって、ウエットエッチング後の第１導電型半導体膜の表面における第２のｉ型半導体膜、第２導電型半導体膜および介在層等の残留物をさらに低減することができる。
（２０）本発明の第２の態様において、ウエットエッチングする工程は、アルカリ溶液を含むエッチャントを用いて行われることが好ましい。この場合には、ウエットエッチング後の第１導電型半導体膜の表面における第２のｉ型半導体膜、第２導電型半導体膜および介在層等の残留物をさらに低減することができる。
（２１）本発明の第２の態様において、第１導電型半導体膜は、ｐ型非晶質シリコン膜を含み、介在層は、酸化膜を含むことが好ましい。この場合には、ｐ型非晶質シリコン膜と比べて酸化膜のエッチングレートが大きくなるエッチャントを用いたウエットエッチングを行うことによって、ウエットエッチング後の第１導電型半導体膜の表面における第２のｉ型半導体膜、第２導電型半導体膜および介在層等の残留物をさらに低減することができる。
（２２）本発明の第２の態様において、酸化膜は、ＩＴＯ膜および酸化シリコン膜の少なくとも一方を含むことが好ましい。この場合には、ｐ型非晶質シリコン膜と比べて酸化膜のエッチングレートが大きくなるエッチャントを用いたウエットエッチングを行うことによって、ウエットエッチング後の第１導電型半導体膜の表面における第２のｉ型半導体膜、第２導電型半導体膜および介在層等の残留物をさらに低減することができる。
（２３）本発明の第２の態様において、ウエットエッチングする工程は、フッ酸を含むエッチャントを用いて行われることが好ましい。この場合には、ウエットエッチング後の第１導電型半導体膜の表面における第２のｉ型半導体膜、第２導電型半導体膜および介在層等の残留物をさらに低減することができる。
（２４）本発明の第２の態様において、半導体基板は、ｎ型単結晶シリコンを含むことが好ましい。この場合にも、光電変換素子の特性および信頼性を向上することができる。
（２５）本発明の第２の態様において、第１のｉ型半導体膜および第２のｉ型半導体膜は、ｉ型非晶質シリコン膜を含むことが好ましい。この場合にも、光電変換素子の特性および信頼性を向上することができる。
（２６）本発明の第２の態様において、第２導電型半導体膜は、ｎ型非晶質シリコン膜を含むことが好ましい。この場合にも、光電変換素子の特性および信頼性を向上することができる。
（２７）本発明の第２の態様は、半導体基板の他方の表面上に第３のｉ型半導体膜を形成する工程と、第３のｉ型半導体膜上に第２の第２導電型半導体膜を形成する工程とをさらに含むことが好ましい。この場合にも、光電変換素子の特性および信頼性を向上することができる。
以上のように本発明の実施の形態について説明を行なったが、上述の各実施の形態の構成を適宜組み合わせることも当初から予定している。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明は、光電変換素子および光電変換素子の製造方法に利用することができ、特に、ヘテロ接合型バックコンタクトセル等の太陽電池およびその製造方法に好適に利用することができる。
１ 半導体基板、１ａ 凹凸、２ 第１のｉ型半導体膜、３ 第１導電型半導体膜、４ 第２のｉ型半導体膜、５ 第２導電型半導体膜、６ 第３のｉ型半導体膜、７ 第２の第２導電型半導体膜、８，３１，４１ 介在層、９ 第１金属層、１０ 第２金属層、１１ 第１導電型用電極層、１２ 第２導電型用電極層、２１，２２，２３ エッチングマスク、５１，５２ 積層体、１００ 半導体基板、１１１ 太陽光、１１２ ｉ型非晶質半導体層、１１３ ｎ型非晶質半導体層、１１４ ＩＰ積層体、１１５ ｉ型非晶質半導体層、１１６ ｐ型非晶質半導体層、１１７ ｐ側電極、１１７ａ ＴＣＯ層、１１７ｂ 金属層、１１８ 絶縁層、１１８ａ 第１の絶縁層、１１８ｂ 第２の絶縁層、１１９ ＩＮ積層体、１２０ ｉ型非晶質半導体層、１２１ ｎ型非晶質半導体層、１２２ ｎ側電極、１２２ａ ＴＣＯ層、１２２ｂ 金属層。

Claims (27)

  1. 半導体基板と、
    前記半導体基板の一方の表面の一部に設けられた第１のｉ型半導体膜と、
    前記第１のｉ型半導体膜上に設けられた第１導電型半導体膜と、
    前記半導体基板の前記表面の他の一部に設けられた第２のｉ型半導体膜と、
    前記第２のｉ型半導体膜上に設けられた第２導電型半導体膜と、
    前記第１導電型半導体膜上に設けられた第１導電型用電極層と、
    前記第２導電型半導体膜上に設けられた第２導電型用電極層とを備え、
    前記第１導電型半導体膜の一端上に前記第２のｉ型半導体膜の一端が位置しており、
    前記第１導電型半導体膜の前記一端と前記第２のｉ型半導体膜の前記一端との間に介在層を備えている、光電変換素子。
  2. 前記第１導電型半導体膜は、前記介在層のエッチングストップ層である、請求項１に記載の光電変換素子。
  3. 前記第１導電型半導体膜は、ｐ型非晶質シリコン膜を含み、
    前記介在層は、ｎ型非晶質シリコン膜を含む、請求項１または請求項２に記載の光電変換素子。
  4. 前記ｎ型非晶質シリコン膜のｎ型不純物濃度が、１×１０15個／ｃｍ3以上である、請求項３に記載の光電変換素子。
  5. 前記第１導電型半導体膜は、ｐ型非晶質シリコン膜を含み、
    前記介在層は、酸化膜を含む、請求項１または請求項２に記載の光電変換素子。
  6. 前記酸化膜は、ＩＴＯ膜および酸化シリコン膜の少なくとも一方を含む、請求項５に記載の光電変換素子。
  7. 前記第１のｉ型半導体膜と前記第１導電型半導体膜と前記介在層との厚さの合計が、５ｎｍ以上である、請求項１〜請求項６のいずれか１項に記載の光電変換素子。
  8. 前記第２のｉ型半導体膜は、ｉ型非晶質シリコン膜を含む、請求項１〜請求項７のいずれか１項に記載の光電変換素子。
  9. 前記第１のｉ型半導体膜および前記第２のｉ型半導体膜によって前記半導体基板の前記表面の全面が覆われている、請求項１〜請求項８のいずれか１項に記載の光電変換素子。
  10. 前記半導体基板は、ｎ型単結晶シリコンを含む、請求項１〜請求項９のいずれか１項に記載の光電変換素子。
  11. 前記第１のｉ型半導体膜は、ｉ型非晶質シリコン膜を含む、請求項１〜請求項１０のいずれか１項に記載の光電変換素子。
  12. 前記第２導電型半導体膜は、ｎ型非晶質シリコン膜を含む、請求項１〜請求項１１のいずれか１項に記載の光電変換素子。
  13. 前記第１導電型用電極層と前記第２導電型用電極層とが電気的に絶縁されている、請求項１〜請求項１２のいずれか１項に記載の光電変換素子。
  14. 前記半導体基板の他方の表面上に設けられた第３のｉ型半導体膜と、
    前記第３のｉ型半導体膜上に設けられた第２の第２導電型半導体膜とをさらに備えた、請求項１〜請求項１３のいずれか１項に記載の光電変換素子。
  15. 半導体基板の一方の表面上に第１のｉ型半導体膜を形成する工程と、
    前記第１のｉ型半導体膜上に第１導電型半導体膜を形成する工程と、
    前記第１導電型半導体膜上に介在層を形成する工程と、
    前記第１のｉ型半導体膜と前記第１導電型半導体膜と前記介在層とを含む第１の積層体の一部を厚さ方向に除去する工程と、
    前記半導体基板の前記表面上および前記介在層上に前記第２のｉ型半導体膜を形成する工程と、
    前記第２のｉ型半導体膜上に第２導電型半導体膜を形成する工程と、
    前記第１導電型半導体膜の一端と前記第２のｉ型半導体膜の一端との間に前記介在層の一部を残すように前記介在層と前記第２のｉ型半導体膜と前記第２導電型半導体膜とを含む第２の積層体の一部を厚さ方向にウエットエッチングする工程と、
    前記第１導電型半導体膜上に第１導電型用電極層を形成するとともに、前記第２導電型半導体膜上に第２導電型用電極層を形成する工程とを含む、光電変換素子の製造方法。
  16. 前記ウエットエッチングする工程は、前記第１導電型半導体膜と比べて前記介在層のエッチングレートが大きくなるエッチャントを用いて行われる、請求項１５に記載の光電変換素子の製造方法。
  17. 前記ウエットエッチングする工程は、前記第１導電型半導体膜をエッチングストップ層として行われる、請求項１５または請求項１６に記載の光電変換素子の製造方法。
  18. 前記第１導電型半導体膜は、ｐ型非晶質シリコン膜を含み、
    前記介在層は、ｎ型非晶質シリコン膜を含む、請求項１５〜請求項１７のいずれか１項に記載の光電変換素子の製造方法。
  19. 前記ｎ型非晶質シリコン膜のｎ型不純物濃度が、１×１０15個／ｃｍ3以上である、請求項１８に記載の光電変換素子の製造方法。
  20. 前記ウエットエッチングする工程は、アルカリ溶液を含むエッチャントを用いて行われる、請求項１８または請求項１９に記載の光電変換素子の製造方法。
  21. 前記第１導電型半導体膜は、ｐ型非晶質シリコン膜を含み、
    前記介在層は、酸化膜を含む、請求項１５〜請求項１７のいずれか１項に記載の光電変換素子の製造方法。
  22. 前記酸化膜は、ＩＴＯ膜および酸化シリコン膜の少なくとも一方を含む、請求項２１に記載の光電変換素子の製造方法。
  23. 前記ウエットエッチングする工程は、フッ酸を含むエッチャントを用いて行われる、請求項２１または請求項２２に記載の光電変換素子の製造方法。
  24. 前記半導体基板は、ｎ型単結晶シリコンを含む、請求項１５〜請求項２３のいずれか１項に記載の光電変換素子の製造方法。
  25. 前記第１のｉ型半導体膜および前記第２のｉ型半導体膜は、ｉ型非晶質シリコン膜を含む、請求項１５〜請求項２４のいずれか１項に記載の光電変換素子の製造方法。
  26. 前記第２導電型半導体膜は、ｎ型非晶質シリコン膜を含む、請求項１５〜請求項２５のいずれか１項に記載の光電変換素子の製造方法。
  27. 前記半導体基板の他方の表面上に第３のｉ型半導体膜を形成する工程と、
    前記第３のｉ型半導体膜上に第２の第２導電型半導体膜を形成する工程とをさらに含む、請求項１５〜請求項２６のいずれか１項に記載の光電変換素子の製造方法。
JP2014055130A 2014-03-18 2014-03-18 光電変換素子および光電変換素子の製造方法 Pending JP2015177175A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014055130A JP2015177175A (ja) 2014-03-18 2014-03-18 光電変換素子および光電変換素子の製造方法
PCT/JP2015/053801 WO2015141338A1 (ja) 2014-03-18 2015-02-12 光電変換素子および光電変換素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014055130A JP2015177175A (ja) 2014-03-18 2014-03-18 光電変換素子および光電変換素子の製造方法

Publications (1)

Publication Number Publication Date
JP2015177175A true JP2015177175A (ja) 2015-10-05

Family

ID=54144318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014055130A Pending JP2015177175A (ja) 2014-03-18 2014-03-18 光電変換素子および光電変換素子の製造方法

Country Status (2)

Country Link
JP (1) JP2015177175A (ja)
WO (1) WO2015141338A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101816189B1 (ko) * 2016-08-18 2018-01-08 엘지전자 주식회사 태양전지 및 그 제조 방법
WO2019003638A1 (ja) * 2017-06-26 2019-01-03 信越化学工業株式会社 高効率裏面電極型太陽電池及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101521326B1 (ko) * 2009-03-30 2015-05-18 산요덴키가부시키가이샤 태양 전지
JP5334926B2 (ja) * 2010-08-02 2013-11-06 三洋電機株式会社 太陽電池の製造方法
JP6179900B2 (ja) * 2012-03-30 2017-08-16 パナソニックＩｐマネジメント株式会社 太陽電池及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101816189B1 (ko) * 2016-08-18 2018-01-08 엘지전자 주식회사 태양전지 및 그 제조 방법
WO2019003638A1 (ja) * 2017-06-26 2019-01-03 信越化学工業株式会社 高効率裏面電極型太陽電池及びその製造方法
JP2019009312A (ja) * 2017-06-26 2019-01-17 信越化学工業株式会社 高効率裏面電極型太陽電池及びその製造方法
TWI753179B (zh) * 2017-06-26 2022-01-21 日商信越化學工業股份有限公司 高效率內面電極型太陽電池及其製造方法
US11984522B2 (en) 2017-06-26 2024-05-14 Shin-Etsu Chemical Co., Ltd. High-efficiency backside contact solar cell and method for manufacturing thereof

Also Published As

Publication number Publication date
WO2015141338A1 (ja) 2015-09-24

Similar Documents

Publication Publication Date Title
JP6106403B2 (ja) 光電変換素子及び光電変換素子の製造方法
JP2014075526A (ja) 光電変換素子および光電変換素子の製造方法
JPWO2017002927A1 (ja) 太陽電池および太陽電池モジュール
US9640673B2 (en) Solar cell and manufacturing method thereof
US20130125964A1 (en) Solar cell and manufacturing method thereof
JP2013120863A (ja) 太陽電池の製造方法
WO2015064354A1 (ja) 太陽電池
US10411148B2 (en) Photoelectric conversion element
WO2015141338A1 (ja) 光電変換素子および光電変換素子の製造方法
JP2014072209A (ja) 光電変換素子および光電変換素子の製造方法
JP6476015B2 (ja) 光電変換素子およびその製造方法
JP2014183073A (ja) 光電変換素子および光電変換素子の製造方法
JP2016066709A (ja) 太陽電池
JP2013110406A (ja) 光電変換素子の製造方法及び光電変換素子
JP2017045818A (ja) 裏面電極型太陽電池セルおよび裏面電極型太陽電池セルの製造方法
CN107980180B (zh) 太阳能电池
JP2016039246A (ja) 光電変換素子
JP6906195B2 (ja) 太陽電池
JP2014072210A (ja) 光電変換素子
TW201133884A (en) Silicon solar cell
JP6238803B2 (ja) 光電変換素子
JP6333139B2 (ja) 光電変換素子および光電変換素子の製造方法
KR102423108B1 (ko) 박막형 태양전지와 그의 제조방법
TW201523907A (zh) 光發電元件
KR101854237B1 (ko) 태양전지 및 그 제조방법