JP2015169589A - 半導体試験装置 - Google Patents

半導体試験装置 Download PDF

Info

Publication number
JP2015169589A
JP2015169589A JP2014045923A JP2014045923A JP2015169589A JP 2015169589 A JP2015169589 A JP 2015169589A JP 2014045923 A JP2014045923 A JP 2014045923A JP 2014045923 A JP2014045923 A JP 2014045923A JP 2015169589 A JP2015169589 A JP 2015169589A
Authority
JP
Japan
Prior art keywords
substrate
groove
adhesive tape
semiconductor
grooves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014045923A
Other languages
English (en)
Other versions
JP6266386B2 (ja
Inventor
博則 鷲澤
Hironori Washizawa
博則 鷲澤
英男 北川
Hideo Kitagawa
英男 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2014045923A priority Critical patent/JP6266386B2/ja
Publication of JP2015169589A publication Critical patent/JP2015169589A/ja
Application granted granted Critical
Publication of JP6266386B2 publication Critical patent/JP6266386B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

【課題】応力に対して敏感な半導体素子を、個片化前の基板の状態で電気的試験を可能にする半導体試験装置を提供する。【解決手段】半導体試験装置の載置台に溝が形成されており、これらが真空ポンプと連通可能となっている。溝は、外形の異なる複数の基板のそれぞれに対応して複数形成されており、載置台の上に、粘着テープ上に貼り付けられた基板が載置されたとき、その基板の外形に応じて複数の溝から1の溝のみが選択される構成となっている。それゆえ、基板周縁近傍の粘着テープの部分のみ吸引固定されるので、半導体素子に余計な応力を与えずに済む。【選択図】図2

Description

本発明は、例えばウェハレベルで行うことのできる半導体試験装置に関し、特に、試験の際に載置台にワークを真空引きにより固定しても、基板に形成された素子へ応力の影響が及ぶことを抑制できるものに関する。
従来から、ウェハやMAP用の集合基板(以下、これらを基板と称す)の状態で、半導体素子の電気的な試験を行うことのできる半導体試験装置が知られている。このような装置は、個々の半導体素子に個片化する前に試験を行うことができるので、ハンドリングの手間を省くことが可能となる。その中でも特に、粘着テープに基板を貼り付けた状態で試験を行うものは、その後のダイシング等による個片化の際に基板を移し替える手間が省け、工数削減のうえで更に有利である。
その一例として、特許文献1に示すようなものがある。これを図4および図5に示す。なお、図4には斜視図を、図5には横断面図をそれぞれ示す。図示するように、試験の対象となるSAWデバイスが形成された基板1が粘着テープ2上に貼り付けられている(図4)。SAWデバイス4は、個片化される前の集合基板の状態でプローブカード5に設けられたプローブ5aが電極に当てられ、電気的な特性試験が行われる(図5)。なお、SAWデバイス4には、励振電極に基板材が触れないよう空胴4aが形成されている。粘着テープ2はダイシングテープまたはウエハシートと呼ばれるもので、リング状の保持部材3に取り付けられている。この保持部材3は、ダイシングリングまたはウエハリングと呼ばれるものである。
また、従来から、半導体試験装置の載置台として、特許文献2に示すようなものが知られている。これを図6および図7に示す。なお、図6には斜視図を、図7には横断面図をそれぞれ示す。図6に示すように載置台6には溝7が形成されており、溝7は載置台6を貫通する通孔8と繋がっている。更に通孔8は配管9を介して図示しない真空ポンプに繋がれている。図7は、図6の載置台上にSAWデバイスが形成された基板1が載置された状態を示している。基板1は、その直下の溝7と粘着テープ2に囲まれた空間が真空引きされて固定されるようになっている。なお、この際、基板1と粘着テープ2は密着しており、剥がれることはない。
特開2003−168943号公報 特開平03−225844号公報
上記したようなSAWデバイスは、特に高い周波数を扱うものに関して機械的な応力が出力特性に大きく影響する。それゆえ、SAWデバイスの形成された基板直下を真空引きしてしまうと、基板に対して直に応力が加わるため基板とこれに内蔵された圧電材を変形させてしまい、電気的試験の結果確認された特性と、実際の特性に齟齬が生じてしまうことがある。これは、基板の薄型化を進めると顕著になり、市場における不具合発生の原因ともなりかねない。
また、SAWデバイスに限らず、例えば微細な可動部分を持つMEMS素子においても同様のことがいえる。例えば、平行平板型MEMSトランスデューサーは、メンブレンと呼ばれる薄膜が形成されており、その変位に応じた電圧信号が出力される構成となっている。したがって、このメンブレンに対して応力が掛かると出力が変動してしまう。更には、メンブレンの上下に形成された空胴の容積が応力により変化してしまうと、音響空間が異なってしまい特性変動が生じてしまう。このように、検査時に基板に応力が掛かってしまうと、素子本来の特性からずれた測定値を計測してしまうおそれがある。
本発明は、ウェハや集合基板の状態での試験とその後の実装試験との結果の僅かなくい違いを発見したところから上記不具合の可能性を見出しなされたものである。
上記課題を解決するため、請求項1に係る半導体試験装置の発明は、粘着テープ上に貼り付けられた基板を該粘着テープを介して吸引固定するための溝が形成された載置台と、前記溝に連通し、該溝に吸引力を与える真空ポンプと、前記基板に形成された個々の半導体素子の電極に接触可能に設けられたプローブとを備えた半導体試験装置において、前記溝は、複数種類の前記基板の外形に対応して複数本形成され、前記基板の外形を認識する認識手段と、該認識手段により認識された前記基板の外形に応じ、前記複数本形成された前記溝のうちの一つを選択する選択手段を更に備え、前記基板は、前記選択された溝により該基板周縁近傍の粘着テープの部分で吸引固定されることを特徴とする。
また、請求項2に係る半導体試験装置の発明は、請求項1に係る発明の前記載置台に形成された前記複数の溝は、同心状に整列配置されていることを特徴とする。これにより、
また、請求項3に係る半導体試験装置の発明は、前記複数個の溝が同心状に整列していることを特徴とする。
本発明の半導体試験装置は、真空引きによる応力が直に基板に加わらず、しかも試験をするのに十分な固定を実現するとともに、製品の品種毎に異なる大きさの基板を使用する場合でも、一つの半導体試験装置で試験を行うことができる。
特に、溝を同心状に整列配置することにより、基板を粘着テープ上に貼り付けるに際し、保持部材の中心となるように貼り付ければ、異なる大きさの基板であっても、保持部材を共通化することができる。
本発明の実施例に係る半導体試験装置の平面図である。 本発明の実施例に係る半導体試験装置の側面図である。 本発明の実施例に係る半導体試験装置の側面図である。 従来の半導体試験装置の説明図である。 従来の半導体試験装置の説明図である。 従来の半導体試験装置に使われる載置台の説明図である。 従来の半導体試験装置に使われる載置台の説明図である。
以下、本発明の半導体試験装置について、SAWデバイスを試験する場合を例にとり、図面に沿って、詳細に説明する。なお、複数の図において同一または相当する部品等には共通の番号を付すこととし、説明を省略する。
図1および図2は、本発明の試験装置を示す平面図および側面図である。なお、図2の載置台および基板は断面で示している。これらの図に示すように、基板1aは、粘着テープ2上に貼り付けられた状態で載置台6上に中心を合わせるようにして載置される。基板の位置決めは、図示しない可動ストッパに突き当てることで行う。その後、基板1aは、カメラ12により、その全体が画像認識され、図示しない画像処理装置において、その外形がパターン認識される。更に、画像処理装置は、内蔵された記憶装置に予め記憶された溝7aおよび7bの外形パターンを呼び出し、認識された基板1aの外形パターンと重ね合わせてパターンマッチングする。そして、マッチングした方の溝のみ真空引きするよう、電磁弁10aまたは10bのいずれかを選択して開き、かつ、他方を閉じ、真空ポンプ11を起動させる。
なお、図1および図2は、基板が小径タイプのものについて例示している。この場合、予め小径タイプの基板1aの外形に対応して形成された溝7aとのパターンマッチングが成立する。すると、電磁弁10aが開かれるとともに電磁弁10bが閉じられ、真空ポンプ11が起動され、電磁弁10aに繋がった配管9a、更にこれに繋がった通孔8aを通じて、溝7aと粘着テープ2に囲まれた空間を真空引きする。ここで溝7aは、基板1aをその中心が載置台6の中心と一致するよう位置合わせをして載置した場合に、基板1aには重畳せず、基板1aの周端面をとり囲むように位置するよう形成されている。そのため、溝7a内には粘着テープ2のみが引き込まれ吸着されることとなる。粘着テープ2には弾力性があるため、吸着に対して変形し、本来なら基板1aに掛かるべき応力を吸収する。粘着テープ2は、溝7a内に引き込まれるため、図2に示すように、溝7aの内壁に密着し、断面視で凹状となる。その粘着テープ2の凹状となった吸着部分によって、粘着テープ2が載置台5上に強固に固定されるので、粘着テープ2上に貼り付けられた基板1aも所定の位置に動かぬように固定される。
したがって、図2に示すように、基板1aに、機能を発揮させるための空胴4aが個々の半導体素子4に対応して形成されている場合でも、その空胴の容積を変化させるような応力が基板1aに掛かるようなことがない。しかも、載置台1上にしっかりと固定・位置決めされるため、基板1a主面に形成された図示しない電極にプローブカード5のプローブ5aを正確にコンタクトさせることができる。なお、図示しないが、載置台6は、周知のX−Y駆動装置により平面方向に移動可能となっており、半導体素子の電極とプローブ5aとの位置合わせを行い、複数の半導体素子を順次プロービングするよう駆動される。プロービングの結果、不良と判断された半導体素子にはインクマークがなされるとともに、後の工程で除去するためにマップデータが作成される。
図3は、本発明の他の実施例を示す図であり、図1および図2で示した基板1aよりも大きな外形をもつ基板1bが載置台6上に載置された場合を示す。本例では、カメラ12により基板1bの全体が撮像され、画像認識装置によりパターンマッチングが行われ、基板1bの外形と溝7bの外形とがマッチングしたものと判断される。すると、電磁弁10bが開かれ、電磁弁10aが閉じられ、その上で真空ポンプ11が起動される。電磁弁10bに繋がった配管9bおよび配管9bに繋がった通孔8bを通じ、溝7bと粘着テープ2で囲まれる空間が真空引きされる。溝7bは、基板1bと重畳せず、基板1bの周端面をとり囲むように位置するよう形成されている。そのため、溝7b内には粘着テープ2のみが引き込まれて吸着されることとなり、粘着テープ2の弾力性により、本来なら基板1bに掛かるべき応力を吸収する。図1および図2で示した例と同様に、基板1bに形成された半導体素子4の空胴4aを変形させ容積を変えることがない。
なお、本発明はこれらの実施例に限定されるものではなく種々変更可能である。例えば、基板の外形はエリアセンサ等でセンシングし、それに併せて電磁弁を作動させる構成とすることにより、真空引きをする溝を選択することも可能である。上記実施例では、溝の形状は円形としたが、オリエンテーションフラットの部分も考慮した相似形でもよく、また、使用する基板がMAP等に使用される集合基板であれば矩形でもよい。すなわち、製造ラインに流す基板の外形に対応した溝の形を採用することができる。
これら溝を同心状(同心円状や同一図心状)に形成することで、基板を粘着テープ上に貼り付けるに際し、保持部材の中心となるように貼り付けるようにすれば、異なる大きさの基板であっても、保持部材を共通化することができる。すなわち、保持部材の外形に沿ったガイドレール等を使って搬送することができ、載置台への移送と位置決めが簡易になる。
以上説明したとおり本発明によれば、多品種生産に自動的に対応できるので、製造ラインを統合・合理化でき、投資コストを削減することができる。
1a,1b:基板、2:粘着テープ、3:保持部材、4:半導体素子、4a:空胴、
5:プローブカード、5a:プローブ、6:載置台、7,7a,7b:溝、
8,8a,8b:通孔、9,9a,9b:配管、10a,10b:電磁弁、
11:真空ポンプ、12:カメラ

Claims (2)

  1. 粘着テープ上に貼り付けられた基板を該粘着テープを介して吸引固定するための溝が形成された載置台と、前記溝に連通し、該溝に吸引力を与える真空ポンプと、前記基板に形成された個々の半導体素子の電極に接触可能に設けられたプローブとを備えた半導体試験装置において、
    前記溝は、複数種類の前記基板の外形に対応して複数本形成され、
    前記基板の外形を認識する認識手段と、該認識手段により認識された前記基板の外形に応じ、前記複数本形成された前記溝のうちの一つを選択する選択手段を更に備え、
    前記基板は、前記選択された溝により該基板周縁近傍の粘着テープの部分で吸引固定されることを特徴とする半導体試験装置。
  2. 前記複数の溝は、同心状に整列配置されていることを特徴とする請求項2に記載の半導体試験装置。
JP2014045923A 2014-03-10 2014-03-10 半導体試験システム Active JP6266386B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014045923A JP6266386B2 (ja) 2014-03-10 2014-03-10 半導体試験システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014045923A JP6266386B2 (ja) 2014-03-10 2014-03-10 半導体試験システム

Publications (2)

Publication Number Publication Date
JP2015169589A true JP2015169589A (ja) 2015-09-28
JP6266386B2 JP6266386B2 (ja) 2018-01-24

Family

ID=54202433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014045923A Active JP6266386B2 (ja) 2014-03-10 2014-03-10 半導体試験システム

Country Status (1)

Country Link
JP (1) JP6266386B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018079552A1 (ja) * 2016-10-27 2018-05-03 三井化学東セロ株式会社 電子装置の製造方法、電子装置製造用粘着性フィルムおよび電子部品試験装置
WO2018079551A1 (ja) * 2016-10-27 2018-05-03 三井化学東セロ株式会社 電子装置の製造方法、電子装置製造用粘着性フィルムおよび電子部品試験装置
JP7101924B1 (ja) * 2021-08-31 2022-07-15 信越エンジニアリング株式会社 通電検査装置及び通電検査方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255816A (ja) * 1995-03-15 1996-10-01 Toyota Motor Corp 半導体ウェーハの試験方法
JP2002170867A (ja) * 2000-09-05 2002-06-14 Cascade Microtech Inc プローブステーション用チャック
US6541989B1 (en) * 2000-09-29 2003-04-01 Motorola, Inc. Testing device for semiconductor components and a method of using the device
JP2006040754A (ja) * 2004-07-28 2006-02-09 Nippon Dennetsu Co Ltd 熱板装置
JP2013024860A (ja) * 2011-07-14 2013-02-04 Chroma Ate Inc Led用試験装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255816A (ja) * 1995-03-15 1996-10-01 Toyota Motor Corp 半導体ウェーハの試験方法
JP2002170867A (ja) * 2000-09-05 2002-06-14 Cascade Microtech Inc プローブステーション用チャック
US6541989B1 (en) * 2000-09-29 2003-04-01 Motorola, Inc. Testing device for semiconductor components and a method of using the device
JP2006040754A (ja) * 2004-07-28 2006-02-09 Nippon Dennetsu Co Ltd 熱板装置
JP2013024860A (ja) * 2011-07-14 2013-02-04 Chroma Ate Inc Led用試験装置

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10809293B2 (en) 2016-10-27 2020-10-20 Mitsui Chemicals Tochello, Inc. Method for manufacturing electronic apparatus, adhesive film for manufacturing electronic apparatus, and electronic component testing apparatus
KR102266340B1 (ko) * 2016-10-27 2021-06-16 미쓰이 가가쿠 토세로 가부시키가이샤 전자 장치의 제조 방법, 전자 장치 제조용 점착성 필름 및 전자 부품 시험 장치
KR20190059935A (ko) * 2016-10-27 2019-05-31 미쓰이 가가쿠 토세로 가부시키가이샤 전자 장치의 제조 방법, 전자 장치 제조용 점착성 필름 및 전자 부품 시험 장치
KR20190059936A (ko) * 2016-10-27 2019-05-31 미쓰이 가가쿠 토세로 가부시키가이샤 전자 장치의 제조 방법, 전자 장치 제조용 점착성 필름 및 전자 부품 시험 장치
CN109891253A (zh) * 2016-10-27 2019-06-14 三井化学东赛璐株式会社 电子装置的制造方法、电子装置制造用粘着性膜及电子部件试验装置
CN109906385A (zh) * 2016-10-27 2019-06-18 三井化学东赛璐株式会社 电子装置的制造方法、电子装置制造用粘着性膜及电子部件试验装置
JPWO2018079551A1 (ja) * 2016-10-27 2019-08-08 三井化学東セロ株式会社 電子装置の製造方法、電子装置製造用粘着性フィルムおよび電子部品試験装置
WO2018079552A1 (ja) * 2016-10-27 2018-05-03 三井化学東セロ株式会社 電子装置の製造方法、電子装置製造用粘着性フィルムおよび電子部品試験装置
US11747388B2 (en) * 2016-10-27 2023-09-05 Mitsui Chemicals Tohcello, Inc. Method for manufacturing electronic apparatus, adhesive film for manufacturing electronic apparatus, and electronic component testing apparatus
JPWO2018079552A1 (ja) * 2016-10-27 2019-10-03 三井化学東セロ株式会社 電子装置の製造方法、電子装置製造用粘着性フィルムおよび電子部品試験装置
US20190271733A1 (en) * 2016-10-27 2019-09-05 Mitsui Chemicals Tohcello, Inc. Method for manufacturing electronic apparatus, adhesive film for manufacturing electronic apparatus, and electronic component testing apparatus
KR102243345B1 (ko) * 2016-10-27 2021-04-21 미쓰이 가가쿠 토세로 가부시키가이샤 전자 장치의 제조 방법, 전자 장치 제조용 점착성 필름 및 전자 부품 시험 장치
US20210172993A1 (en) * 2016-10-27 2021-06-10 Mitsui Chemicals Tohcello, Inc. Method for manufacturing electronic apparatus, adhesive film for manufacturing electronic apparatus, and electronic component testing apparatus
WO2018079551A1 (ja) * 2016-10-27 2018-05-03 三井化学東セロ株式会社 電子装置の製造方法、電子装置製造用粘着性フィルムおよび電子部品試験装置
US11047900B2 (en) 2016-10-27 2021-06-29 Mitsui Chemicals Tohcello, Inc. Method for manufacturing electronic apparatus, adhesive film for manufacturing electronic apparatus, and electronic component testing apparatus
TWI743239B (zh) * 2016-10-27 2021-10-21 日商三井化學東賽璐股份有限公司 電子裝置的製造方法、電子裝置製造用黏著性膜及電子零件測試裝置
TWI745464B (zh) * 2016-10-27 2021-11-11 日商三井化學東賽璐股份有限公司 電子裝置的製造方法、電子裝置製造用黏著性膜及電子零件測試裝置
EP3533852A4 (en) * 2016-10-27 2020-06-17 Mitsui Chemicals Tohcello, Inc. MANUFACTURING METHOD FOR ELECTRONIC DEVICE, ADHESIVE FILM FOR MANUFACTURING METHOD FOR ELECTRONIC DEVICE AND TEST DEVICE FOR ELECTRONIC COMPONENTS
WO2023032036A1 (ja) * 2021-08-31 2023-03-09 信越エンジニアリング株式会社 通電検査装置及び通電検査方法
JP7101924B1 (ja) * 2021-08-31 2022-07-15 信越エンジニアリング株式会社 通電検査装置及び通電検査方法

Also Published As

Publication number Publication date
JP6266386B2 (ja) 2018-01-24

Similar Documents

Publication Publication Date Title
JP6848012B2 (ja) 基板のボンディング装置及び方法
TWI398916B (zh) 用以剝離電子組件的方法及設備
US10416228B2 (en) Prober
JP5515024B2 (ja) チップ積層デバイス検査方法及びチップ積層デバイス再配列ユニット並びにチップ積層デバイス用検査装置
JP6001326B2 (ja) プローブ装置及びプローブ装置用ウエハ載置台
JP5528617B1 (ja) プロービングユニット、及びプロービングユニットを用いたバーンインスクリーニングシステム及びバーンインスクリーニング方法
JP6266386B2 (ja) 半導体試験システム
US9515045B2 (en) Method and apparatus for inspecting a semiconductor chip prior to bonding
JP4967078B1 (ja) ウェーハ保持具
JP4814284B2 (ja) テープ貼付装置
US8638117B2 (en) Production device, production method, test apparatus and integrated circuit package
US6972202B2 (en) Method of manufacturing and testing a semiconductor device
JP7390794B2 (ja) 基板処理装置及び接合方法
JP2016152334A (ja) プローブ装置
JP2006120827A (ja) 半導体装置の製造方法
JP4886909B1 (ja) ウェーハ保持具
TWI618936B (zh) 用於測試半導體晶粒之裝置及方法
US9726719B2 (en) Semiconductor automatic test equipment
JP7186647B2 (ja) 搬送装置
JP2019046961A (ja) 吸着ノズル及びこれを備える外観検査装置、並びに、回路基板の製造方法
JP2005056909A (ja) 半導体ウエハの吸着固定方法
TW201519302A (zh) 在晶圓上進行加工之方法及裝置
JP2008244049A (ja) 異物判定装置および方法
JP2019212780A (ja) テープ貼着装置
KR20180012973A (ko) 반도체 소자 테스트 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171212

R150 Certificate of patent or registration of utility model

Ref document number: 6266386

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250