JP2015156406A - バリスタおよびその製造方法 - Google Patents
バリスタおよびその製造方法 Download PDFInfo
- Publication number
- JP2015156406A JP2015156406A JP2012119665A JP2012119665A JP2015156406A JP 2015156406 A JP2015156406 A JP 2015156406A JP 2012119665 A JP2012119665 A JP 2012119665A JP 2012119665 A JP2012119665 A JP 2012119665A JP 2015156406 A JP2015156406 A JP 2015156406A
- Authority
- JP
- Japan
- Prior art keywords
- varistor
- insulating layer
- sheet
- layer
- mainly composed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/1006—Thick film varistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/30—Apparatus or processes specially adapted for manufacturing resistors adapted for baking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/102—Varistor boundary, e.g. surface layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/105—Varistor cores
- H01C7/108—Metal oxide
- H01C7/112—ZnO type
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Thermistors And Varistors (AREA)
Abstract
【課題】本発明は、小型化や薄型化が進む静電気対策部品において、放熱特性に優れたバリスタとその製造方法を提供することを目的とする。
【解決手段】本発明のバリスタは、酸化亜鉛を主成分とするバリスタ層2と、前記バリスタ層2の内部に設けられる少なくとも一対の内部電極4と、前記内部電極4に接続された外部電極7と、前記バリスタ層2の一方の面に設けられた第一の絶縁層1とを備え、前記バリスタ層2にビスマスを含むとともに前記第一の絶縁層1はガーナイトが主たる構成要素とするものである。
【選択図】図1
【解決手段】本発明のバリスタは、酸化亜鉛を主成分とするバリスタ層2と、前記バリスタ層2の内部に設けられる少なくとも一対の内部電極4と、前記内部電極4に接続された外部電極7と、前記バリスタ層2の一方の面に設けられた第一の絶縁層1とを備え、前記バリスタ層2にビスマスを含むとともに前記第一の絶縁層1はガーナイトが主たる構成要素とするものである。
【選択図】図1
Description
本発明は電子機器を静電気から保護するのに適したバリスタにおいて、主にLED(発光ダイオード)や半導体を搭載するためのバリスタ内蔵セラミック基板に関する。
近年、電子機器の小型化、低消費電力化は急速に進み、それに伴い電子機器の回路を構成する各種電子部品の耐電圧は低下してきている。
これは電子機器の導通部に静電気パルスなどが入ることにより、各種電子部品、特に半導体デバイスが破壊されやすく各種電子機器の故障トラブルが問題となる。
この半導体デバイスとしては、主としてLEDが上げられ、現在一般照明器具、テレビなどのバックライトおよびカメラのストロボ光源等、多くの製品での適用が検討されており、今後も需要量は増加していくものと予想される。
これに伴い今後のLED市場は高輝度化、高出力化が求められ、同時にLEDパッケージとしては放熱性を向上させるための更なる進化が求められる。
このようなLEDパッケージとしては静電気対策(バリスタ内蔵)の要素を同時に備えた、特許文献1が知られている。この特許文献1に記載のLEDパッケージは、セラミック基板として低温焼成ガラスセラミックス(LTCC:Low−temperature co−fire ceramics)を採用し、バリスタと一体同時焼成してなるものである。しかしながら一般にガラス成分は熱伝導率が低いことから、LED作動時に発生する熱を十分に放熱することができず、この熱がLEDの作動、さらにはバリスタ特性にも影響を及ぼし、結果としてLEDの信頼性が低下してしまうという問題を引き起こしてしまう。
本発明は上記課題を解決するものであり放熱特性に優れたバリスタとその製造方法を提供することを目的とする。
上記課題を解決するために本発明のバリスタは、酸化亜鉛を主成分とするバリスタ層と、前記バリスタ層の内部に設けられる少なくとも一対の内部電極と、前記内部電極に接続された外部電極と、前記バリスタ層の一方の面に設けられた第一の絶縁層と、を備え、前記バリスタ層にビスマスを含むとともに前記第一の絶縁層はガーナイトが主たる構成要素とするものである。
以上のように本発明のバリスタはバリスタ層にBiを含み、少なくとも第一の絶縁層としてガーナイトを主たる構成要素とすることにより従来のバリスタよりも放熱性に優れる。
以下、本発明のバリスタについて説明する。
本発明のバリスタは酸化亜鉛を主成分とするバリスタ層と、前記バリスタ層の内部に設けられる少なくとも一対の内部電極と、前記内部電極に接続された外部電極と、前記バリスタ層の一方の面に設けられた第一の絶縁層と、を備え、前記バリスタ層にビスマスを含むとともに前記第一の絶縁層はガーナイトが主たる構成要素とする構成により、従来のバリスタよりも放熱性が高く、信頼性の高いものを実現することができる。
なお、本発明におけるバリスタは、半導体等のLEDを実装するための基板として、バリスタ機能が内蔵されたセラミック基板を例に説明するが、これに限定されるものではなく例えばチップ型の積層バリスタとして、バリスタ層の一方の面もしくは両面にガーナイトを主たる構成成分とする第一の絶縁層を設けた構成として応用することも可能である。
図1は本発明の一実施例におけるバリスタ内蔵セラミック基板8を示した断面図である。図1に示すバリスタ内蔵セラミック基板8は、バリスタ層2の両主面を第一の絶縁層1と第二の絶縁層3で挟み込んだ構成とし、バリスタ層2の内部には少なくとも一対の内部電極4が設けられる。この内部電極4は、第一の絶縁層1とバリスタ層2と第二の絶縁層3とを貫通するビア電極5および第二の絶縁層3の上面に配置される主面電極6と、第一の絶縁層1の上面に配置される端子電極7と導通される。
主面電極6の上面にはLED等の半導体デバイスが実装され、端子電極7はバリスタ内蔵セラミック基板8をメイン基板に実装するための電極となる。
なお、第一の絶縁層1の上面に主面電極6、第二の絶縁層3の上面に端子電極7を設けてもよく、特に限定されるものではない。また、特許請求の範囲における請求項1に記載の外部電極とは、バリスタ自体を外部の基板または電子機器と、電気的に接続させるための電極であり、上記バリスタ内蔵セラミック基板8においては基板そのものがメイン基板に実装するための端子電極7にあたり、チップ型の積層バリスタにおいては積層バリスタそのものがメイン基板に実装するための電極を指すものである。
本発明におけるバリスタ層2は主成分の酸化亜鉛を80重量%以上、副成分として酸化ビスマスを0.5重量%以上2.1重量%以下と、酸化マンガンを0.4重量%以上0.5重量%以下、酸化アンチモンを1.0重量%以上1.6重量%以下、酸化コバルトを1.0重量%以上1.4重量%以下とすることが好ましく、この材料組成により優れたバリスタ特性を得ることができるとともに、第一の絶縁層1としてガーナイトを主たる構成要素とすることができる。具体的には、この第一の絶縁層1のガーナイトは従来のLTCCよりも格段に熱伝導性が高く、今後LED照明等に求められる高輝度化、高出力化に対して有利な構成であるといえる。
また、バリスタ層2に含有されている酸化ビスマスの融点は800℃〜850℃であり1000℃程度の焼成時には液相を形成して第一の絶縁層1へ拡散しやすいものであり、バリスタ層2の亜鉛成分はこの液相を通って、第一の絶縁層1へ拡散し、この第一の絶縁層1の酸化アルミニウムと反応してガーナイトを形成する。
また、第一の絶縁層1にニオブを添加することによって、このニオブはバリスタ層2から拡散するビスマス成分を引き付ける効果があり、これに伴ってバリスタ層2の亜鉛成分が第一の絶縁層1に拡散して均質なガーナイトを形成するものである。第二の絶縁層3としてはアルミナが好ましく、各電極間の絶縁を十分に確保できるため好ましい。
以上のように本発明のバリスタ内蔵セラミック基板8は、少なくとも第一の絶縁層1の主成分をガーナイトとすることで、放熱性に優れたバリスタ内蔵セラミック基板8を実現することができる。
次に、図1に示すバリスタ内蔵セラミック基板8の製造方法について図2を用いて詳細に説明する。
図2のSTEP1においては、まず、第二の絶縁層3としてアルミナを主成分とする焼成済み(以下リジット基板)の基板を用いた。このアルミナを主成分とするリジット基板にレーザーにてビア電極5を形成するための孔を形成し、ビア電極用ペースト14を充填する。
STEP2においては、酸化亜鉛、酸化ビスマス、酸化マンガンおよび酸化アンチモン、さらにバインダ樹脂、可塑剤、および溶剤とを配合した後に、混合分散してバリスタシート12用のスラリーを作製する。次いで、ドクターブレード法によって、PETフィルム上に上記バリスタシート12用のスラリーを塗布、乾燥してバリスタシート12を作製する。その際、バリスタシート12の所定枚数に内部電極用ペースト13をスクリーン印刷したものを別途作製する。これらバリスタシート12にはビア電極5を形成するための孔をメカニカルパンチャー法にて形成してこの孔にビア電極用ペースト14をスクリーン印刷により充填する。その後、上記第二の絶縁層3の上面にバリスタシート12を所定の積層構造となるよう積層する。
STEP3においては、酸化アルミニウム粉末と、バインダ樹脂、可塑剤、および溶剤とを配合し、混合分散して第一のセラミックシート11用のスラリーを作製する。
なお、本発明における第一のセラミックシート11の主成分は酸化アルミニウムとするものであり、その配合量は第一のセラミックシート11の総量に対して80重量%以上とする。次いで、ドクターブレード法によって、PETフィルム上に上記第一のセラミックシート11用のスラリーを塗布、乾燥して第一のセラミックシート11を作製する。バリスタシート12と同様に、この第一のセラミックシート11にはビア電極5を形成するための孔をメカニカルパンチャー法にて形成し、この孔にビア電極用ペースト14をスクリーン印刷により充填する。その後、STEP2で作製した積層体におけるバリスタシート12の上面に、ビア電極用ペースト14をスクリーン印刷により充填した第一のセラミックシート11を所定枚数積層して積層体を作製する。
ここで、第一のセラミックシート11およびバリスタシート12を加熱しながら積層することにより、シート間の密着性が向上するため好ましい。
STEP4では上記積層体に、ビア電極用ペースト14の端部と接続するように、第一のセラミックシート11の上面に端子電極用ペースト16、さらに第二の絶縁層3の上面に主面電極用ペースト15をスクリーン印刷法にて形成する。なお主面電極用ペースト15および端子電極用ペースト16は上記積層体を積層する前のシート作製時に形成してもよい。
次いで主面電極用ペースト15および端子電極用ペースト16を形成した積層体に400℃〜600℃程度の温度で脱バインダを行った後、950℃以上1050℃以下の温度で焼成することで、バリスタシート12中に含まれる酸化亜鉛の亜鉛成分が、第一のセラミックシート11の全体に拡散し、ガーナイトを主たる構成要素とする第一の絶縁層1を形成する。
なお、本発明においては、酸化アルミニウム粉末を主成分とする第一のセラミックシート11と、酸化亜鉛を主成分とし、ビスマスを含むバリスタシート12とを一体焼成することでガーナイトを主たる構成要素とするとともに、熱伝導率の高い第一の絶縁層1を形成することができる。加えて上述したように第二の絶縁層3を設けることで、さらに優れたバリスタ内蔵セラミック基板8を得ることができる。
以下、第二の絶縁層3について詳細に説明する。
上述した、STEP1のように第二の絶縁層3としてアルミナを主成分とするリジット基板を用いることにより、第一のセラミックシート11およびバリスタシート12と一体同時焼成する際に発生する平面方向の収縮を抑制することができるため高い寸法精度を実現することができる。
また、第二の絶縁層3を、上述したSTEP3の第一のセラミックシート11と同様に、酸化アルミニウム粉末とバインダ樹脂、可塑剤および溶剤とからなるシートを作製し、このシートと、第一のセラミックシート11とでバリスタシート12を挟み込んだ構成で、一体同時焼成することで、第一の絶縁層1と第二の絶縁層3は、供にガーナイトが主たる構成要素となるため、第一の絶縁層1と第二の絶縁層3との焼成時の収縮挙動の違いによる基板の反りを抑制することができる。
以下、実施例に基づいて上述した製造方法により作製された本発明のバリスタ内蔵セラミック基板8における第一の絶縁層1について具体的に説明する。
まず、バリスタシート12としてはバリスタ材料の全重量を100重量%としたときに、主成分の酸化亜鉛を88.4重量%、副成分として酸化ビスマスを5.2重量%、酸化マンガンを1.0重量%、酸化アンチモンを1.6重量%、酸化コバルトを1.9重量%を配合し、さらにバインダ樹脂、可塑剤、および溶剤とを混合分散してバリスタシート12用のスラリーを作製した。
同様に第一のセラミックシート11としては、セラミック成分を100重量%としたときに、酸化アルミニウムを90.0重量%、酸化マンガンを2.0重量%、酸化ビスマスを6.0重量%、酸化ニオブを2.0重量%を配合してバインダ樹脂、可塑剤、および溶剤とを混合分散して第一のセラミックシート11用のスラリーを作製した。第二の絶縁層3は酸化アルミニウム基板(リジット基板)とし、バリスタシート12、第一のセラミックシート11を積層し、積層体を作製した。
バリスタシート12内に設ける内部電極4はAgが80%、Pdが20%のAg−Pd合金とするとともに、内部電極4の構成は一対とした。
次いで、積層体に600℃、2時間で脱バインダを行い、その後1000℃にて2時間の焼成を行うことにより、バリスタ内蔵セラミック基板8を得た。焼成後のバリスタ内蔵セラミック基板8の縦横の寸法は2.0mm×2.0mmとした。
なお、各元素の配合量と焼成後の各層における元素の分布量は、焼成工程時に主として生じる元素の拡散によって異なるものとなる。
図3に第一の絶縁層1におけるX線回折測定結果を示す。図3に示されるように検出ピークはほぼガーナイト(●)となっており、その他にニオブとビスマスの複合酸化物(○)と思われるピークが検出された。
また、第一の絶縁層1の表面におけるEDS分析(測定条件:加速電圧は30kv、観察倍率は5000倍の全視野の面分析)を行った結果、第一の絶縁層1におけるガーナイトの析出量は第一の絶縁層1の全体を100重量%とした場合は85重量%であった。
本発明における第一の絶縁層1はガーナイトの析出量を80重量%以上とすることで、熱伝導率の高い第一の絶縁層1とすることができるため放熱性に優れたバリスタ内蔵セラミック基板8を得ることができる。
本発明にかかるバリスタは半導体デバイス等、特に高輝度化、高出力化が進むLEDのバリスタ内蔵のセラミック基板またはチップ型積層バリスタにおいて有用である。
1 第一の絶縁層
2 バリスタ層
3 第二の絶縁層
4 内部電極
5 ビア電極
6 主面電極
7 端子電極(外部電極)
8 バリスタ内蔵セラミック基板
11 第一のセラミックシート
12 バリスタシート
13 内部電極用ペースト
14 ビア電極用ペースト
15 主面電極用ペースト
16 端子電極用ペースト
2 バリスタ層
3 第二の絶縁層
4 内部電極
5 ビア電極
6 主面電極
7 端子電極(外部電極)
8 バリスタ内蔵セラミック基板
11 第一のセラミックシート
12 バリスタシート
13 内部電極用ペースト
14 ビア電極用ペースト
15 主面電極用ペースト
16 端子電極用ペースト
Claims (10)
- 酸化亜鉛を主成分とするバリスタ層と、
前記バリスタ層の内部に設けられる少なくとも一対の内部電極と、
前記内部電極に接続された外部電極と、
前記バリスタ層の一方の面に設けられた第一の絶縁層と、を備え、
前記バリスタ層にビスマスを含むとともに前記第一の絶縁層はガーナイトが主たる構成要素であることを特徴とするバリスタ。 - 前記バリスタ層と前記第一の絶縁層は、それぞれ酸化亜鉛を主成分とするバリスタシートと、酸化アルミニウムを主成分とする第一のセラミックシートとを積層し一体同時焼成されてなることを特徴とする請求項1に記載のバリスタ。
- 前記バリスタ層の他方の面に第二の絶縁層を設けることを特徴とする請求項1に記載のバリスタ。
- 前記第二の絶縁層はガーナイトが主たる構成要素であることを特徴とする請求項3に記載のバリスタ。
- 前記第二の絶縁層はアルミナが主たる構成要素であることを特徴とする請求項3に記載のバリスタ。
- 前記第一の絶縁層にはビスマスが含まれることを特徴とする請求項1に記載のバリスタ。
- 前記第一の絶縁層にはニオブが含まれることを特徴とする請求項1に記載のバリスタ。
- 酸化亜鉛を主成分とし、ビスマスを含むバリスタシートを準備する工程と、
酸化アルミニウムを主成分とする第一のセラミックシートを準備する工程と、
前記バリスタシートの一方の面に前記第一のセラミックシートを積層して積層体を作製する工程と、
前記積層体を所定の温度で一体焼成する工程とを有し、
前記一体焼成する工程によりガーナイトが主たる構成要素である第一の絶縁層を設けることを特徴とするバリスタの製造方法。 - 酸化亜鉛を主成分とし、ビスマスを含むバリスタシートを準備する工程と、
酸化アルミニウムを主成分とする第一のセラミックシートを準備する工程と、
第二の絶縁層として焼成済みのセラミック基板を準備する工程と、
前記バリスタシートを前記セラミック基板と前記第一のセラミックシートとで挟み込むように積層して積層体を作製する工程と、
前記積層体を所定の温度で一体焼成する工程とを有し、
前記一体焼成する工程によりガーナイトが主たる構成要素である第一の絶縁層を設けることを特徴とするバリスタの製造方法。 - 酸化亜鉛を主成分とし、ビスマスを含むバリスタシートを準備する工程と、
酸化アルミニウムを主成分とする第一のセラミックシートおよび第二のセラミックシートとを準備する工程と、
前記バリスタシートを前記第一のセラミックシート、前記第二のセラミックシートで挟み込むように積層して積層体を作製する工程と、
前記積層体を所定の温度で一体焼成する工程とを有し、
前記一体焼成する工程によりガーナイトが主たる構成要素である第一の絶縁層および第二の絶縁層を設けることを特徴とするバリスタの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012119665A JP2015156406A (ja) | 2012-05-25 | 2012-05-25 | バリスタおよびその製造方法 |
PCT/JP2013/003274 WO2013175795A1 (ja) | 2012-05-25 | 2013-05-23 | バリスタおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012119665A JP2015156406A (ja) | 2012-05-25 | 2012-05-25 | バリスタおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015156406A true JP2015156406A (ja) | 2015-08-27 |
Family
ID=49623501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012119665A Pending JP2015156406A (ja) | 2012-05-25 | 2012-05-25 | バリスタおよびその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2015156406A (ja) |
WO (1) | WO2013175795A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020047686A (ja) * | 2018-09-18 | 2020-03-26 | 株式会社明電舎 | 酸化亜鉛素子 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI774450B (zh) * | 2021-06-25 | 2022-08-11 | 立昌先進科技股份有限公司 | 靜電抑制器及其製作方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0214501A (ja) * | 1988-07-01 | 1990-01-18 | Matsushita Electric Ind Co Ltd | 電圧非直線抵抗器 |
JP2000306703A (ja) * | 1999-04-20 | 2000-11-02 | Matsushita Electric Ind Co Ltd | 酸化亜鉛バリスタおよびその製造方法 |
EP1858033A4 (en) * | 2005-04-01 | 2013-10-09 | Panasonic Corp | VARISTOR AND ELECTRONIC COMPONENT MODULE USING THE SAME |
JP5188861B2 (ja) * | 2008-04-04 | 2013-04-24 | パナソニック株式会社 | 静電気対策部品およびこの静電気対策部品を備えた発光ダイオードモジュール |
-
2012
- 2012-05-25 JP JP2012119665A patent/JP2015156406A/ja active Pending
-
2013
- 2013-05-23 WO PCT/JP2013/003274 patent/WO2013175795A1/ja active Application Filing
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020047686A (ja) * | 2018-09-18 | 2020-03-26 | 株式会社明電舎 | 酸化亜鉛素子 |
Also Published As
Publication number | Publication date |
---|---|
WO2013175795A1 (ja) | 2013-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7940155B2 (en) | Varistor and electronic component module using same | |
JP2924177B2 (ja) | 傾斜機能型回路用基板 | |
US20200227225A1 (en) | Chip-type fuse | |
JP2009252930A (ja) | 静電気対策部品およびこの静電気対策部品を備えた発光ダイオードモジュール | |
KR102225427B1 (ko) | 파워 모듈용 기판 및 그 제조 방법, 파워 모듈 | |
JP6125528B2 (ja) | 発光ダイオード用基板および発光ダイオード用基板の製造方法 | |
JP6693113B2 (ja) | 熱搬送デバイス | |
JP2006156447A (ja) | 発光素子用配線基板ならびに発光装置およびその製造方法 | |
JP2015156406A (ja) | バリスタおよびその製造方法 | |
JP6125527B2 (ja) | 発光ダイオード用基板および発光ダイオード用基板の製造方法 | |
JP2008270325A (ja) | 静電気対策部品およびこれを用いた発光ダイオードモジュール | |
CN114747301B (zh) | 电路基板以及电路基板的制造方法 | |
US10818641B2 (en) | Multi-LED system | |
JP2012114224A (ja) | ヒートシンク付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法 | |
JP2002043757A (ja) | 多層基板及びその製造方法 | |
JP4696443B2 (ja) | 多層セラミック基板の製造方法 | |
CN109416963A (zh) | 多层式器件和用于制造多层式器件的方法 | |
JP2013115107A (ja) | バリスタ内蔵セラミック基板 | |
JP2015141952A (ja) | 半導体パワーモジュール | |
JP2004006993A (ja) | 多層基板 | |
CN113366590B (zh) | 变阻器及其制造方法 | |
JP2015070088A (ja) | 発光素子用基板および発光装置 | |
JP3898653B2 (ja) | ガラスセラミック多層配線基板の製造方法 | |
JP2008227138A (ja) | 静電気対策部品およびこれを用いた発光ダイオードモジュール | |
JP2011187855A (ja) | 多層セラミック基板の製造方法 |