JP2015155825A - Semiconductor testing device and semiconductor device - Google Patents
Semiconductor testing device and semiconductor device Download PDFInfo
- Publication number
- JP2015155825A JP2015155825A JP2014030459A JP2014030459A JP2015155825A JP 2015155825 A JP2015155825 A JP 2015155825A JP 2014030459 A JP2014030459 A JP 2014030459A JP 2014030459 A JP2014030459 A JP 2014030459A JP 2015155825 A JP2015155825 A JP 2015155825A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- power supply
- unit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
本発明は、半導体試験装置および半導体装置に関する。 The present invention relates to a semiconductor test apparatus and a semiconductor device.
従来、半導体試験装置の一つとして、IR測定を行うためのIRテスターが知られている。IRテスターは、ダイオードに所定の逆方向電圧(試験電圧VR)を印加し、ダイオードに流れる逆方向電流(電流IR)が安定した後に電流を測定することにより、ダイオードの逆方向特性を試験するものである。 Conventionally, an IR tester for performing IR measurement is known as one of semiconductor test apparatuses. The IR tester tests the reverse characteristics of a diode by applying a predetermined reverse voltage (test voltage VR) to the diode and measuring the current after the reverse current (current IR) flowing through the diode is stabilized. It is.
IRテスターは、試験電圧VRを出力する電源部、および電源部を制御するための信号を出力する電源制御アンプを有する。電源制御アンプは、フィードバック制御により試験電圧VRが所望の値になるように電源部を制御する。 The IR tester has a power supply unit that outputs a test voltage VR and a power supply control amplifier that outputs a signal for controlling the power supply unit. The power supply control amplifier controls the power supply unit so that the test voltage VR becomes a desired value by feedback control.
なお、特許文献1には、LSIの動作検証のためのファンクションテストと、LSIの電源電圧試験とを同時に行うことが可能な半導体試験装置が記載されている。
ところで、不良品のダイオードには、試験電圧VRを印加している間に、微振動等に伴って特性が変化し、電流IRが大きく変動するものがある。図7は、このような不良品のダイオードをカーブトレーサで測定した結果の一例を示している。横軸が電圧を示し、縦軸が電流を示している。図7の場合、電流が大きすぎるため(数十mA程度)、カーブトレーサが電流を流しきれずに電圧が垂下してしまっている。図7から分かるように、ダイオードの耐圧が回復するときがあり、このようなときには電流が減少し電圧が回復している。 By the way, some of the defective diodes have characteristics that change with micro-vibration or the like while the test voltage VR is applied, and the current IR greatly fluctuates. FIG. 7 shows an example of the result of measuring such a defective diode with a curve tracer. The horizontal axis represents voltage and the vertical axis represents current. In the case of FIG. 7, since the current is too large (about several tens of mA), the curve tracer cannot pass the current and the voltage drops. As can be seen from FIG. 7, the breakdown voltage of the diode sometimes recovers. In such a case, the current decreases and the voltage recovers.
上記のダイオード不安定動作による電流変動は、非常に高速であり(マイクロ秒〜ナノ秒オーダ)、かつ変動幅が大きい。そのため、このような電流変動が発生した場合、電源部の制御が電流変動に追いつかず、試験電圧VRが変動してしまう。試験電圧VRが変動した場合、正しく試験を行うことができない。 Current fluctuation due to the unstable operation of the diode is very fast (on the order of microseconds to nanoseconds) and has a large fluctuation range. Therefore, when such a current fluctuation occurs, the control of the power supply unit cannot catch up with the current fluctuation, and the test voltage VR fluctuates. When the test voltage VR varies, the test cannot be performed correctly.
また、複数個の被測定半導体装置を同時に試験し、それらの中から良品を選別するIRテスター(いわゆるチップ自動選別機)の場合、不良品のダイオードと並列接続された他のダイオードに試験電圧VRが正常に印加されず、良品を不良品と誤って判定する等の誤判定のおそれがある。 Further, in the case of an IR tester (so-called chip automatic sorter) that tests a plurality of semiconductor devices to be measured at the same time and selects non-defective products from them, the test voltage VR is applied to another diode connected in parallel with the defective diode. May not be applied normally, and there is a risk of misjudgment such as mistaking a good product as a defective product.
上述の課題は、VF測定を行うためのVFテスターの場合についても同様である。VFテスターは、ダイオードに所定の順方向電流(試験電流IF)を印加し、ダイオードのアノード−カソード間の電圧が安定した後に電圧を測定することにより、ダイオードの順方向特性を試験するものである。 The above-mentioned problem is the same for the case of a VF tester for performing VF measurement. The VF tester tests the forward characteristics of a diode by applying a predetermined forward current (test current IF) to the diode and measuring the voltage after the voltage between the anode and cathode of the diode is stabilized. .
本発明は、上記の技術的認識に基づいてなされたものであり、その目的は、電源部の出力異常を検出することで、信頼性の高い試験を行うことが可能な半導体試験装置を提供することである。 The present invention has been made based on the above technical recognition, and an object thereof is to provide a semiconductor test apparatus capable of performing a highly reliable test by detecting an output abnormality of a power supply unit. That is.
本発明の一態様に係る半導体試験装置は、
被測定半導体装置に電気的に接続される第1および第2の検査端子と、
直流電圧源と、前記直流電圧源が前記第1の検査端子に供給する電圧を制御することにより、前記被測定半導体装置に印加される試験電圧を調節する電圧調節部とを有する電源部と、
前記試験電圧に対応した設定電圧を出力する制御部と、
前記制御部から前記設定電圧を入力する第1の入力端子と、前記電源部から前記試験電圧に基づくフィードバック電圧を入力する第2の入力端子と、前記電源部の前記電圧調節部に電源制御信号を送信する出力端子とを有し、前記フィードバック電圧が前記設定電圧に等しくなるように前記電源部を制御する電源制御アンプと、
前記フィードバック電圧が前記設定電圧に基づく正常範囲に含まれているか否かを判定し、前記フィードバック電圧が前記正常範囲から外れた場合、前記電源部の出力異常を示す出力異常信号を送信する電源出力監視部と、
前記第2の検査端子に電気的に接続され、前記被測定半導体装置に流れる電流を測定する電流測定部と、
を備え、
前記制御部は、前記電流測定部により測定された電流値に基づいて前記被測定半導体装置の良否を判定することを特徴とする。
A semiconductor test apparatus according to one embodiment of the present invention includes:
First and second inspection terminals electrically connected to the semiconductor device to be measured;
A power supply unit having a DC voltage source, and a voltage adjusting unit that adjusts a test voltage applied to the semiconductor device to be measured by controlling a voltage that the DC voltage source supplies to the first inspection terminal;
A control unit that outputs a set voltage corresponding to the test voltage;
A first input terminal that inputs the set voltage from the control unit, a second input terminal that inputs a feedback voltage based on the test voltage from the power supply unit, and a power control signal to the voltage adjustment unit of the power supply unit A power supply control amplifier that controls the power supply unit so that the feedback voltage is equal to the set voltage;
It is determined whether or not the feedback voltage is included in a normal range based on the set voltage, and when the feedback voltage is out of the normal range, a power output that transmits an output abnormality signal indicating an output abnormality of the power supply unit A monitoring unit;
A current measuring unit electrically connected to the second inspection terminal and measuring a current flowing through the semiconductor device to be measured;
With
The control unit determines whether the semiconductor device under measurement is good or bad based on a current value measured by the current measuring unit.
また、前記半導体試験装置において、
前記制御部は、前記出力異常信号を受信した場合、前記電源部の出力異常をユーザに通知するようにしてもよい。
In the semiconductor test apparatus,
The control unit may notify the user of the output abnormality of the power supply unit when the output abnormality signal is received.
また、前記半導体試験装置において、
前記電流測定部は、前記第1の検査端子に電気的に接続された複数の被測定半導体装置に流れる電流をそれぞれ測定し、
前記制御部は、前記電流測定部により前記各被測定半導体装置について測定された電流値に基づいて、前記各被測定半導体装置の良否を判定するようにしてもよい。
In the semiconductor test apparatus,
The current measuring unit measures currents flowing through a plurality of semiconductor devices to be measured electrically connected to the first inspection terminal;
The control unit may determine pass / fail of each of the semiconductor devices to be measured based on a current value measured for each of the semiconductor devices to be measured by the current measuring unit.
また、前記半導体試験装置において、
前記被測定半導体装置は、ダイオードであり、
前記電源部は、前記ダイオードの逆方向に前記試験電圧を印加し、
前記制御部は、前記電流測定部により測定された、前記ダイオードのアノード−カソード間を流れる電流の値が所定の閾値よりも小さい場合に、前記ダイオードが正常であると判定するようにしてもよい。
In the semiconductor test apparatus,
The semiconductor device to be measured is a diode,
The power supply unit applies the test voltage in the reverse direction of the diode,
The control unit may determine that the diode is normal when the value of the current flowing between the anode and the cathode of the diode measured by the current measurement unit is smaller than a predetermined threshold value. .
また、前記半導体試験装置において、
前記電源出力監視部は、
前記フィードバック電圧を降下させ、降下電圧を出力する電圧降下回路と、
前記制御部から出力された前記設定電圧に基づいて、上限基準電圧および下限基準電圧を生成する基準電圧生成回路と、
前記降下電圧を入力する第1の入力端子と、前記上限基準電圧を入力する第2の入力端子と、前記降下電圧が前記上限基準電圧よりも大きい場合に出力超過信号を出力する出力端子とを有する第1の比較器と、
前記降下電圧を入力する第1の入力端子と、前記下限基準電圧を入力する第2の入力端子と、前記降下電圧が前記下限基準電圧よりも小さい場合に出力低下信号を出力する出力端子とを有する第2の比較器と、
前記出力超過信号または前記出力低下信号を受信すると、前記制御部に前記出力異常信号を出力する異常信号生成回路と、
を有するようにしてもよい。
In the semiconductor test apparatus,
The power output monitor is
A voltage drop circuit for dropping the feedback voltage and outputting the dropped voltage;
A reference voltage generation circuit that generates an upper limit reference voltage and a lower limit reference voltage based on the set voltage output from the control unit;
A first input terminal for inputting the drop voltage; a second input terminal for inputting the upper limit reference voltage; and an output terminal for outputting an output excess signal when the drop voltage is larger than the upper limit reference voltage. A first comparator comprising:
A first input terminal for inputting the drop voltage; a second input terminal for inputting the lower limit reference voltage; and an output terminal for outputting an output decrease signal when the drop voltage is smaller than the lower limit reference voltage. A second comparator comprising:
When receiving the output excess signal or the output decrease signal, an abnormal signal generation circuit that outputs the output abnormal signal to the control unit;
You may make it have.
また、前記半導体試験装置において、
前記電源出力監視部は、前記異常信号生成回路と前記制御部の間に設けられ、前記出力異常信号を受信し保持するラッチ回路をさらに有してもよい。
In the semiconductor test apparatus,
The power output monitoring unit may further include a latch circuit that is provided between the abnormal signal generation circuit and the control unit and receives and holds the output abnormal signal.
本発明の一態様に係る半導体試験装置は、
被測定半導体装置に電気的に接続される第1および第2の検査端子と、
直流電流源と、前記直流電流源が前記第1の検査端子に供給する電流を制御することにより、前記被測定半導体装置に印加される試験電流を調節する電流調節部とを有する電源部と、
前記試験電流に対応した設定電圧を出力する制御部と、
前記制御部から前記設定電圧を入力する第1の入力端子と、前記電源部から前記試験電流に基づくフィードバック電圧を入力する第2の入力端子と、前記電源部の前記電流調節部に電源制御信号を出力する出力端子とを有し、前記フィードバック電圧が前記設定電圧に等しくなるように前記電源部を制御する電源制御アンプと、
前記フィードバック電圧が前記設定電圧に基づく正常範囲に含まれているか否かを判定し、前記フィードバック電圧が前記正常範囲から外れた場合、前記電源部の出力異常を示す出力異常信号を送信する電源出力監視部と、
前記第1の検査端子および前記第2の検査端子間の電圧を測定する電圧測定部と、
を備え、
前記制御部は、前記電圧測定部により測定された電圧値に基づいて前記被測定半導体装置の良否を判定することを特徴とする。
A semiconductor test apparatus according to one embodiment of the present invention includes:
First and second inspection terminals electrically connected to the semiconductor device to be measured;
A power supply unit comprising: a direct current source; and a current adjusting unit that adjusts a test current applied to the semiconductor device to be measured by controlling a current that the direct current source supplies to the first inspection terminal;
A control unit that outputs a set voltage corresponding to the test current;
A first input terminal that inputs the set voltage from the control unit, a second input terminal that inputs a feedback voltage based on the test current from the power supply unit, and a power control signal to the current adjustment unit of the power supply unit A power supply control amplifier that controls the power supply unit so that the feedback voltage is equal to the set voltage;
It is determined whether or not the feedback voltage is included in a normal range based on the set voltage, and when the feedback voltage is out of the normal range, a power output that transmits an output abnormality signal indicating an output abnormality of the power supply unit A monitoring unit;
A voltage measuring unit for measuring a voltage between the first inspection terminal and the second inspection terminal;
With
The control unit determines whether the semiconductor device under measurement is good or bad based on a voltage value measured by the voltage measurement unit.
また、前記半導体試験装置において、
前記制御部は、前記出力異常信号を受信した場合、前記電源部の出力異常をユーザに通知するようにしてもよい。
In the semiconductor test apparatus,
The control unit may notify the user of the output abnormality of the power supply unit when the output abnormality signal is received.
また、前記半導体試験装置において、
前記被測定半導体装置は、ダイオードであり、
前記電源部は、前記ダイオードの順方向に前記試験電流を印加し、
前記制御部は、前記電圧測定部により測定された、前記ダイオードのアノード−カソード間の電圧値が所定の閾値よりも小さい場合に前記ダイオードが正常であると判定するようにしてもよい。
In the semiconductor test apparatus,
The semiconductor device to be measured is a diode,
The power supply unit applies the test current in the forward direction of the diode,
The control unit may determine that the diode is normal when the voltage value between the anode and the cathode of the diode measured by the voltage measurement unit is smaller than a predetermined threshold value.
また、前記半導体試験装置において、
前記電源出力監視部は、
前記フィードバック電圧を降下させ、降下電圧を出力する電圧降下回路と、
前記制御部から出力された前記設定電圧に基づいて、上限基準電圧および下限基準電圧を生成する基準電圧生成回路と、
前記降下電圧を入力する第1の入力端子と、前記上限基準電圧を入力する第2の入力端子と、前記降下電圧が前記上限基準電圧よりも大きい場合に出力超過信号を出力する出力端子とを有する第1の比較器と、
前記降下電圧を入力する第1の入力端子と、前記下限基準電圧を入力する第2の入力端子と、前記降下電圧が前記下限基準電圧よりも小さい場合に出力低下信号を出力する出力端子とを有する第2の比較器と、
前記出力超過信号または前記出力低下信号を受信すると、前記制御部に前記出力異常信号を出力する異常信号生成回路と、
を有してもよい。
In the semiconductor test apparatus,
The power output monitor is
A voltage drop circuit for dropping the feedback voltage and outputting the dropped voltage;
A reference voltage generation circuit that generates an upper limit reference voltage and a lower limit reference voltage based on the set voltage output from the control unit;
A first input terminal for inputting the drop voltage; a second input terminal for inputting the upper limit reference voltage; and an output terminal for outputting an output excess signal when the drop voltage is larger than the upper limit reference voltage. A first comparator comprising:
A first input terminal for inputting the drop voltage; a second input terminal for inputting the lower limit reference voltage; and an output terminal for outputting an output decrease signal when the drop voltage is smaller than the lower limit reference voltage. A second comparator comprising:
When receiving the output excess signal or the output decrease signal, an abnormal signal generation circuit that outputs the output abnormal signal to the control unit;
You may have.
本発明の一態様に係る半導体装置は、本発明に係る半導体試験装置により試験されたものであってもよい。 The semiconductor device according to one embodiment of the present invention may be one that has been tested by the semiconductor test device according to the present invention.
本発明の一態様に係る半導体試験装置は、被測定半導体装置に印加される試験電圧または試験電流に基づくフィードバック電圧が設定電圧に基づく正常範囲に含まれているか否かを判定し、フィードバック電圧が正常範囲から外れた場合には電源部の出力異常を示す出力異常信号を出力する。これにより、電源部の出力異常の状態で試験が続行されることを防止することができる。 A semiconductor test apparatus according to an aspect of the present invention determines whether a feedback voltage based on a test voltage or a test current applied to a semiconductor device to be measured is included in a normal range based on a set voltage, and the feedback voltage is When out of the normal range, an output abnormality signal indicating an output abnormality of the power supply unit is output. As a result, it is possible to prevent the test from being continued in an abnormal output state of the power supply unit.
よって、本発明によれば、信頼性の高い試験を行うことができる。 Therefore, according to the present invention, a highly reliable test can be performed.
以下、図面を参照しつつ本発明の実施形態について説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(第1の実施形態)
本発明の第1の実施形態に係る半導体試験装置1について、図1〜図4を参照して説明する。図1は第1の実施形態に係る半導体試験装置1の概略的な構成を示している。図2は半導体試験装置1の電源部2の構成例を示し、図3は半導体試験装置1の電流測定部6の構成例を示し、図4は半導体試験装置1の電源出力監視部5の構成例を示している。
(First embodiment)
A
半導体試験装置1は、図1に示すように、検査端子T1と、検査端子T2と、電源部2と、制御部3と、電源制御アンプ4と、電源出力監視部5と、電流測定部6とを備えている。
As shown in FIG. 1, the
次に、半導体試験装置1の各構成要素について詳しく説明する。
Next, each component of the
検査端子T1,T2は、被測定半導体装置90を接続するための端子であり、被測定半導体装置90に電気的に接続される。図1に示すように、検査端子T1は電源部2に電気的に接続され、検査端子T2は電流測定部6に電気的に接続されている。
The inspection terminals T1 and T2 are terminals for connecting the
被測定半導体装置90は、例えばダイオードである。この場合、図1に示すように、検査端子T1はダイオードのカソードに接続され、検査端子T2はダイオードのアノードに接続される。これにより、電源部2は、ダイオードの逆方向に試験電圧VRを印加することになる。
The
電源部2は、被測定半導体装置90に所定の試験電圧VRを印加するように構成されている。電源部2は、設定電圧VR_REFに応じた試験電圧VRを検査端子T1から出力するように構成されている。電源部2は、図2に示すように、所定の直流電圧を出力する直流電圧源21と、試験電圧VRを調節する電圧調節部22と、試験電圧VRを検出する電圧検出回路23と、電源電圧VCCに接続された抵抗Rcとを有している。
The
電圧調節部22は、直流電圧源21が検査端子T1に供給する電圧を制御するように構成されている。これにより、電圧調節部22は、被測定半導体装置90に印加される試験電圧VRを調節する。
The
電圧調節部22は、図2に示すように、スイッチング素子Q1,Q2と、抵抗Rd,Reとを有する。ここで、スイッチング素子Q1,Q2は、例えば、n型の電界効果型トランジスタ(MOSFET)である。
As shown in FIG. 2, the
スイッチング素子Q1は、ゲート端子が電源制御アンプ4の出力端子に接続され、ソース端子が接地され、ドレイン端子が抵抗Reを介してスイッチング素子Q2のゲート端子に接続されている。 The switching element Q1 has a gate terminal connected to the output terminal of the power supply control amplifier 4, a source terminal grounded, and a drain terminal connected to the gate terminal of the switching element Q2 via a resistor Re.
スイッチング素子Q2は、ソース端子が検査端子T1に接続され、ドレイン端子が直流電圧源21の正極に接続されている。
The switching element Q <b> 2 has a source terminal connected to the inspection terminal T <b> 1 and a drain terminal connected to the positive electrode of the
抵抗Rdは、直流電圧源21の正極に一端が接続され、スイッチング素子Q1のドレイン端子に他端が接続されている。
The resistor Rd has one end connected to the positive electrode of the
抵抗Reは、スイッチング素子Q2のゲート端子に一端が接続され、スイッチング素子Q1のドレイン端子に他端が接続されている。 The resistor Re has one end connected to the gate terminal of the switching element Q2, and the other end connected to the drain terminal of the switching element Q1.
なお、スイッチング素子Q1,Q2は、所要の耐圧を得るために、複数のスイッチング素子をカスケード接続したものとして構成されてもよい。また、スイッチング素子Q1,Q2は、MOSFETに限らず、バイポーラトランジスタ、絶縁ゲートバイポーラトランジスタ(IGBT)でもよい。 Switching elements Q1 and Q2 may be configured as a plurality of switching elements cascaded to obtain a required breakdown voltage. The switching elements Q1 and Q2 are not limited to MOSFETs but may be bipolar transistors or insulated gate bipolar transistors (IGBTs).
電圧検出回路23は、試験電圧VRに基づく電圧をフィードバック電圧VR_FBとして電源制御アンプ4に出力する。例えば、電圧検出回路23は、図2に示すように、抵抗Raおよび抵抗Rbからなる分圧回路である。この分圧回路は、電源部2の出力電圧を分圧して得られた分圧電圧をフィードバック電圧VR_FBとして電源制御アンプ4に出力する。
The
抵抗Rcは、図2に示すように、電源制御アンプ4の出力端子に一端が接続され、電源電圧VCCに他端が接続されている。電源電圧VCCは、制御部3等を駆動するための電圧である。抵抗Rcを設けることで、電圧調節部22のスイッチング素子Q1(後述)はゲート電圧が0においてオン状態(即ちノーマリー・オン)となる。
As shown in FIG. 2, the resistor Rc has one end connected to the output terminal of the power supply control amplifier 4 and the other end connected to the power supply voltage VCC. The power supply voltage VCC is a voltage for driving the
次に、電源部2の動作の詳細について説明する。
Next, details of the operation of the
まず、被測定半導体装置90に試験電圧VRを印加しない場合について説明する。この場合、電源制御アンプ4は電源制御信号を出力しないが、電圧調節部22のスイッチング素子Q1は、抵抗Rcによりオン状態となる。このため、電圧調節部22のスイッチング素子Q2のゲート端子の電圧は0となり、スイッチング素子Q2はオフ状態となる。その結果、検査端子T1と直流電圧源21とは電気的に絶縁され、被測定半導体装置90に試験電圧VRは印加されない。
First, a case where the test voltage VR is not applied to the
一方、被測定半導体装置90に試験電圧VRを印加する場合、電源制御アンプ4は、出力端子から電源制御信号を出力する。電源制御信号の電圧は、図2の構成例の場合には負の電圧であり、電圧調節部22のスイッチング素子Q1がオフ状態となる境界付近の電圧である。これにより、スイッチング素子Q2のゲート端子には、抵抗RdおよびReを介して直流電圧源21の電圧が印加され、スイッチング素子Q2はオン状態になる。スイッチング素子Q2のオン状態の程度は、電源制御アンプ4の出力電圧に応じて変化する。例えば、試験電圧VRを上げたい場合には、電源制御アンプ4は出力電圧を下げる。これにより、スイッチング素子Q1はより完全なオフ状態に近づき、スイッチング素子Q2はより完全なオン状態に近づく。その結果、検査端子T1の電圧は上昇する。
On the other hand, when applying the test voltage VR to the
次に、制御部3について説明する。制御部3は、図1に示すように、VR_REF出力端子、SIG_IN入力端子およびIR_dct入力端子を有する。なお、制御部3は、マイコン等により構成される。
Next, the
制御部3は、VR_REF出力端子から、被測定半導体装置90に印加する試験電圧VRに対応した設定電圧VR_REFを出力する。例えば、制御部3は、所望の試験電圧VRの1/100の電圧を設定電圧VR_REFとして出力する。
The
制御部3は、SIG_IN入力端子から、電源部2の出力異常を示す出力異常信号を入力する。制御部3は、出力異常信号を受信した場合には、以下のような所定の動作を行う。例えば、制御部3は、半導体試験装置1に接続されたモニタ(図示せず)に、電源部2の出力異常を通知するためのメッセージを表示する。あるいは、制御部3は、半導体試験装置1に設けられた異常通知用のランプ(図示せず)を点灯させてもよい。その他、制御部3は、出力異常信号を、半導体試験装置1と通信可能に接続された外部装置(図示せず)に送信してもよい。出力異常信号を受信した外部装置は、例えば、半導体試験装置1から離れた場所にいるユーザに電源部2の出力異常を通知する。また、制御部3は、出力異常信号を受信した場合、電源部2の出力を停止して被測定半導体装置90の試験を中止するようにしてもよい。
The
制御部3は、IR_dct入力端子から、後述の電流測定部6により測定された電流値を入力する。そして、制御部3は、電流測定部6により測定された電流値に基づいて、被測定半導体装置90の良否を判定する。具体的には、被測定半導体装置90がダイオードの場合、制御部3は、電流測定部6により測定された電流値(即ち、ダイオードのアノード−カソード間を流れる電流の値)が所定の閾値よりも小さい場合に、当該ダイオードの逆方向特性が正常であると判定する。
The
電源制御アンプ4は、フィードバック電圧VR_FBが設定電圧VR_REFに等しくなるように、電源部2を制御するように構成されている。電源制御アンプ4は、図1に示すように、オペアンプにより構成される。
The power supply control amplifier 4 is configured to control the
電源制御アンプ4は、図1に示すように、制御部3から設定電圧VR_REFを入力する第1の入力端子(+)と、電源部2からフィードバック電圧VR_FBを入力する第2の入力端子(−)と、電源部2を制御するための電源制御信号を電圧調節部22に出力する出力端子とを有する。電源制御信号は、電源制御アンプ4が第1および第2の入力端子から入力した電圧値に基づいて生成される。
As shown in FIG. 1, the power supply control amplifier 4 includes a first input terminal (+) that inputs a set voltage VR_REF from the
なお、電源制御アンプ4の出力端子と第2の入力端子(−)の間に、位相補償用のコンデンサ(図示せず)を設けてもよい。 A phase compensation capacitor (not shown) may be provided between the output terminal of the power supply control amplifier 4 and the second input terminal (−).
次に、電流測定部6について説明する。電流測定部6は、図1に示すように、検査端子T2に一端が電気的に接続され、制御部3のIR_dct入力端子に他端が電気的に接続されている。電流測定部6は、被測定半導体装置90に流れる電流IRを測定するように構成されている。
Next, the
図3は、電流測定部6の一例を示している。この場合、電流測定部6は、オペアンプ61および抵抗Rgを有する。オペアンプ61は、検査端子T2に接続された第1の入力端子(−)と、接地された第2の入力端子(+)と、IR_dct入力端子に接続された出力端子とを有する。抵抗Rgは、オペアンプ61の出力端子に一端が接続され、オペアンプ61の第1の入力端子(−)に他端が接続されている。このように構成した場合、第1の入力端子(−)が接地電位に等しくなるため、試験電圧VRを全て被測定半導体装置90に印加することができる。
FIG. 3 shows an example of the
次に、電源出力監視部5について詳しく説明する。
Next, the power
電源出力監視部5は、フィードバック電圧VR_FBを電源制御アンプ4にフィードバックするフィードバック経路を利用して、電源部2の出力が正常であるか否かを監視する。より詳しくは、電源出力監視部5は、フィードバック電圧VR_FBが正常範囲に含まれているか否かを判定する。判定の結果、フィードバック電圧VR_FBが当該正常範囲から外れた場合、電源出力監視部5は、電源部2の出力異常を示す出力異常信号を制御部3に向けて送信する。ここで、正常範囲は、設定電圧VR_REFに基づいて予め決められた範囲(例えば、設定電圧VR_REFの97%以上103%以下)である。
The power supply
図4は、電源出力監視部5の構成例を示している。図4に示すように、電源出力監視部5は、電圧降下回路50と、基準電圧生成回路51と、第1の比較器CMP1と、第2の比較器CMP2と、異常信号生成回路52と、ラッチ回路53とを有する。
FIG. 4 shows a configuration example of the power
電圧降下回路50は、フィードバック電圧VR_FBを降下させ、降下電圧を出力する。例えば、電圧降下回路50は、フィードバック電圧VR_FBを5%降下させる。
The
基準電圧生成回路51は、制御部3のVR_REF出力端子から出力された設定電圧VR_REFに基づいて、上限基準電圧および下限基準電圧を生成する。具体的には、基準電圧生成回路51は、直列接続された抵抗R1、抵抗R2および抵抗R3から構成されている。抵抗R1の一端は制御部3のVR_REF出力端子に電気的に接続されている。抵抗R3の一端は接地されている。抵抗R1と抵抗R2との間の接続点N1は、上限基準電圧を与える。一方、抵抗R2と抵抗R3との間の接続点N2は、下限基準電圧を与える。
The reference
例えば、上限基準電圧は設定電圧VR_REFの98%の電圧であり、下限基準電圧は設定電圧VR_REFの92%の電圧である。 For example, the upper limit reference voltage is 98% of the set voltage VR_REF, and the lower limit reference voltage is 92% of the set voltage VR_REF.
なお、電圧降下回路50によるフィードバック電圧VR_FBの降下量は、正常範囲の上限(上記の例では103%)と上限基準電圧(上記の例では98%)との差に等しくなるように設定される。
Note that the amount of drop in the feedback voltage VR_FB by the
第1の比較器CMP1は、電圧降下回路50が出力した降下電圧と上限基準電圧を比較する比較器である。第2の比較器CMP2は、電圧降下回路50が出力した降下電圧と下限基準電圧を比較する比較器である。
The first comparator CMP1 is a comparator that compares the voltage drop output from the
第1の比較器CMP1は、降下電圧を入力する第1の入力端子(−)と、上限基準電圧を入力する第2の入力端子(+)と、降下電圧が上限基準電圧よりも大きい場合に出力超過信号を出力する出力端子とを有する。 The first comparator CMP1 includes a first input terminal (−) for inputting a drop voltage, a second input terminal (+) for inputting an upper limit reference voltage, and a drop voltage larger than the upper limit reference voltage. And an output terminal for outputting an output excess signal.
第2の比較器CMP2は、降下電圧を入力する第1の入力端子(+)と、下限基準電圧を入力する第2の入力端子(−)と、降下電圧が下限基準電圧よりも小さい場合に出力低下信号を出力する出力端子とを有する。 The second comparator CMP2 includes a first input terminal (+) that inputs a drop voltage, a second input terminal (−) that inputs a lower limit reference voltage, and a drop voltage that is smaller than the lower limit reference voltage. And an output terminal for outputting an output reduction signal.
なお、上記の回路構成では、出力超過信号および出力低下信号はLレベル信号であるが、これに限らない。即ち、これらの信号がHレベル信号になるように回路構成してもよい。 In the above circuit configuration, the output excess signal and the output decrease signal are L level signals, but are not limited thereto. That is, the circuit may be configured so that these signals become H level signals.
異常信号生成回路52は、出力超過信号または前記出力低下信号を受信すると、ラッチ回路53に出力異常信号を出力する。
The abnormal
ラッチ回路53は、異常信号生成回路52と制御部3の間に設けられており、異常信号生成回路52から出力異常信号を受信し保持する。ラッチ回路53を設けることで、制御部3は出力異常信号を確実に検出することができる。
The
なお、ラッチ回路53は必須の構成ではない。例えば、制御部3のSIG_IN入力端子が入力信号のラッチ機能を有する場合には、ラッチ回路53を省略してもよい。
Note that the
以上説明したように、第1の実施形態では、試験電圧VRに基づくフィードバック電圧VR_FBが設定電圧VR_REFに基づく正常範囲から外れたことを検知し、出力異常信号を出力する。出力異常信号を受信した場合、制御部3は、前述のように、電源部2の出力異常をユーザに通知する等の所定の動作を行う。これにより、電源部2の出力異常の状態で試験が続行されることを防止することができ、その結果、信頼性の高い試験を行うことができる。
As described above, in the first embodiment, it is detected that the feedback voltage VR_FB based on the test voltage VR is out of the normal range based on the set voltage VR_REF, and an output abnormality signal is output. When the output abnormality signal is received, the
(第1の実施形態の変形例)
次に、半導体試験装置1の変形例に係る半導体試験装置1Aについて、図5を参照して説明する。変形例に係る半導体試験装置1Aは、複数個の被測定半導体装置を同時に試験し、それらの中から良品を選別するチップ自動選別機である。チップ自動選別機では複数個の被測定半導体装置を同時に試験するため、試験効率を大幅に改善することができる。
(Modification of the first embodiment)
Next, a
図5は、半導体試験装置1Aの概略的な構成を示している。なお、図5では、3個の被測定半導体装置91〜93が試験されるが、被測定半導体装置の個数はこれに限るものではない。
FIG. 5 shows a schematic configuration of the
半導体試験装置1Aは、図5に示すように、検査端子T1と、検査端子T21〜T23と、電源部2と、制御部3と、電源制御アンプ4と、電源出力監視部5と、電流測定部6とを備えている。
As shown in FIG. 5, the
図5に示すように、被測定半導体装置91〜93は例えばダイオードであり、カソードが検査端子T1に電気的に接続されている。被測定半導体装置91,92,93のアノードは、検査端子T21,T22,T23にそれぞれ電気的に接続されている。
As shown in FIG. 5, the semiconductor devices to be measured 91 to 93 are, for example, diodes, and the cathode is electrically connected to the inspection terminal T1. The anodes of the
電源部2は、被測定半導体装置91〜93の各々に試験電圧VRを印加する。
The
半導体試験装置1Aの制御部3は、図5に示すように、VR_REF出力端子、SIG_IN入力端子、IR_dct1入力端子、IR_dct2入力端子およびIR_dct3入力端子を有する。
As shown in FIG. 5, the
半導体試験装置1Aの電流測定部6は、図5に示すように電流測定ユニット7,8,9を有し、被測定半導体装置91〜93に流れる電流をそれぞれ測定する。
The
電流測定ユニット7は、検査端子T21に一端が電気的に接続され、制御部3のIR_dct1入力端子に他端が電気的に接続されている。電流測定ユニット8は、検査端子T22に一端が電気的に接続され、制御部3のIR_dct2入力端子に他端が電気的に接続されている。電流測定ユニット9は、検査端子T23に一端が電気的に接続され、制御部3のIR_dct3入力端子に他端が電気的に接続されている。電流測定ユニット7,8,9はそれぞれ、被測定半導体装置91,92,93に流れる電流を測定する。
The
半導体試験装置1Aの制御部3は、IR_dct1入力端子、IR_dct2入力端子およびIR_dct3入力端子から、電流測定ユニット7、電流測定ユニット8および電流測定ユニット9により測定された電流値をそれぞれ入力する。そして、制御部3は、被測定半導体装置91〜93について測定された電流値に基づいて、被測定半導体装置91〜93の良否をそれぞれ判定する。
The
上記の半導体試験装置1Aによれば、電源部の出力異常の状態で試験が続行されないため、被測定半導体装置の良否を誤判定してしまうことを防止することができる。よって、信頼性の高い試験を行うことができる。
According to the
(第2の実施形態)
次に、本発明の第2の実施形態に係る半導体試験装置1Bについて、図6を参照して説明する。図6は、半導体試験装置1Bの概略的な構成を示している。
(Second Embodiment)
Next, a
半導体試験装置1Bは、検査端子T3と、検査端子T4と、電源部2Aと、制御部3Aと、電源制御アンプ4Aと、電源出力監視部5と、電圧測定部10とを備えている。
The
次に、半導体試験装置1Bの各構成要素について詳しく説明する。
Next, each component of the
検査端子T3,T4は、被測定半導体装置90を接続するための端子であり、被測定半導体装置90に電気的に接続される。図6に示すように、検査端子T3は電源部2Aの電流調節部26に電気的に接続され、検査端子T4は電源部2Aの電流検出回路27に電気的に接続されている。
The inspection terminals T3 and T4 are terminals for connecting the
被測定半導体装置90は、例えばダイオードである。この場合、図6に示すように、検査端子T3はダイオードのアノードに接続され、検査端子T4はダイオードのカソードに接続される。これにより、電源部2Aは、ダイオードの順方向に試験電流IFを印加することになる。
The
電源部2Aは、被測定半導体装置90に所定の試験電流IFを印加するように構成されている。電源部2Aは、設定電圧IF_REFに応じた試験電流IFを検査端子T3から出力するように構成されている。電源部2Aは、図6に示すように、所定の直流電流を出力する直流電流源25と、試験電流IFを調節する電流調節部26と、試験電流IFを測定する電流検出回路27とを有している。
The
電流調節部26は、直流電流源25が検査端子T3に供給する電流を制御するように構成されている。これにより、電流調節部26は、被測定半導体装置90に印加される試験電流IFを調節する。
The
図6に示すように、電流調節部26は、例えば、直流電流源25にドレイン端子が電気的に接続され、検査端子T3にソース端子が電気的に接続されたスイッチング素子Q3により構成される。ここで、スイッチング素子Q3は、例えば、n型の電界効果型トランジスタ(MOSFET)である。
As shown in FIG. 6, the
電源制御アンプ4Aから出力される電源制御信号が大きいほどスイッチング素子Q3はより完全なオン状態になるため、電源部2Aは被測定半導体装置90に対して、より大きな試験電流IFを流すことになる。
The larger the power control signal output from the
なお、スイッチング素子Q3は、バイポーラトランジスタ、絶縁ゲートバイポーラトランジスタ(IGBT)でもよい。 Switching element Q3 may be a bipolar transistor or an insulated gate bipolar transistor (IGBT).
電流検出回路27は、図6に示すように、検査端子T4に一端が電気的に接続され、直流電流源25に他端が電気的に接続されている。電流検出回路27は、検出した試験電流IFに基づいて生成されたフィードバック電圧IF_FBを、電源制御アンプ4Aに出力する。なお、電流検出回路27は、例えば、抵抗または電流センサから構成される。
As shown in FIG. 6, the current detection circuit 27 has one end electrically connected to the inspection terminal T <b> 4 and the other end electrically connected to the DC
次に、制御部3Aについて説明する。制御部3Aは、図6に示すように、IF_REF出力端子、SIG_IN入力端子およびVF_dct入力端子を有する。なお、制御部3Aは、マイコン等により構成される。
Next, the
制御部3Aは、IF_REF出力端子から、被測定半導体装置90に印加する試験電流IFに対応した設定電圧IF_REFを出力する。例えば、制御部3Aは、所望の試験電流IFの1/100の電流を1Ωの抵抗に流したときに抵抗の両端に発生する電圧を設定電圧IF_REFとして出力する。
The
制御部3Aは、SIG_IN入力端子から、電源部2Aの出力異常を示す出力異常信号を入力する。制御部3Aは、出力異常信号を受信した場合には、所定の動作を行う。本動作については第1の実施形態と同様であるので詳しい説明は省略する。
3 A of control parts input the output abnormal signal which shows the output abnormality of 2 A of power supplies from a SIG_IN input terminal. The
制御部3Aは、VF_dct入力端子から、後述の電圧測定部10により測定された電圧値を入力する。そして、制御部3Aは、電圧測定部10により測定された電圧値に基づいて、被測定半導体装置90の良否を判定する。具体的には、被測定半導体装置90がダイオードの場合、制御部3Aは、電圧測定部10により測定された電圧値(即ち、ダイオードのアノード−カソード間の電圧値)が所定の閾値よりも小さい場合に、当該ダイオードの順方向特性が正常であると判定する。
The
電源制御アンプ4Aは、フィードバック電圧IF_FBが設定電圧IF_REFに等しくなるように、電源部2Aを制御するように構成されている。電源制御アンプ4Aは、図6に示すように、オペアンプにより構成される。
The power
電源制御アンプ4Aは、図6に示すように、制御部3Aから設定電圧IF_REFを入力する第1の入力端子(+)と、電源部2Aからフィードバック電圧IF_FBを入力する第2の入力端子(−)と、電源部2Aを制御するための電源制御信号を電流調節部26に出力する出力端子とを有する。電源制御信号は、電源制御アンプ4Aが第1および第2の入力端子から入力した電圧値に基づいて生成される。
As shown in FIG. 6, the power
なお、図6に示すように、電源制御アンプ4Aの出力端子と第2の入力端子(−)の間に、位相補償用のコンデンサCを設けてもよい。
As shown in FIG. 6, a phase compensation capacitor C may be provided between the output terminal of the
電源出力監視部5は、フィードバック電圧IF_FBを電源制御アンプ4Aにフィードバックするフィードバック経路を利用して、電源部2Aの出力が正常であるか否かを監視する。より詳しくは、電源出力監視部5は、フィードバック電圧IF_FBが正常範囲に含まれているか否かを判定する。判定の結果、フィードバック電圧IF_FBが当該正常範囲から外れた場合、電源出力監視部5は、電源部2Aの出力異常を示す出力異常信号を制御部3Aに送信する。ここで、正常範囲は、設定電圧IF_REFに基づいて予め決められた範囲である。電源出力監視部5の具体的構成は、第1の実施形態と同様であるので、詳しい説明は省略する。
The power supply
電圧測定部10は、検査端子T3および検査端子T4間の電圧を測定する。これにより、電圧測定部10は、被測定半導体装置90の電圧(被測定半導体装置90がダイオードの場合はアノード−カソード間の電圧)を測定する。
The
以上説明したように、第2の実施形態では、試験電流IFに基づくフィードバック電圧IF_FBが設定電圧IF_REFに基づく正常範囲から外れたことを検知し、出力異常信号を出力する。出力異常信号を受信した場合、制御部3Aは、第1の実施形態と同様、電源部2Aの出力異常をユーザに通知する等の所定の動作を行う。これにより、電源部2Aの出力異常の状態で試験が続行されることを防止することができ、その結果、信頼性の高い試験を行うことができる。
As described above, in the second embodiment, it is detected that the feedback voltage IF_FB based on the test current IF is out of the normal range based on the set voltage IF_REF, and an output abnormality signal is output. When the output abnormality signal is received, the
上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、本発明の態様は、上述した個々の実施形態に限定されるものではない。異なる実施形態にわたる構成要素を適宜組み合わせてもよい。特許請求の範囲に規定された内容及びその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更及び部分的削除が可能である。 Based on the above description, those skilled in the art may be able to conceive additional effects and various modifications of the present invention, but the aspects of the present invention are not limited to the individual embodiments described above. . You may combine suitably the component covering different embodiment. Various additions, modifications, and partial deletions can be made without departing from the concept and spirit of the present invention derived from the contents defined in the claims and equivalents thereof.
1,1A,1B 半導体試験装置
2,2A 電源部
3,3A 制御部
4,4A 電源制御アンプ
5 電源出力監視部
6 電流測定部
7,8,9 電流測定ユニット
10 電圧測定部
21 直流電圧源
22 電圧調節部
23 電圧検出回路
25 直流電流源
26 電流調節部
27 電流検出回路
50 電圧降下回路
51 基準電圧生成回路
52 異常信号生成回路
53 ラッチ回路
61 オペアンプ
90〜93 被測定半導体装置
C (位相補償用の)コンデンサ
CMP1,CMP2 比較器
IF 試験電流
IR (逆方向)電流
N1,N2 接続点
Ra,Rb,Rc,R1,R2,R3 抵抗
Q1,Q2,Q3 スイッチング素子
T1,T2,T21,T22,T23,T3,T4 検査端子
VCC 電源電圧
VF (順方向)電圧
VR 試験電圧
VR_FB,IF_FB フィードバック電圧
VR_REF,IF_REF 設定電圧
1, 1A, 1B
Claims (11)
直流電圧源と、前記直流電圧源が前記第1の検査端子に供給する電圧を制御することにより、前記被測定半導体装置に印加される試験電圧を調節する電圧調節部とを有する電源部と、
前記試験電圧に対応した設定電圧を出力する制御部と、
前記制御部から前記設定電圧を入力する第1の入力端子と、前記電源部から前記試験電圧に基づくフィードバック電圧を入力する第2の入力端子と、前記電源部の前記電圧調節部に電源制御信号を送信する出力端子とを有し、前記フィードバック電圧が前記設定電圧に等しくなるように前記電源部を制御する電源制御アンプと、
前記フィードバック電圧が前記設定電圧に基づく正常範囲に含まれているか否かを判定し、前記フィードバック電圧が前記正常範囲から外れた場合、前記電源部の出力異常を示す出力異常信号を送信する電源出力監視部と、
前記第2の検査端子に電気的に接続され、前記被測定半導体装置に流れる電流を測定する電流測定部と、
を備え、
前記制御部は、前記電流測定部により測定された電流値に基づいて前記被測定半導体装置の良否を判定することを特徴とする半導体試験装置。 First and second inspection terminals electrically connected to the semiconductor device to be measured;
A power supply unit having a DC voltage source, and a voltage adjusting unit that adjusts a test voltage applied to the semiconductor device to be measured by controlling a voltage that the DC voltage source supplies to the first inspection terminal;
A control unit that outputs a set voltage corresponding to the test voltage;
A first input terminal that inputs the set voltage from the control unit, a second input terminal that inputs a feedback voltage based on the test voltage from the power supply unit, and a power control signal to the voltage adjustment unit of the power supply unit A power supply control amplifier that controls the power supply unit so that the feedback voltage is equal to the set voltage;
It is determined whether or not the feedback voltage is included in a normal range based on the set voltage, and when the feedback voltage is out of the normal range, a power output that transmits an output abnormality signal indicating an output abnormality of the power supply unit A monitoring unit;
A current measuring unit electrically connected to the second inspection terminal and measuring a current flowing through the semiconductor device to be measured;
With
The control unit determines whether or not the semiconductor device to be measured is acceptable based on the current value measured by the current measuring unit.
前記制御部は、前記電流測定部により前記各被測定半導体装置について測定された電流値に基づいて、前記各被測定半導体装置の良否を判定することを特徴とする請求項1または2に記載の半導体試験装置。 The current measuring unit measures currents flowing through a plurality of semiconductor devices to be measured electrically connected to the first inspection terminal;
The said control part determines the quality of each said to-be-measured semiconductor device based on the electric current value measured about each said to-be-measured semiconductor device by the said current measurement part, The Claim 1 or 2 characterized by the above-mentioned. Semiconductor test equipment.
前記電源部は、前記ダイオードの逆方向に前記試験電圧を印加し、
前記制御部は、前記電流測定部により測定された、前記ダイオードのアノード−カソード間を流れる電流の値が所定の閾値よりも小さい場合に、前記ダイオードが正常であると判定することを特徴とする請求項1〜3のいずれかに記載の半導体試験装置。 The semiconductor device to be measured is a diode,
The power supply unit applies the test voltage in the reverse direction of the diode,
The control unit determines that the diode is normal when the value of the current flowing between the anode and the cathode of the diode measured by the current measurement unit is smaller than a predetermined threshold value. The semiconductor test apparatus according to claim 1.
前記フィードバック電圧を降下させ、降下電圧を出力する電圧降下回路と、
前記制御部から出力された前記設定電圧に基づいて、上限基準電圧および下限基準電圧を生成する基準電圧生成回路と、
前記降下電圧を入力する第1の入力端子と、前記上限基準電圧を入力する第2の入力端子と、前記降下電圧が前記上限基準電圧よりも大きい場合に出力超過信号を出力する出力端子とを有する第1の比較器と、
前記降下電圧を入力する第1の入力端子と、前記下限基準電圧を入力する第2の入力端子と、前記降下電圧が前記下限基準電圧よりも小さい場合に出力低下信号を出力する出力端子とを有する第2の比較器と、
前記出力超過信号または前記出力低下信号を受信すると、前記制御部に前記出力異常信号を出力する異常信号生成回路と、
を有することを特徴とする請求項1〜4のいずれかに記載の半導体試験装置。 The power output monitor is
A voltage drop circuit for dropping the feedback voltage and outputting the dropped voltage;
A reference voltage generation circuit that generates an upper limit reference voltage and a lower limit reference voltage based on the set voltage output from the control unit;
A first input terminal for inputting the drop voltage; a second input terminal for inputting the upper limit reference voltage; and an output terminal for outputting an output excess signal when the drop voltage is larger than the upper limit reference voltage. A first comparator comprising:
A first input terminal for inputting the drop voltage; a second input terminal for inputting the lower limit reference voltage; and an output terminal for outputting an output decrease signal when the drop voltage is smaller than the lower limit reference voltage. A second comparator comprising:
When receiving the output excess signal or the output decrease signal, an abnormal signal generation circuit that outputs the output abnormal signal to the control unit;
The semiconductor test apparatus according to claim 1, wherein:
直流電流源と、前記直流電流源が前記第1の検査端子に供給する電流を制御することにより、前記被測定半導体装置に印加される試験電流を調節する電流調節部とを有する電源部と、
前記試験電流に対応した設定電圧を出力する制御部と、
前記制御部から前記設定電圧を入力する第1の入力端子と、前記電源部から前記試験電流に基づくフィードバック電圧を入力する第2の入力端子と、前記電源部の前記電流調節部に電源制御信号を出力する出力端子とを有し、前記フィードバック電圧が前記設定電圧に等しくなるように前記電源部を制御する電源制御アンプと、
前記フィードバック電圧が前記設定電圧に基づく正常範囲に含まれているか否かを判定し、前記フィードバック電圧が前記正常範囲から外れた場合、前記電源部の出力異常を示す出力異常信号を送信する電源出力監視部と、
前記第1の検査端子および前記第2の検査端子間の電圧を測定する電圧測定部と、
を備え、
前記制御部は、前記電圧測定部により測定された電圧値に基づいて前記被測定半導体装置の良否を判定することを特徴とする半導体試験装置。 First and second inspection terminals electrically connected to the semiconductor device to be measured;
A power supply unit comprising: a direct current source; and a current adjusting unit that adjusts a test current applied to the semiconductor device to be measured by controlling a current that the direct current source supplies to the first inspection terminal;
A control unit that outputs a set voltage corresponding to the test current;
A first input terminal that inputs the set voltage from the control unit, a second input terminal that inputs a feedback voltage based on the test current from the power supply unit, and a power control signal to the current adjustment unit of the power supply unit A power supply control amplifier that controls the power supply unit so that the feedback voltage is equal to the set voltage;
It is determined whether or not the feedback voltage is included in a normal range based on the set voltage, and when the feedback voltage is out of the normal range, a power output that transmits an output abnormality signal indicating an output abnormality of the power supply unit A monitoring unit;
A voltage measuring unit for measuring a voltage between the first inspection terminal and the second inspection terminal;
With
The control unit determines whether or not the semiconductor device under test is good or bad based on a voltage value measured by the voltage measurement unit.
前記電源部は、前記ダイオードの順方向に前記試験電流を印加し、
前記制御部は、前記電圧測定部により測定された、前記ダイオードのアノード−カソード間の電圧値が所定の閾値よりも小さい場合に前記ダイオードが正常であると判定することを特徴とする請求項7または8に記載の半導体試験装置。 The semiconductor device to be measured is a diode,
The power supply unit applies the test current in the forward direction of the diode,
The control unit determines that the diode is normal when the voltage value between the anode and the cathode of the diode measured by the voltage measurement unit is smaller than a predetermined threshold value. Or the semiconductor test apparatus according to 8;
前記フィードバック電圧を降下させ、降下電圧を出力する電圧降下回路と、
前記制御部から出力された前記設定電圧に基づいて、上限基準電圧および下限基準電圧を生成する基準電圧生成回路と、
前記降下電圧を入力する第1の入力端子と、前記上限基準電圧を入力する第2の入力端子と、前記降下電圧が前記上限基準電圧よりも大きい場合に出力超過信号を出力する出力端子とを有する第1の比較器と、
前記降下電圧を入力する第1の入力端子と、前記下限基準電圧を入力する第2の入力端子と、前記降下電圧が前記下限基準電圧よりも小さい場合に出力低下信号を出力する出力端子とを有する第2の比較器と、
前記出力超過信号または前記出力低下信号を受信すると、前記制御部に前記出力異常信号を出力する異常信号生成回路と、
を有することを特徴とする請求項7〜9のいずれかに記載の半導体試験装置。 The power output monitor is
A voltage drop circuit for dropping the feedback voltage and outputting the dropped voltage;
A reference voltage generation circuit that generates an upper limit reference voltage and a lower limit reference voltage based on the set voltage output from the control unit;
A first input terminal for inputting the drop voltage; a second input terminal for inputting the upper limit reference voltage; and an output terminal for outputting an output excess signal when the drop voltage is larger than the upper limit reference voltage. A first comparator comprising:
A first input terminal for inputting the drop voltage; a second input terminal for inputting the lower limit reference voltage; and an output terminal for outputting an output decrease signal when the drop voltage is smaller than the lower limit reference voltage. A second comparator comprising:
When receiving the output excess signal or the output decrease signal, an abnormal signal generation circuit that outputs the output abnormal signal to the control unit;
The semiconductor test apparatus according to claim 7, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014030459A JP6258064B2 (en) | 2014-02-20 | 2014-02-20 | Semiconductor test equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014030459A JP6258064B2 (en) | 2014-02-20 | 2014-02-20 | Semiconductor test equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015155825A true JP2015155825A (en) | 2015-08-27 |
JP6258064B2 JP6258064B2 (en) | 2018-01-10 |
Family
ID=54775217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014030459A Active JP6258064B2 (en) | 2014-02-20 | 2014-02-20 | Semiconductor test equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6258064B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018072860A (en) * | 2016-10-24 | 2018-05-10 | 株式会社日立製作所 | Analog output device |
US10522430B2 (en) | 2016-07-05 | 2019-12-31 | Samsung Electronics Co., Ltd. | Semiconductor device |
JP2020071215A (en) * | 2018-10-31 | 2020-05-07 | 電元社トーア株式会社 | Rectifier degradation measuring device and method for measuring degradation of rectifier |
CN114089152A (en) * | 2021-09-26 | 2022-02-25 | 上海华岭集成电路技术股份有限公司 | Method for adjusting chip test voltage |
CN116930671A (en) * | 2023-09-19 | 2023-10-24 | 成都光创联科技有限公司 | Circuit and method for testing performance of current-driven optical device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007093460A (en) * | 2005-09-29 | 2007-04-12 | Yamaha Corp | Semiconductor testing apparatus and method therefor |
JP2008191001A (en) * | 2007-02-05 | 2008-08-21 | Yokogawa Electric Corp | Driver circuit, and semiconductor testing apparatus using it |
US7737718B2 (en) * | 2006-05-24 | 2010-06-15 | Yokogawa Electric Corporation | Power supply assembly and semiconductor testing system using same |
JP2010169631A (en) * | 2009-01-26 | 2010-08-05 | Shindengen Electric Mfg Co Ltd | Constant current circuit and tester |
JP2010190768A (en) * | 2009-02-19 | 2010-09-02 | Yokogawa Electric Corp | Semiconductor testing device |
-
2014
- 2014-02-20 JP JP2014030459A patent/JP6258064B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007093460A (en) * | 2005-09-29 | 2007-04-12 | Yamaha Corp | Semiconductor testing apparatus and method therefor |
US7737718B2 (en) * | 2006-05-24 | 2010-06-15 | Yokogawa Electric Corporation | Power supply assembly and semiconductor testing system using same |
JP2008191001A (en) * | 2007-02-05 | 2008-08-21 | Yokogawa Electric Corp | Driver circuit, and semiconductor testing apparatus using it |
JP2010169631A (en) * | 2009-01-26 | 2010-08-05 | Shindengen Electric Mfg Co Ltd | Constant current circuit and tester |
JP2010190768A (en) * | 2009-02-19 | 2010-09-02 | Yokogawa Electric Corp | Semiconductor testing device |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10522430B2 (en) | 2016-07-05 | 2019-12-31 | Samsung Electronics Co., Ltd. | Semiconductor device |
JP2018072860A (en) * | 2016-10-24 | 2018-05-10 | 株式会社日立製作所 | Analog output device |
JP2020071215A (en) * | 2018-10-31 | 2020-05-07 | 電元社トーア株式会社 | Rectifier degradation measuring device and method for measuring degradation of rectifier |
WO2020152894A1 (en) * | 2018-10-31 | 2020-07-30 | 電元社トーア株式会社 | Device for measuring degradation of rectifying element and method for measuring degradation of rectifying element |
CN114089152A (en) * | 2021-09-26 | 2022-02-25 | 上海华岭集成电路技术股份有限公司 | Method for adjusting chip test voltage |
CN116930671A (en) * | 2023-09-19 | 2023-10-24 | 成都光创联科技有限公司 | Circuit and method for testing performance of current-driven optical device |
CN116930671B (en) * | 2023-09-19 | 2023-11-21 | 成都光创联科技有限公司 | Circuit and method for testing performance of current-driven optical device |
Also Published As
Publication number | Publication date |
---|---|
JP6258064B2 (en) | 2018-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7214391B2 (en) | Fault detection for battery management systems | |
JP6258064B2 (en) | Semiconductor test equipment | |
US9772369B2 (en) | Precision measurement of voltage drop across a semiconductor switching element | |
US10181785B2 (en) | Power supply system and short circuit and/or bad connection detection method thereof, and power converter thereof | |
US8797700B2 (en) | Apparatus for detecting temperature of switching elements | |
US9863999B2 (en) | Circuit and method for inspecting semiconductor device | |
US9673609B2 (en) | Self-test of over-current fault detection | |
JP2017505914A (en) | Current detection apparatus and method for detecting current | |
US10795198B2 (en) | Feedback circuit, heating circuit, display apparatus and display system | |
JP2019515631A5 (en) | Fault current limiter and method of fault current limiter | |
JP6348755B2 (en) | Method for testing semiconductor transistors | |
JP2006349466A (en) | Temperature detecting device | |
JP6271285B2 (en) | Semiconductor test equipment | |
US10310525B2 (en) | Electronic device that measures a standby current of a circuit after burn-in | |
CN105960618B (en) | Current detection device and method for detecting current | |
JP4896173B2 (en) | Test equipment | |
US10333522B2 (en) | Selection of multiple configuration settings using a single configuration terminal | |
JP2023506589A (en) | Voltage detection circuit and method | |
JP7005380B2 (en) | Surge test equipment and surge test method | |
JP2007166103A (en) | Constant current pulse generation circuit and testing device | |
JP2015032209A (en) | Constant current generating circuit, constant current generating device, and constant current generating method, and resistance measuring device and resistance measuring method | |
JP6426862B1 (en) | Power supply inspection device for relays | |
US7397262B2 (en) | Burn-in system power stage | |
JP2010071809A (en) | Method of inspecting electric characteristic of semiconductor device | |
EP2690784A1 (en) | Self-test of over-current fault detection |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160722 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171206 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6258064 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |