JP2015155825A - 半導体試験装置および半導体装置 - Google Patents

Abstract

【課題】信頼性の高い試験を行うことが可能な半導体試験装置を提供する。
【解決手段】実施形態に係る半導体試験装置１は、直流電圧源２１、および被測定半導体装置９０に印加される試験電圧ＶＲを調節する電圧調節部２２を有する電源部２と、試験電圧ＶＲに対応した設定電圧ＶＲ＿ＲＥＦを出力する制御部３と、フィードバック電圧ＶＲ＿ＦＢが設定電圧ＶＲ＿ＲＥＦに等しくなるように電源部２を制御する電源制御アンプ４と、フィードバック電圧ＶＲ＿ＦＢが設定電圧ＶＲ＿ＲＥＦに基づく正常範囲に含まれているか否かを判定し、フィードバック電圧ＶＲ＿ＦＢが正常範囲から外れた場合、電源部２の出力異常を示す出力異常信号を送信する電源出力監視部５と、被測定半導体装置９０に流れる電流を測定する電流測定部６とを備え、制御部３は、電流測定部６により測定された電流値に基づいて被測定半導体装置９０の良否を判定する。
【選択図】図１

Description

本発明は、半導体試験装置および半導体装置に関する。

従来、半導体試験装置の一つとして、ＩＲ測定を行うためのＩＲテスターが知られている。ＩＲテスターは、ダイオードに所定の逆方向電圧（試験電圧ＶＲ）を印加し、ダイオードに流れる逆方向電流（電流ＩＲ）が安定した後に電流を測定することにより、ダイオードの逆方向特性を試験するものである。

ＩＲテスターは、試験電圧ＶＲを出力する電源部、および電源部を制御するための信号を出力する電源制御アンプを有する。電源制御アンプは、フィードバック制御により試験電圧ＶＲが所望の値になるように電源部を制御する。

なお、特許文献１には、ＬＳＩの動作検証のためのファンクションテストと、ＬＳＩの電源電圧試験とを同時に行うことが可能な半導体試験装置が記載されている。

特開２００７−０９３４６０号公報

ところで、不良品のダイオードには、試験電圧ＶＲを印加している間に、微振動等に伴って特性が変化し、電流ＩＲが大きく変動するものがある。図７は、このような不良品のダイオードをカーブトレーサで測定した結果の一例を示している。横軸が電圧を示し、縦軸が電流を示している。図７の場合、電流が大きすぎるため（数十ｍＡ程度）、カーブトレーサが電流を流しきれずに電圧が垂下してしまっている。図７から分かるように、ダイオードの耐圧が回復するときがあり、このようなときには電流が減少し電圧が回復している。

上記のダイオード不安定動作による電流変動は、非常に高速であり（マイクロ秒〜ナノ秒オーダ）、かつ変動幅が大きい。そのため、このような電流変動が発生した場合、電源部の制御が電流変動に追いつかず、試験電圧ＶＲが変動してしまう。試験電圧ＶＲが変動した場合、正しく試験を行うことができない。

また、複数個の被測定半導体装置を同時に試験し、それらの中から良品を選別するＩＲテスター（いわゆるチップ自動選別機）の場合、不良品のダイオードと並列接続された他のダイオードに試験電圧ＶＲが正常に印加されず、良品を不良品と誤って判定する等の誤判定のおそれがある。

上述の課題は、ＶＦ測定を行うためのＶＦテスターの場合についても同様である。ＶＦテスターは、ダイオードに所定の順方向電流（試験電流ＩＦ）を印加し、ダイオードのアノード−カソード間の電圧が安定した後に電圧を測定することにより、ダイオードの順方向特性を試験するものである。

本発明は、上記の技術的認識に基づいてなされたものであり、その目的は、電源部の出力異常を検出することで、信頼性の高い試験を行うことが可能な半導体試験装置を提供することである。

本発明の一態様に係る半導体試験装置は、
被測定半導体装置に電気的に接続される第１および第２の検査端子と、
直流電圧源と、前記直流電圧源が前記第１の検査端子に供給する電圧を制御することにより、前記被測定半導体装置に印加される試験電圧を調節する電圧調節部とを有する電源部と、
前記試験電圧に対応した設定電圧を出力する制御部と、
前記制御部から前記設定電圧を入力する第１の入力端子と、前記電源部から前記試験電圧に基づくフィードバック電圧を入力する第２の入力端子と、前記電源部の前記電圧調節部に電源制御信号を送信する出力端子とを有し、前記フィードバック電圧が前記設定電圧に等しくなるように前記電源部を制御する電源制御アンプと、
前記フィードバック電圧が前記設定電圧に基づく正常範囲に含まれているか否かを判定し、前記フィードバック電圧が前記正常範囲から外れた場合、前記電源部の出力異常を示す出力異常信号を送信する電源出力監視部と、
前記第２の検査端子に電気的に接続され、前記被測定半導体装置に流れる電流を測定する電流測定部と、
を備え、
前記制御部は、前記電流測定部により測定された電流値に基づいて前記被測定半導体装置の良否を判定することを特徴とする。

また、前記半導体試験装置において、
前記制御部は、前記出力異常信号を受信した場合、前記電源部の出力異常をユーザに通知するようにしてもよい。

また、前記半導体試験装置において、
前記電流測定部は、前記第１の検査端子に電気的に接続された複数の被測定半導体装置に流れる電流をそれぞれ測定し、
前記制御部は、前記電流測定部により前記各被測定半導体装置について測定された電流値に基づいて、前記各被測定半導体装置の良否を判定するようにしてもよい。

また、前記半導体試験装置において、
前記被測定半導体装置は、ダイオードであり、
前記電源部は、前記ダイオードの逆方向に前記試験電圧を印加し、
前記制御部は、前記電流測定部により測定された、前記ダイオードのアノード−カソード間を流れる電流の値が所定の閾値よりも小さい場合に、前記ダイオードが正常であると判定するようにしてもよい。

また、前記半導体試験装置において、
前記電源出力監視部は、
前記フィードバック電圧を降下させ、降下電圧を出力する電圧降下回路と、
前記制御部から出力された前記設定電圧に基づいて、上限基準電圧および下限基準電圧を生成する基準電圧生成回路と、
前記降下電圧を入力する第１の入力端子と、前記上限基準電圧を入力する第２の入力端子と、前記降下電圧が前記上限基準電圧よりも大きい場合に出力超過信号を出力する出力端子とを有する第１の比較器と、
前記降下電圧を入力する第１の入力端子と、前記下限基準電圧を入力する第２の入力端子と、前記降下電圧が前記下限基準電圧よりも小さい場合に出力低下信号を出力する出力端子とを有する第２の比較器と、
前記出力超過信号または前記出力低下信号を受信すると、前記制御部に前記出力異常信号を出力する異常信号生成回路と、
を有するようにしてもよい。

また、前記半導体試験装置において、
前記電源出力監視部は、前記異常信号生成回路と前記制御部の間に設けられ、前記出力異常信号を受信し保持するラッチ回路をさらに有してもよい。

本発明の一態様に係る半導体試験装置は、
被測定半導体装置に電気的に接続される第１および第２の検査端子と、
直流電流源と、前記直流電流源が前記第１の検査端子に供給する電流を制御することにより、前記被測定半導体装置に印加される試験電流を調節する電流調節部とを有する電源部と、
前記試験電流に対応した設定電圧を出力する制御部と、
前記制御部から前記設定電圧を入力する第１の入力端子と、前記電源部から前記試験電流に基づくフィードバック電圧を入力する第２の入力端子と、前記電源部の前記電流調節部に電源制御信号を出力する出力端子とを有し、前記フィードバック電圧が前記設定電圧に等しくなるように前記電源部を制御する電源制御アンプと、
前記フィードバック電圧が前記設定電圧に基づく正常範囲に含まれているか否かを判定し、前記フィードバック電圧が前記正常範囲から外れた場合、前記電源部の出力異常を示す出力異常信号を送信する電源出力監視部と、
前記第１の検査端子および前記第２の検査端子間の電圧を測定する電圧測定部と、
を備え、
前記制御部は、前記電圧測定部により測定された電圧値に基づいて前記被測定半導体装置の良否を判定することを特徴とする。

また、前記半導体試験装置において、
前記制御部は、前記出力異常信号を受信した場合、前記電源部の出力異常をユーザに通知するようにしてもよい。

また、前記半導体試験装置において、
前記被測定半導体装置は、ダイオードであり、
前記電源部は、前記ダイオードの順方向に前記試験電流を印加し、
前記制御部は、前記電圧測定部により測定された、前記ダイオードのアノード−カソード間の電圧値が所定の閾値よりも小さい場合に前記ダイオードが正常であると判定するようにしてもよい。

また、前記半導体試験装置において、
前記電源出力監視部は、
前記フィードバック電圧を降下させ、降下電圧を出力する電圧降下回路と、
前記制御部から出力された前記設定電圧に基づいて、上限基準電圧および下限基準電圧を生成する基準電圧生成回路と、
前記降下電圧を入力する第１の入力端子と、前記上限基準電圧を入力する第２の入力端子と、前記降下電圧が前記上限基準電圧よりも大きい場合に出力超過信号を出力する出力端子とを有する第１の比較器と、
前記降下電圧を入力する第１の入力端子と、前記下限基準電圧を入力する第２の入力端子と、前記降下電圧が前記下限基準電圧よりも小さい場合に出力低下信号を出力する出力端子とを有する第２の比較器と、
前記出力超過信号または前記出力低下信号を受信すると、前記制御部に前記出力異常信号を出力する異常信号生成回路と、
を有してもよい。

本発明の一態様に係る半導体装置は、本発明に係る半導体試験装置により試験されたものであってもよい。

本発明の一態様に係る半導体試験装置は、被測定半導体装置に印加される試験電圧または試験電流に基づくフィードバック電圧が設定電圧に基づく正常範囲に含まれているか否かを判定し、フィードバック電圧が正常範囲から外れた場合には電源部の出力異常を示す出力異常信号を出力する。これにより、電源部の出力異常の状態で試験が続行されることを防止することができる。

よって、本発明によれば、信頼性の高い試験を行うことができる。

本発明の第１の実施形態に係る半導体試験装置１の概略的な構成を示す図である。 半導体試験装置１の電源部２の構成例を示す図である。 半導体試験装置１の電流測定部６の構成例を示す図である。 半導体試験装置１の電源出力監視部５の構成例を示す図である。 第１の実施形態の変形例に係る半導体試験装置１Ａの概略的な構成を示す図である。 本発明の第２の実施形態に係る半導体試験装置１Ｂの概略的な構成を示す図である。 不良品のダイオードをカーブトレーサで測定した結果の一例を示す図である。

以下、図面を参照しつつ本発明の実施形態について説明する。

（第１の実施形態）
本発明の第１の実施形態に係る半導体試験装置１について、図１〜図４を参照して説明する。図１は第１の実施形態に係る半導体試験装置１の概略的な構成を示している。図２は半導体試験装置１の電源部２の構成例を示し、図３は半導体試験装置１の電流測定部６の構成例を示し、図４は半導体試験装置１の電源出力監視部５の構成例を示している。

半導体試験装置１は、図１に示すように、検査端子Ｔ１と、検査端子Ｔ２と、電源部２と、制御部３と、電源制御アンプ４と、電源出力監視部５と、電流測定部６とを備えている。

次に、半導体試験装置１の各構成要素について詳しく説明する。

検査端子Ｔ１，Ｔ２は、被測定半導体装置９０を接続するための端子であり、被測定半導体装置９０に電気的に接続される。図１に示すように、検査端子Ｔ１は電源部２に電気的に接続され、検査端子Ｔ２は電流測定部６に電気的に接続されている。

被測定半導体装置９０は、例えばダイオードである。この場合、図１に示すように、検査端子Ｔ１はダイオードのカソードに接続され、検査端子Ｔ２はダイオードのアノードに接続される。これにより、電源部２は、ダイオードの逆方向に試験電圧ＶＲを印加することになる。

電源部２は、被測定半導体装置９０に所定の試験電圧ＶＲを印加するように構成されている。電源部２は、設定電圧ＶＲ＿ＲＥＦに応じた試験電圧ＶＲを検査端子Ｔ１から出力するように構成されている。電源部２は、図２に示すように、所定の直流電圧を出力する直流電圧源２１と、試験電圧ＶＲを調節する電圧調節部２２と、試験電圧ＶＲを検出する電圧検出回路２３と、電源電圧ＶＣＣに接続された抵抗Ｒｃとを有している。

電圧調節部２２は、直流電圧源２１が検査端子Ｔ１に供給する電圧を制御するように構成されている。これにより、電圧調節部２２は、被測定半導体装置９０に印加される試験電圧ＶＲを調節する。

電圧調節部２２は、図２に示すように、スイッチング素子Ｑ１，Ｑ２と、抵抗Ｒｄ，Ｒｅとを有する。ここで、スイッチング素子Ｑ１，Ｑ２は、例えば、ｎ型の電界効果型トランジスタ（ＭＯＳＦＥＴ）である。

スイッチング素子Ｑ１は、ゲート端子が電源制御アンプ４の出力端子に接続され、ソース端子が接地され、ドレイン端子が抵抗Ｒｅを介してスイッチング素子Ｑ２のゲート端子に接続されている。

スイッチング素子Ｑ２は、ソース端子が検査端子Ｔ１に接続され、ドレイン端子が直流電圧源２１の正極に接続されている。

抵抗Ｒｄは、直流電圧源２１の正極に一端が接続され、スイッチング素子Ｑ１のドレイン端子に他端が接続されている。

抵抗Ｒｅは、スイッチング素子Ｑ２のゲート端子に一端が接続され、スイッチング素子Ｑ１のドレイン端子に他端が接続されている。

なお、スイッチング素子Ｑ１，Ｑ２は、所要の耐圧を得るために、複数のスイッチング素子をカスケード接続したものとして構成されてもよい。また、スイッチング素子Ｑ１，Ｑ２は、ＭＯＳＦＥＴに限らず、バイポーラトランジスタ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）でもよい。

電圧検出回路２３は、試験電圧ＶＲに基づく電圧をフィードバック電圧ＶＲ＿ＦＢとして電源制御アンプ４に出力する。例えば、電圧検出回路２３は、図２に示すように、抵抗Ｒａおよび抵抗Ｒｂからなる分圧回路である。この分圧回路は、電源部２の出力電圧を分圧して得られた分圧電圧をフィードバック電圧ＶＲ＿ＦＢとして電源制御アンプ４に出力する。

抵抗Ｒｃは、図２に示すように、電源制御アンプ４の出力端子に一端が接続され、電源電圧ＶＣＣに他端が接続されている。電源電圧ＶＣＣは、制御部３等を駆動するための電圧である。抵抗Ｒｃを設けることで、電圧調節部２２のスイッチング素子Ｑ１（後述）はゲート電圧が０においてオン状態（即ちノーマリー・オン）となる。

次に、電源部２の動作の詳細について説明する。

まず、被測定半導体装置９０に試験電圧ＶＲを印加しない場合について説明する。この場合、電源制御アンプ４は電源制御信号を出力しないが、電圧調節部２２のスイッチング素子Ｑ１は、抵抗Ｒｃによりオン状態となる。このため、電圧調節部２２のスイッチング素子Ｑ２のゲート端子の電圧は０となり、スイッチング素子Ｑ２はオフ状態となる。その結果、検査端子Ｔ１と直流電圧源２１とは電気的に絶縁され、被測定半導体装置９０に試験電圧ＶＲは印加されない。

一方、被測定半導体装置９０に試験電圧ＶＲを印加する場合、電源制御アンプ４は、出力端子から電源制御信号を出力する。電源制御信号の電圧は、図２の構成例の場合には負の電圧であり、電圧調節部２２のスイッチング素子Ｑ１がオフ状態となる境界付近の電圧である。これにより、スイッチング素子Ｑ２のゲート端子には、抵抗ＲｄおよびＲｅを介して直流電圧源２１の電圧が印加され、スイッチング素子Ｑ２はオン状態になる。スイッチング素子Ｑ２のオン状態の程度は、電源制御アンプ４の出力電圧に応じて変化する。例えば、試験電圧ＶＲを上げたい場合には、電源制御アンプ４は出力電圧を下げる。これにより、スイッチング素子Ｑ１はより完全なオフ状態に近づき、スイッチング素子Ｑ２はより完全なオン状態に近づく。その結果、検査端子Ｔ１の電圧は上昇する。

次に、制御部３について説明する。制御部３は、図１に示すように、ＶＲ＿ＲＥＦ出力端子、ＳＩＧ＿ＩＮ入力端子およびＩＲ＿ｄｃｔ入力端子を有する。なお、制御部３は、マイコン等により構成される。

制御部３は、ＶＲ＿ＲＥＦ出力端子から、被測定半導体装置９０に印加する試験電圧ＶＲに対応した設定電圧ＶＲ＿ＲＥＦを出力する。例えば、制御部３は、所望の試験電圧ＶＲの１／１００の電圧を設定電圧ＶＲ＿ＲＥＦとして出力する。

制御部３は、ＳＩＧ＿ＩＮ入力端子から、電源部２の出力異常を示す出力異常信号を入力する。制御部３は、出力異常信号を受信した場合には、以下のような所定の動作を行う。例えば、制御部３は、半導体試験装置１に接続されたモニタ（図示せず）に、電源部２の出力異常を通知するためのメッセージを表示する。あるいは、制御部３は、半導体試験装置１に設けられた異常通知用のランプ（図示せず）を点灯させてもよい。その他、制御部３は、出力異常信号を、半導体試験装置１と通信可能に接続された外部装置（図示せず）に送信してもよい。出力異常信号を受信した外部装置は、例えば、半導体試験装置１から離れた場所にいるユーザに電源部２の出力異常を通知する。また、制御部３は、出力異常信号を受信した場合、電源部２の出力を停止して被測定半導体装置９０の試験を中止するようにしてもよい。

制御部３は、ＩＲ＿ｄｃｔ入力端子から、後述の電流測定部６により測定された電流値を入力する。そして、制御部３は、電流測定部６により測定された電流値に基づいて、被測定半導体装置９０の良否を判定する。具体的には、被測定半導体装置９０がダイオードの場合、制御部３は、電流測定部６により測定された電流値（即ち、ダイオードのアノード−カソード間を流れる電流の値）が所定の閾値よりも小さい場合に、当該ダイオードの逆方向特性が正常であると判定する。

電源制御アンプ４は、フィードバック電圧ＶＲ＿ＦＢが設定電圧ＶＲ＿ＲＥＦに等しくなるように、電源部２を制御するように構成されている。電源制御アンプ４は、図１に示すように、オペアンプにより構成される。

電源制御アンプ４は、図１に示すように、制御部３から設定電圧ＶＲ＿ＲＥＦを入力する第１の入力端子（＋）と、電源部２からフィードバック電圧ＶＲ＿ＦＢを入力する第２の入力端子（−）と、電源部２を制御するための電源制御信号を電圧調節部２２に出力する出力端子とを有する。電源制御信号は、電源制御アンプ４が第１および第２の入力端子から入力した電圧値に基づいて生成される。

なお、電源制御アンプ４の出力端子と第２の入力端子（−）の間に、位相補償用のコンデンサ（図示せず）を設けてもよい。

次に、電流測定部６について説明する。電流測定部６は、図１に示すように、検査端子Ｔ２に一端が電気的に接続され、制御部３のＩＲ＿ｄｃｔ入力端子に他端が電気的に接続されている。電流測定部６は、被測定半導体装置９０に流れる電流ＩＲを測定するように構成されている。

図３は、電流測定部６の一例を示している。この場合、電流測定部６は、オペアンプ６１および抵抗Ｒｇを有する。オペアンプ６１は、検査端子Ｔ２に接続された第１の入力端子（−）と、接地された第２の入力端子（＋）と、ＩＲ＿ｄｃｔ入力端子に接続された出力端子とを有する。抵抗Ｒｇは、オペアンプ６１の出力端子に一端が接続され、オペアンプ６１の第１の入力端子（−）に他端が接続されている。このように構成した場合、第１の入力端子（−）が接地電位に等しくなるため、試験電圧ＶＲを全て被測定半導体装置９０に印加することができる。

次に、電源出力監視部５について詳しく説明する。

電源出力監視部５は、フィードバック電圧ＶＲ＿ＦＢを電源制御アンプ４にフィードバックするフィードバック経路を利用して、電源部２の出力が正常であるか否かを監視する。より詳しくは、電源出力監視部５は、フィードバック電圧ＶＲ＿ＦＢが正常範囲に含まれているか否かを判定する。判定の結果、フィードバック電圧ＶＲ＿ＦＢが当該正常範囲から外れた場合、電源出力監視部５は、電源部２の出力異常を示す出力異常信号を制御部３に向けて送信する。ここで、正常範囲は、設定電圧ＶＲ＿ＲＥＦに基づいて予め決められた範囲（例えば、設定電圧ＶＲ＿ＲＥＦの９７％以上１０３％以下）である。

図４は、電源出力監視部５の構成例を示している。図４に示すように、電源出力監視部５は、電圧降下回路５０と、基準電圧生成回路５１と、第１の比較器ＣＭＰ１と、第２の比較器ＣＭＰ２と、異常信号生成回路５２と、ラッチ回路５３とを有する。

電圧降下回路５０は、フィードバック電圧ＶＲ＿ＦＢを降下させ、降下電圧を出力する。例えば、電圧降下回路５０は、フィードバック電圧ＶＲ＿ＦＢを５％降下させる。

基準電圧生成回路５１は、制御部３のＶＲ＿ＲＥＦ出力端子から出力された設定電圧ＶＲ＿ＲＥＦに基づいて、上限基準電圧および下限基準電圧を生成する。具体的には、基準電圧生成回路５１は、直列接続された抵抗Ｒ１、抵抗Ｒ２および抵抗Ｒ３から構成されている。抵抗Ｒ１の一端は制御部３のＶＲ＿ＲＥＦ出力端子に電気的に接続されている。抵抗Ｒ３の一端は接地されている。抵抗Ｒ１と抵抗Ｒ２との間の接続点Ｎ１は、上限基準電圧を与える。一方、抵抗Ｒ２と抵抗Ｒ３との間の接続点Ｎ２は、下限基準電圧を与える。

例えば、上限基準電圧は設定電圧ＶＲ＿ＲＥＦの９８％の電圧であり、下限基準電圧は設定電圧ＶＲ＿ＲＥＦの９２％の電圧である。

なお、電圧降下回路５０によるフィードバック電圧ＶＲ＿ＦＢの降下量は、正常範囲の上限（上記の例では１０３％）と上限基準電圧（上記の例では９８％）との差に等しくなるように設定される。

第１の比較器ＣＭＰ１は、電圧降下回路５０が出力した降下電圧と上限基準電圧を比較する比較器である。第２の比較器ＣＭＰ２は、電圧降下回路５０が出力した降下電圧と下限基準電圧を比較する比較器である。

第１の比較器ＣＭＰ１は、降下電圧を入力する第１の入力端子（−）と、上限基準電圧を入力する第２の入力端子（＋）と、降下電圧が上限基準電圧よりも大きい場合に出力超過信号を出力する出力端子とを有する。

第２の比較器ＣＭＰ２は、降下電圧を入力する第１の入力端子（＋）と、下限基準電圧を入力する第２の入力端子（−）と、降下電圧が下限基準電圧よりも小さい場合に出力低下信号を出力する出力端子とを有する。

なお、上記の回路構成では、出力超過信号および出力低下信号はＬレベル信号であるが、これに限らない。即ち、これらの信号がＨレベル信号になるように回路構成してもよい。

異常信号生成回路５２は、出力超過信号または前記出力低下信号を受信すると、ラッチ回路５３に出力異常信号を出力する。

ラッチ回路５３は、異常信号生成回路５２と制御部３の間に設けられており、異常信号生成回路５２から出力異常信号を受信し保持する。ラッチ回路５３を設けることで、制御部３は出力異常信号を確実に検出することができる。

なお、ラッチ回路５３は必須の構成ではない。例えば、制御部３のＳＩＧ＿ＩＮ入力端子が入力信号のラッチ機能を有する場合には、ラッチ回路５３を省略してもよい。

以上説明したように、第１の実施形態では、試験電圧ＶＲに基づくフィードバック電圧ＶＲ＿ＦＢが設定電圧ＶＲ＿ＲＥＦに基づく正常範囲から外れたことを検知し、出力異常信号を出力する。出力異常信号を受信した場合、制御部３は、前述のように、電源部２の出力異常をユーザに通知する等の所定の動作を行う。これにより、電源部２の出力異常の状態で試験が続行されることを防止することができ、その結果、信頼性の高い試験を行うことができる。

（第１の実施形態の変形例）
次に、半導体試験装置１の変形例に係る半導体試験装置１Ａについて、図５を参照して説明する。変形例に係る半導体試験装置１Ａは、複数個の被測定半導体装置を同時に試験し、それらの中から良品を選別するチップ自動選別機である。チップ自動選別機では複数個の被測定半導体装置を同時に試験するため、試験効率を大幅に改善することができる。

図５は、半導体試験装置１Ａの概略的な構成を示している。なお、図５では、３個の被測定半導体装置９１〜９３が試験されるが、被測定半導体装置の個数はこれに限るものではない。

半導体試験装置１Ａは、図５に示すように、検査端子Ｔ１と、検査端子Ｔ２１〜Ｔ２３と、電源部２と、制御部３と、電源制御アンプ４と、電源出力監視部５と、電流測定部６とを備えている。

図５に示すように、被測定半導体装置９１〜９３は例えばダイオードであり、カソードが検査端子Ｔ１に電気的に接続されている。被測定半導体装置９１，９２，９３のアノードは、検査端子Ｔ２１，Ｔ２２，Ｔ２３にそれぞれ電気的に接続されている。

電源部２は、被測定半導体装置９１〜９３の各々に試験電圧ＶＲを印加する。

半導体試験装置１Ａの制御部３は、図５に示すように、ＶＲ＿ＲＥＦ出力端子、ＳＩＧ＿ＩＮ入力端子、ＩＲ＿ｄｃｔ１入力端子、ＩＲ＿ｄｃｔ２入力端子およびＩＲ＿ｄｃｔ３入力端子を有する。

半導体試験装置１Ａの電流測定部６は、図５に示すように電流測定ユニット７，８，９を有し、被測定半導体装置９１〜９３に流れる電流をそれぞれ測定する。

電流測定ユニット７は、検査端子Ｔ２１に一端が電気的に接続され、制御部３のＩＲ＿ｄｃｔ１入力端子に他端が電気的に接続されている。電流測定ユニット８は、検査端子Ｔ２２に一端が電気的に接続され、制御部３のＩＲ＿ｄｃｔ２入力端子に他端が電気的に接続されている。電流測定ユニット９は、検査端子Ｔ２３に一端が電気的に接続され、制御部３のＩＲ＿ｄｃｔ３入力端子に他端が電気的に接続されている。電流測定ユニット７，８，９はそれぞれ、被測定半導体装置９１，９２，９３に流れる電流を測定する。

半導体試験装置１Ａの制御部３は、ＩＲ＿ｄｃｔ１入力端子、ＩＲ＿ｄｃｔ２入力端子およびＩＲ＿ｄｃｔ３入力端子から、電流測定ユニット７、電流測定ユニット８および電流測定ユニット９により測定された電流値をそれぞれ入力する。そして、制御部３は、被測定半導体装置９１〜９３について測定された電流値に基づいて、被測定半導体装置９１〜９３の良否をそれぞれ判定する。

上記の半導体試験装置１Ａによれば、電源部の出力異常の状態で試験が続行されないため、被測定半導体装置の良否を誤判定してしまうことを防止することができる。よって、信頼性の高い試験を行うことができる。

（第２の実施形態）
次に、本発明の第２の実施形態に係る半導体試験装置１Ｂについて、図６を参照して説明する。図６は、半導体試験装置１Ｂの概略的な構成を示している。

半導体試験装置１Ｂは、検査端子Ｔ３と、検査端子Ｔ４と、電源部２Ａと、制御部３Ａと、電源制御アンプ４Ａと、電源出力監視部５と、電圧測定部１０とを備えている。

次に、半導体試験装置１Ｂの各構成要素について詳しく説明する。

検査端子Ｔ３，Ｔ４は、被測定半導体装置９０を接続するための端子であり、被測定半導体装置９０に電気的に接続される。図６に示すように、検査端子Ｔ３は電源部２Ａの電流調節部２６に電気的に接続され、検査端子Ｔ４は電源部２Ａの電流検出回路２７に電気的に接続されている。

被測定半導体装置９０は、例えばダイオードである。この場合、図６に示すように、検査端子Ｔ３はダイオードのアノードに接続され、検査端子Ｔ４はダイオードのカソードに接続される。これにより、電源部２Ａは、ダイオードの順方向に試験電流ＩＦを印加することになる。

電源部２Ａは、被測定半導体装置９０に所定の試験電流ＩＦを印加するように構成されている。電源部２Ａは、設定電圧ＩＦ＿ＲＥＦに応じた試験電流ＩＦを検査端子Ｔ３から出力するように構成されている。電源部２Ａは、図６に示すように、所定の直流電流を出力する直流電流源２５と、試験電流ＩＦを調節する電流調節部２６と、試験電流ＩＦを測定する電流検出回路２７とを有している。

電流調節部２６は、直流電流源２５が検査端子Ｔ３に供給する電流を制御するように構成されている。これにより、電流調節部２６は、被測定半導体装置９０に印加される試験電流ＩＦを調節する。

図６に示すように、電流調節部２６は、例えば、直流電流源２５にドレイン端子が電気的に接続され、検査端子Ｔ３にソース端子が電気的に接続されたスイッチング素子Ｑ３により構成される。ここで、スイッチング素子Ｑ３は、例えば、ｎ型の電界効果型トランジスタ（ＭＯＳＦＥＴ）である。

電源制御アンプ４Ａから出力される電源制御信号が大きいほどスイッチング素子Ｑ３はより完全なオン状態になるため、電源部２Ａは被測定半導体装置９０に対して、より大きな試験電流ＩＦを流すことになる。

なお、スイッチング素子Ｑ３は、バイポーラトランジスタ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）でもよい。

電流検出回路２７は、図６に示すように、検査端子Ｔ４に一端が電気的に接続され、直流電流源２５に他端が電気的に接続されている。電流検出回路２７は、検出した試験電流ＩＦに基づいて生成されたフィードバック電圧ＩＦ＿ＦＢを、電源制御アンプ４Ａに出力する。なお、電流検出回路２７は、例えば、抵抗または電流センサから構成される。

次に、制御部３Ａについて説明する。制御部３Ａは、図６に示すように、ＩＦ＿ＲＥＦ出力端子、ＳＩＧ＿ＩＮ入力端子およびＶＦ＿ｄｃｔ入力端子を有する。なお、制御部３Ａは、マイコン等により構成される。

制御部３Ａは、ＩＦ＿ＲＥＦ出力端子から、被測定半導体装置９０に印加する試験電流ＩＦに対応した設定電圧ＩＦ＿ＲＥＦを出力する。例えば、制御部３Ａは、所望の試験電流ＩＦの１／１００の電流を１Ωの抵抗に流したときに抵抗の両端に発生する電圧を設定電圧ＩＦ＿ＲＥＦとして出力する。

制御部３Ａは、ＳＩＧ＿ＩＮ入力端子から、電源部２Ａの出力異常を示す出力異常信号を入力する。制御部３Ａは、出力異常信号を受信した場合には、所定の動作を行う。本動作については第１の実施形態と同様であるので詳しい説明は省略する。

制御部３Ａは、ＶＦ＿ｄｃｔ入力端子から、後述の電圧測定部１０により測定された電圧値を入力する。そして、制御部３Ａは、電圧測定部１０により測定された電圧値に基づいて、被測定半導体装置９０の良否を判定する。具体的には、被測定半導体装置９０がダイオードの場合、制御部３Ａは、電圧測定部１０により測定された電圧値（即ち、ダイオードのアノード−カソード間の電圧値）が所定の閾値よりも小さい場合に、当該ダイオードの順方向特性が正常であると判定する。

電源制御アンプ４Ａは、フィードバック電圧ＩＦ＿ＦＢが設定電圧ＩＦ＿ＲＥＦに等しくなるように、電源部２Ａを制御するように構成されている。電源制御アンプ４Ａは、図６に示すように、オペアンプにより構成される。

電源制御アンプ４Ａは、図６に示すように、制御部３Ａから設定電圧ＩＦ＿ＲＥＦを入力する第１の入力端子（＋）と、電源部２Ａからフィードバック電圧ＩＦ＿ＦＢを入力する第２の入力端子（−）と、電源部２Ａを制御するための電源制御信号を電流調節部２６に出力する出力端子とを有する。電源制御信号は、電源制御アンプ４Ａが第１および第２の入力端子から入力した電圧値に基づいて生成される。

なお、図６に示すように、電源制御アンプ４Ａの出力端子と第２の入力端子（−）の間に、位相補償用のコンデンサＣを設けてもよい。

電源出力監視部５は、フィードバック電圧ＩＦ＿ＦＢを電源制御アンプ４Ａにフィードバックするフィードバック経路を利用して、電源部２Ａの出力が正常であるか否かを監視する。より詳しくは、電源出力監視部５は、フィードバック電圧ＩＦ＿ＦＢが正常範囲に含まれているか否かを判定する。判定の結果、フィードバック電圧ＩＦ＿ＦＢが当該正常範囲から外れた場合、電源出力監視部５は、電源部２Ａの出力異常を示す出力異常信号を制御部３Ａに送信する。ここで、正常範囲は、設定電圧ＩＦ＿ＲＥＦに基づいて予め決められた範囲である。電源出力監視部５の具体的構成は、第１の実施形態と同様であるので、詳しい説明は省略する。

電圧測定部１０は、検査端子Ｔ３および検査端子Ｔ４間の電圧を測定する。これにより、電圧測定部１０は、被測定半導体装置９０の電圧（被測定半導体装置９０がダイオードの場合はアノード−カソード間の電圧）を測定する。

以上説明したように、第２の実施形態では、試験電流ＩＦに基づくフィードバック電圧ＩＦ＿ＦＢが設定電圧ＩＦ＿ＲＥＦに基づく正常範囲から外れたことを検知し、出力異常信号を出力する。出力異常信号を受信した場合、制御部３Ａは、第１の実施形態と同様、電源部２Ａの出力異常をユーザに通知する等の所定の動作を行う。これにより、電源部２Ａの出力異常の状態で試験が続行されることを防止することができ、その結果、信頼性の高い試験を行うことができる。

上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、本発明の態様は、上述した個々の実施形態に限定されるものではない。異なる実施形態にわたる構成要素を適宜組み合わせてもよい。特許請求の範囲に規定された内容及びその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更及び部分的削除が可能である。

１，１Ａ，１Ｂ 半導体試験装置
２，２Ａ 電源部
３，３Ａ 制御部
４，４Ａ 電源制御アンプ
５ 電源出力監視部
６ 電流測定部
７，８，９ 電流測定ユニット
１０ 電圧測定部
２１ 直流電圧源
２２ 電圧調節部
２３ 電圧検出回路
２５ 直流電流源
２６ 電流調節部
２７ 電流検出回路
５０ 電圧降下回路
５１ 基準電圧生成回路
５２ 異常信号生成回路
５３ ラッチ回路
６１ オペアンプ
９０〜９３ 被測定半導体装置
Ｃ （位相補償用の）コンデンサ
ＣＭＰ１，ＣＭＰ２ 比較器
ＩＦ 試験電流
ＩＲ （逆方向）電流
Ｎ１，Ｎ２ 接続点
Ｒａ，Ｒｂ，Ｒｃ，Ｒ１，Ｒ２，Ｒ３ 抵抗
Ｑ１，Ｑ２，Ｑ３ スイッチング素子
Ｔ１，Ｔ２，Ｔ２１，Ｔ２２，Ｔ２３，Ｔ３，Ｔ４ 検査端子
ＶＣＣ 電源電圧
ＶＦ （順方向）電圧
ＶＲ 試験電圧
ＶＲ＿ＦＢ，ＩＦ＿ＦＢ フィードバック電圧
ＶＲ＿ＲＥＦ，ＩＦ＿ＲＥＦ 設定電圧

Claims (11)

1. 被測定半導体装置に電気的に接続される第１および第２の検査端子と、
   直流電圧源と、前記直流電圧源が前記第１の検査端子に供給する電圧を制御することにより、前記被測定半導体装置に印加される試験電圧を調節する電圧調節部とを有する電源部と、
   前記試験電圧に対応した設定電圧を出力する制御部と、
   前記制御部から前記設定電圧を入力する第１の入力端子と、前記電源部から前記試験電圧に基づくフィードバック電圧を入力する第２の入力端子と、前記電源部の前記電圧調節部に電源制御信号を送信する出力端子とを有し、前記フィードバック電圧が前記設定電圧に等しくなるように前記電源部を制御する電源制御アンプと、
   前記フィードバック電圧が前記設定電圧に基づく正常範囲に含まれているか否かを判定し、前記フィードバック電圧が前記正常範囲から外れた場合、前記電源部の出力異常を示す出力異常信号を送信する電源出力監視部と、
   前記第２の検査端子に電気的に接続され、前記被測定半導体装置に流れる電流を測定する電流測定部と、
   を備え、
   前記制御部は、前記電流測定部により測定された電流値に基づいて前記被測定半導体装置の良否を判定することを特徴とする半導体試験装置。
2. 前記制御部は、前記出力異常信号を受信した場合、前記電源部の出力異常をユーザに通知することを特徴とする請求項１に記載の半導体試験装置。
3. 前記電流測定部は、前記第１の検査端子に電気的に接続された複数の被測定半導体装置に流れる電流をそれぞれ測定し、
   前記制御部は、前記電流測定部により前記各被測定半導体装置について測定された電流値に基づいて、前記各被測定半導体装置の良否を判定することを特徴とする請求項１または２に記載の半導体試験装置。
4. 前記被測定半導体装置は、ダイオードであり、
   前記電源部は、前記ダイオードの逆方向に前記試験電圧を印加し、
   前記制御部は、前記電流測定部により測定された、前記ダイオードのアノード−カソード間を流れる電流の値が所定の閾値よりも小さい場合に、前記ダイオードが正常であると判定することを特徴とする請求項１〜３のいずれかに記載の半導体試験装置。
5. 前記電源出力監視部は、
   前記フィードバック電圧を降下させ、降下電圧を出力する電圧降下回路と、
   前記制御部から出力された前記設定電圧に基づいて、上限基準電圧および下限基準電圧を生成する基準電圧生成回路と、
   前記降下電圧を入力する第１の入力端子と、前記上限基準電圧を入力する第２の入力端子と、前記降下電圧が前記上限基準電圧よりも大きい場合に出力超過信号を出力する出力端子とを有する第１の比較器と、
   前記降下電圧を入力する第１の入力端子と、前記下限基準電圧を入力する第２の入力端子と、前記降下電圧が前記下限基準電圧よりも小さい場合に出力低下信号を出力する出力端子とを有する第２の比較器と、
   前記出力超過信号または前記出力低下信号を受信すると、前記制御部に前記出力異常信号を出力する異常信号生成回路と、
   を有することを特徴とする請求項１〜４のいずれかに記載の半導体試験装置。
6. 前記電源出力監視部は、前記異常信号生成回路と前記制御部の間に設けられ、前記出力異常信号を受信し保持するラッチ回路をさらに有することを特徴とする請求項５に記載の半導体試験装置。
7. 被測定半導体装置に電気的に接続される第１および第２の検査端子と、
   直流電流源と、前記直流電流源が前記第１の検査端子に供給する電流を制御することにより、前記被測定半導体装置に印加される試験電流を調節する電流調節部とを有する電源部と、
   前記試験電流に対応した設定電圧を出力する制御部と、
   前記制御部から前記設定電圧を入力する第１の入力端子と、前記電源部から前記試験電流に基づくフィードバック電圧を入力する第２の入力端子と、前記電源部の前記電流調節部に電源制御信号を出力する出力端子とを有し、前記フィードバック電圧が前記設定電圧に等しくなるように前記電源部を制御する電源制御アンプと、
   前記フィードバック電圧が前記設定電圧に基づく正常範囲に含まれているか否かを判定し、前記フィードバック電圧が前記正常範囲から外れた場合、前記電源部の出力異常を示す出力異常信号を送信する電源出力監視部と、
   前記第１の検査端子および前記第２の検査端子間の電圧を測定する電圧測定部と、
   を備え、
   前記制御部は、前記電圧測定部により測定された電圧値に基づいて前記被測定半導体装置の良否を判定することを特徴とする半導体試験装置。
8. 前記制御部は、前記出力異常信号を受信した場合、前記電源部の出力異常をユーザに通知することを特徴とする請求項７に記載の半導体試験装置。
9. 前記被測定半導体装置は、ダイオードであり、
   前記電源部は、前記ダイオードの順方向に前記試験電流を印加し、
   前記制御部は、前記電圧測定部により測定された、前記ダイオードのアノード−カソード間の電圧値が所定の閾値よりも小さい場合に前記ダイオードが正常であると判定することを特徴とする請求項７または８に記載の半導体試験装置。
10. 前記電源出力監視部は、
    前記フィードバック電圧を降下させ、降下電圧を出力する電圧降下回路と、
    前記制御部から出力された前記設定電圧に基づいて、上限基準電圧および下限基準電圧を生成する基準電圧生成回路と、
    前記降下電圧を入力する第１の入力端子と、前記上限基準電圧を入力する第２の入力端子と、前記降下電圧が前記上限基準電圧よりも大きい場合に出力超過信号を出力する出力端子とを有する第１の比較器と、
    前記降下電圧を入力する第１の入力端子と、前記下限基準電圧を入力する第２の入力端子と、前記降下電圧が前記下限基準電圧よりも小さい場合に出力低下信号を出力する出力端子とを有する第２の比較器と、
    前記出力超過信号または前記出力低下信号を受信すると、前記制御部に前記出力異常信号を出力する異常信号生成回路と、
    を有することを特徴とする請求項７〜９のいずれかに記載の半導体試験装置。
11. 請求項１〜１０のいずれかに記載の半導体試験装置により試験された半導体装置。

Images