JP2015154677A - スイッチング電源およびｆｅｔデバイス - Google Patents

Abstract

【課題】従来のスイッチング電源は、コンバータを直列に接続した場合、軽負荷時におけるコンバータの出力電圧がばらつくという問題があった。【解決手段】直流電源からトランスの一次側コイルに流れる電流をオンオフするスイッチを有し、トランスの二次側コイルに発生する交流電圧を直流電圧に変換して出力するコンバータが複数台、直列に接続され、直列に接続された複数のコンバータの合計の出力電圧が予め設定された電圧になるように、スイッチを制御する制御回路とを有し、スイッチは、特性の異なる複数のスイッチが並列に接続され、複数のスイッチは、制御回路から出力される同一のパルスによりオンオフされることを特徴とする。【選択図】図１

Description

本発明は、スイッチング電源およびＦＥＴデバイスに関する。

直流電圧を所望の電圧に変換するスイッチング電源として、DC-DCコンバータが知られている。DCーDCコンバータは、直流電源からトランスの一次側コイルに流れる電流をスイッチでオンオフし、トランスで変圧された二次側コイルに発生する交流を直流に変換して負荷に出力する。そして、DC-DCコンバータは、負荷に出力する電圧をモニタして所望の電圧になるようにスイッチをオンオフするパルス幅を制御する。DC-DCコンバータは、出力回路の耐圧やコスト的な問題などにより、出力電圧が５０Ｖから１００Ｖ程度のものが広く用いられている。そこで、数百ボルト程度の高電圧を要する場合に、複数のDC-DCコンバータを直列に接続する技術が検討されている（特許文献１参照）。

特開平０６−００６９７５号公報

一方、直列に接続される複数のDC-DCコンバータは、所望の出力電圧を等分した電圧を出力するのが好ましい。ところが、スイッチとして用いられるＦＥＴがオンする時のスレシホールド電圧のばらつきにより、オンできないＦＥＴが存在する。そして、出力電圧を一定に維持するためには、オンしていないＦＥＴのDC-DCコンバータの出力電圧分をオンしているＦＥＴのDC-DCコンバータが負担することになる。これにより、オンしているＦＥＴのDC-DCコンバータの出力電圧が高くなり、出力回路の耐圧がオーバーしてコンデンサなどが壊れるという問題が生じる。

本件開示のスイッチング電源およびＦＥＴデバイスは、コンバータを直列に接続した場合の軽負荷時におけるコンバータの出力電圧のばらつきを低減できる技術を提供することを目的とする。

一つの観点によれば、直流電源からトランスの一次側コイルに流れる電流をオンオフするスイッチを有し、トランスの二次側コイルに発生する交流電圧を直流電圧に変換して出力するコンバータが複数台、直列に接続され、直列に接続された複数のコンバータの合計の出力電圧が予め設定された電圧になるように、スイッチを制御する制御回路とを有し、スイッチは、特性の異なる複数のスイッチが並列に接続され、複数のスイッチは、制御回路から出力される同一のパルスによりオンオフされることを特徴とする。

一つの観点によれば、複数のＦＥＴ回路が同一の半導体基板上に設けられたＦＥＴデバイスにおいて、異なる個数のＦＥＴ回路が含まれるように半導体基板を複数の領域に分け、複数のＦＥＴ回路のゲートを領域毎に束ねて、領域毎にゲート端子を設け、複数のＦＥＴ回路のドレインおよびソースをそれぞれ束ねた共通のドレイン端子および共通のソース端子を有することを特徴とする。

本件開示のスイッチング電源およびＦＥＴデバイスは、コンバータを直列に接続した場合の軽負荷時におけるコンバータの出力電圧のばらつきを低減することができる。

本実施形態に係るスイッチング電源の一例を示す。 負荷電流とパルスのオン幅の特性例を示す。 比較例のスイッチング電源の一例を示す。 DC-DCコンバータのスイッチの周辺回路の一例を示す。 入力容量が相対的に大きいＦＥＴにおいて、負荷の大きさが異なる場合のスイッチの動作例を示す。 入力容量が相対的に小さいＦＥＴにおいて、負荷の大きさが異なる場合のスイッチの動作例を示す。 比較例のスイッチング電源の負荷電流と出力電圧の特性例を示す。 DC-DCコンバータのスイッチおよびスイッチの回路例を示す。 DC-DCコンバータにおいて負荷の大きさが異なる場合のスイッチの動作例を示す。 ＦＥＴデバイスの等価回路の一例を示す。 半導体基板の一例を示す。

以下、図面を用いて実施形態を説明する。

図１は、本実施形態に係るスイッチング電源１００の一例を示す。図１において、スイッチング電源１００は、DC-DCコンバータ１０１（１）と、DC-DCコンバータ１０１（２）と、DC-DCコンバータ１０１（３）と、制御回路１０２と、コンデンサ１０３とを有する。図１において、DC-DCコンバータ１０１（１）と、DC-DCコンバータ１０１（２）と、DC-DCコンバータ１０１（３）とのそれぞれの入力は、電圧Ｖｉｎの同一の直流電源に接続されている。また、DC-DCコンバータ１０１（１）の出力と、DC-DCコンバータ１０１（２）の出力と、DC-DCコンバータ１０１（３）の出力は、直列に接続されている。

ここで、DC-DCコンバータ１０１（１）と、DC-DCコンバータ１０１（２）と、DC-DCコンバータ１０１（３）とは、同一又は同様の機能を有する。尚、以降の説明において、DC-DCコンバータ１０１（１）と、DC-DCコンバータ１０１（２）と、DC-DCコンバータ１０１（３）とに共通の説明を行う場合は、符号末尾の（番号）を省略して、DC-DCコンバータ１０１と表記する。また、後述する他の素子についても符号末尾の（番号）は、各DC-DCコンバータ１０１の（番号）に対応し、各素子に共通の説明を行う場合は、符号末尾の（番号）を省略して表記する。

各DC-DCコンバータ１０１は、直流電源から供給される入力電圧Ｖｉｎに応じて、昇降圧変換した電圧を出力する。例えばDC-DCコンバータ１０１（１）は、入力電圧Ｖｉｎを変換して電圧Ｖｏ１を出力する。同様に、DC-DCコンバータ１０１（２）およびDC-DCコンバータ１０１（３）は、入力電圧Ｖｉｎを変換して、それぞれ電圧Ｖｏ２および電圧Ｖｏ３を出力する。図１の例では、DC-DCコンバータ１０１（１）の出力電圧Ｖｏ１と、DC-DCコンバータ１０１（２）の出力電圧Ｖｏ２と、DC-DCコンバータ１０１（３）の出力電圧Ｖｏ３とが直列に接続されている。従って、スイッチング電源１００は、DC-DCコンバータ１０１の各出力電圧を加算した電圧Ｖｏｕｔ（Ｖｏ１＋Ｖｏ２＋Ｖｏ３）を出力する。尚、図１の例では、３つのDC-DCコンバータ１０１を直列に接続しているが、複数のDC-DCコンバータ１０１を直列に接続する場合においても本実施形態と同様の効果が得られる。

制御回路１０２は、直列に接続されたDC-DCコンバータ１０１の出力電圧Ｖｏｕｔが予め設定された電圧になるように、各DC-DCコンバータ１０１を制御する回路である。図１において、制御回路１０２は、抵抗Ｒ１１，Ｒ１２，Ｒ１３と、増幅回路ＡＭＰと、三角波発振器ＯＳＣ(OSCirator）と、比較回路ＣＯＭＰと、基準電圧Ｖｒｅｆを与える電源Ｐｓとを有する。

抵抗Ｒ１１および抵抗Ｒ１２は、スイッチング電源１００の出力電圧Ｖｏｕｔをモニタするために、出力電圧Ｖｏｕｔを分圧する回路である。尚、抵抗Ｒ１１に加えられる出力電圧Ｖｏｕｔは、スイッチング電源１００から負荷Ｌｄに出力される電圧を電気的に絶縁する回路を通してモニタされる。或いは、制御回路１０２の接地をスイッチング電源１００の出力の接地と共通にして、スイッチング電源１００から負荷Ｌｄに出力される電圧を直接、抵抗Ｒ１１に加えてもよい。

増幅回路ＡＭＰは、電源Ｐｓにより与えられる基準電圧Ｖｒｅｆと、抵抗Ｒ１１と抵抗Ｒ１２とで分圧された出力電圧Ｖｏｕｔとの差の電圧を出力する。増幅回路ＡＭＰは、基準電圧Ｖｒｅｆに応じて、比較回路ＣＯＭＰに出力する出力電圧Ｖｏｕｔのモニタ電圧を調整することができる。

三角波発振器ＯＳＣは、三角波を出力する発振器である。

比較回路ＣＯＭＰは、増幅回路ＡＭＰの出力電圧と、三角波発振器ＯＳＣが出力する三角波の電圧とを比較して、三角波の電圧が増幅回路ＡＭＰの出力電圧より大きい場合に正のパルスを出力する。比較回路ＣＯＭＰが出力するパルスＰＷは、DC-DCコンバータ１０１に与えられる。ここで、比較回路ＣＯＭＰが出力するパルスＰＷの幅は、スイッチング電源１００の出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆよりも大きい場合に広くなり、スイッチング電源１００の出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆよりも小さい場合に狭くなる。

図２は、負荷電流ＩｏとパルスＰＷのオン幅の特性例を示す。図２において、横軸は負荷電流Ｉｏ（Ａ）、縦軸はパルスＰＷのオン幅（μｓ）をそれぞれ示す。図２に示すように、制御回路１０２は、負荷電流Ｉｏが大きくなる（重負荷）につれてパルスＰＷのオン幅を長くし、負荷電流Ｉｏが小さくなる（軽負荷）につれてパルスＰＷのオン幅を短くする。

このようにして、制御回路１０２は、出力電圧Ｖｏｕｔが所望の電圧になるように、DC-DCコンバータ１０１（１）、DC-DCコンバータ１０１（２）およびDC-DCコンバータ１０１（３）の３つのDC-DCコンバータ１０１を制御する。

次に、DC-DCコンバータ１０１の回路について説明する。尚、ここでは、DC-DCコンバータ１０１（１）の回路について説明するが、DC-DCコンバータ１０１（２）およびDC-DCコンバータ１０１（３）の回路も同じである。

図１において、DC-DCコンバータ１０１（１）は、トランスＴｒ２（１）と、トランスＴｒ２（１）の一次側回路および二次側回路とを有する。一次側回路は、トランスＴｒ１（１）と、スイッチＱａ（１），Ｑｂ（１）と、抵抗Ｒ１ａ（１），Ｒ１ｂ（１），Ｒ２（１）と、ダイオードＤ１（１）と、コンデンサＣ１（１）とを有する。二次側回路は、ダイオードＤ２（１），Ｄ３（１）と、コンデンサＣ２（１）と、チョークコイルＬ１（１）とを有する。

トランスＴｒ１（１）は、制御回路１０２から出力されるパルスＰＷをDC-DCコンバータ１０１（１）内部の回路に電気的に絶縁して伝えるためのパルストランスである。

トランスＴｒ２（１）は、直流電源から流れる電流をスイッチングすることにより、一次側コイルの端子a1と端子a2との間に発生する交流電圧を変圧して二次側コイルに出力する。

スイッチＱａ（１）およびスイッチＱｂ（１）は、例えばＦＥＴが用いられる。スイッチＱａ（１）およびスイッチＱｂ（１）は、トランスＴｒ２（１）の一次側コイルに流れる電流をオンオフする。また、スイッチＱａ（１）およびスイッチＱｂ（１）は、制御回路１０２が出力する同一のパルスＰＷによりオンオフされる。尚、スイッチＱａ（１）およびスイッチＱｂ（１）は、ドレインとソースが並列に配置され、トランスＴｒ２（１）の一次側コイルに流れる電流をオンオフする。従って、スイッチＱａ（１）およびスイッチＱｂ（１）の少なくとも一方がオンしている時に、トランスＴｒ２（１）の一次側コイルに電流が流れる。尚、図１は、２個の独立したスイッチＱａおよびスイッチＱｂを使用する例を示したが、３個以上のスイッチＱを並列に接続してもよい。

抵抗Ｒ１ａ（１）および抵抗Ｒ１ｂ（１）は、スイッチＱａ（１）およびスイッチＱｂ（１）のそれぞれのゲートに流れる電流を調整する。

ダイオードＤ１（１）、コンデンサＣ１（１）および抵抗Ｒ２（１）は、トランスＴｒ２（１）がオフした時に発生するサージ電圧を吸収するための保護回路である。

ダイオードＤ２（１）およびダイオードＤ３（１）は、トランスＴｒ２（１）の二次側コイルに発生する交流を直流に変換するための整流用のダイオードである。ダイオードＤ２（１）のアノードは二次側コイルの端子ｂ１、ダイオードＤ３（１）のアノードは二次側コイルの端子ｂ２にそれぞれ接続される。そして、二次側コイルの端子ｂ２側を基準として、ダイオードＤ２（１）およびダイオードＤ３（１）のカソード側に正電圧が出力される。

チョークコイルＬ１（１）およびコンデンサＣ２（１）は、ダイオードＤ２（１）およびダイオードＤ３（１）により整流された直流電圧のリップルを除去するためのフィルタとして機能する。

このようにして、DC-DCコンバータ１０１（１）は、直流電源から供給される入力電圧Ｖｉｎを電圧Ｖｏ１に変換して出力する。尚、同様に、DC-DCコンバータ１０１（２）およびDC-DCコンバータ１０１（３）は、直流電源から供給される入力電圧Ｖｉｎを電圧Ｖｏ２および電圧Ｖｏ３にそれぞれ変換して出力する。

そして、DC-DCコンバータ１０１（１）の正電圧側がコンデンサ１０３の正極側に接続され、負電圧側がDC-DCコンバータ１０１（２）の正電圧側に接続される。さらに、DC-DCコンバータ１０１（２）の負電圧側がDC-DCコンバータ１０１（３）の正電圧側に接続され、DC-DCコンバータ１０１（３）の負電圧側がコンデンサ１０３の負極側に接続される。

このようにして、本実施形態に係るスイッチング電源１００は、DC-DCコンバータ１０１（１）の電圧Ｖｏ１と、DC-DCコンバータ１０１（２）の電圧Ｖｏ２と、DC-DCコンバータ１０１（３）の電圧Ｖｏ３とが加算された出力電圧Ｖｏｕｔを負荷Ｌｄに供給する。ここで、一例として、入力電圧Ｖｉｎが１２Ｖ、各DC-DCコンバータ１０１の電圧Ｖｏ１、電圧Ｖｏ２および電圧Ｖｏ３が１００Ｖとした場合、スイッチング電源１００は、３００Ｖの出力電圧Ｖｏｕｔを負荷Ｌｄに供給する。

尚、図１は、３台のDC-DCコンバータ１０１を直列に接続する例を示したが、２個または４個以上のDC-DCコンバータ１０１を直列に接続した場合でも本実施形態に係るスイッチング電源１００と同様の効果が得られる。

図３は、比較例のスイッチング電源９００の一例を示す。尚、図３において、スイッチング電源９００は、DC-DCコンバータ９０１（１）と、DC-DCコンバータ９０１（２）と、DC-DCコンバータ９０１（３）と、制御回路１０２と、コンデンサ１０３とを有する。ここで、図３において、図１と同符号の素子は、図１の素子と同一又は同様の機能を有する。

図３において、DC-DCコンバータ９０１（１）、DC-DCコンバータ９０１（２）およびDC-DCコンバータ９０１（３）は、図１で説明した３つのDC-DCコンバータ１０１と同様に直列に接続されている。そして、スイッチング電源９００は、各DC-DCコンバータ９０１の出力電圧を加算した電圧Ｖｏｕｔ（Ｖｏ１＋Ｖｏ２＋Ｖｏ３）を出力する。

図３の比較例において、図１と異なる部分は、トランスＴｒ２（１）の一次側コイルに流れる電流をオンオフするためのスイッチである。図１のDC-DCコンバータ１０１（１）は、トランスＴｒ２（１）の一次側コイルに流れる電流を並列に接続されたスイッチＱａ（１）およびスイッチＱｂ（１）によりオンオフした。これに対して、図３のDC-DCコンバータ９０１（１）は、トランスＴｒ２（１）の一次側コイルに流れる電流を１つのスイッチＱ（１）によりオンオフする。尚、抵抗Ｒ１（１）は、図１の抵抗Ｒ１ａ（１）および抵抗Ｒ１ｂ（１）と同様に、スイッチＱ（１）のゲートに流れる電流を調整する。

このようにして、DC-DCコンバータ９０１（１）は、１つのスイッチＱ（１）により、トランスＴｒ２（１）の一次側コイルに流れる電流をオンオフして交流を発生させ、変換した電圧を二次側コイルから出力する。そして、DC-DCコンバータ９０１（１）は、直流電源から供給される入力電圧Ｖｉｎを変換した電圧Ｖｏ１を出力する。尚、DC-DCコンバータ９０１（２）およびDC-DCコンバータ９０１（３）は、DC-DCコンバータ９０１（１）と同様に、直流電源から供給される入力電圧Ｖｉｎを変換した電圧Ｖｏ２および電圧Ｖｏ３をそれぞれ出力する。

このようにして、比較例のスイッチング電源９００は、DC-DCコンバータ９０１（１）の電圧Ｖｏ１と、DC-DCコンバータ９０１（２）の電圧Ｖｏ２と、DC-DCコンバータ９０１（３）の電圧Ｖｏ３とが加算された出力電圧Ｖｏｕｔを負荷Ｌｄに供給する。

図４は、DC-DCコンバータ９０１のスイッチＱの周辺回路の一例を示す。ここで、DC-DCコンバータ９０１は、図３のDC-DCコンバータ９０１（１）、DC-DCコンバータ９０１（２）およびDC-DCコンバータ９０１（３）に対応する。そして、トランスＴｒ１は、図３のトランスＴｒ１（１）、トランスＴｒ１（２）およびトランスＴｒ１（３）に対応する。また、抵抗Ｒ１は、図３の抵抗Ｒ１（１）、抵抗Ｒ１（２）および抵抗Ｒ１（３）に対応する。

図４において、スイッチＱとして用いられるＦＥＴは、ゲートとソースとの間に与えられるゲート・ソース間電圧がＶｇｓで、入力容量がＣｉｓｓである。ところが、数十アンペアなどの比較的大きな電流を流すことができるＦＥＴは、数アンペア程度のＦＥＴに比べて入力容量Ｃｉｓｓが大きい。入力容量Ｃｉｓｓが相対的に大きいＦＥＴは、パルスＰＷを受けたときにゲートソース間電圧Ｖｇｓが立ち上がるまでの時間が長くなる。

図５は、入力容量Ｃｉｓｓが相対的に大きいＦＥＴにおいて、負荷Ｌｄの大きさが異なる場合のスイッチＱの動作例を示す。ここで、負荷Ｌｄに流れる電流の大きさに応じて軽負荷または重負荷と称する。例えば、軽負荷は負荷Ｌｄに流れる電流が数アンペア程度とし、重負荷は負荷Ｌｄに流れる電流が数十アンペアとする。

図５（ａ）は、軽負荷時におけるパルスＰＷ、ゲートソース間電圧Ｖｇｓおよびドレイン電流Ｉｄの一例を示す。図５（ｂ）は、重負荷時におけるパルスＰＷ、ゲートソース間電圧Ｖｇｓおよびドレイン電流Ｉｄの一例を示す。ここで、制御回路１０２は、軽負荷時のパルスＰＷの幅が重負荷時のパルスＰＷの幅よりも狭くなるように制御する。

図５（ａ）において、軽負荷時はパルスＰＷの幅が重負荷時よりも狭いので、タイミングＴ１でパルスＰＷがオンになってからスイッチＱのゲートソース間電圧Ｖｇｓが十分に上昇しない内にパルスＰＷがオフになる（タイミングＴ２）。このため、ゲートソース間電圧Ｖｇｓは、スイッチＱがオンするスレシホールドＴｈの電圧より大きくならず、スイッチＱはオフしたままの状態になり、ドレイン電流Ｉｄは流れない。

これに対して、図５（ｂ）において、重負荷時はパルスＰＷの幅が軽負荷時よりも広いので、タイミングＴ１でパルスＰＷがオンになってからスイッチＱのゲートソース間電圧ＶｇｓがタイミングＴ３でスレシホールドＴｈの電圧より大きくなる。そして、タイミングＴ４でパルスＰＷがオフになってからタイミングＴ５でゲートソース間電圧ＶｇｓがスレシホールドＴｈの電圧以下になり、スイッチＱはオフする。これにより、タイミングＴ３からタイミングＴ５までの期間、スイッチＱのドレイン電流Ｉｄが流れる。

このように、スイッチＱが入力容量Ｃｉｓｓの相対的に大きなＦＥＴの場合、スイッチＱが軽負荷時にオンしないことがある。尚、スイッチング電源９００は、１つのスイッチＱで動作させるので、重負荷時にも対応できるＦＥＴが用いられ、軽負荷時だけに用いるＦＥＴに比べて入力容量Ｃｉｓｓは大きくなる。また、スレシホールドＴｈは、スイッチＱとして使用するＦＥＴの素子ばらつきがあり、同じ電圧でオンオフしない場合がある。従って、DC-DCコンバータ９０１（１）のスイッチＱ（１）、DC-DCコンバータ９０１（２）のスイッチＱ（２）およびDC-DCコンバータ９０１（３）のスイッチＱ（３）は、軽負荷時において、いずれかのスイッチＱがオンしない状態になる場合が生じる。

図６は、入力容量Ｃｉｓｓが相対的に小さいＦＥＴにおいて、負荷Ｌｄの大きさが異なる場合のスイッチＱの動作例を示す。

図６（ａ）は、図５（ａ）に対応し、軽負荷時におけるパルスＰＷ、ゲートソース間電圧Ｖｇｓおよびドレイン電流Ｉｄの一例を示す。図６（ｂ）は、図５（ｂ）に対応し、重負荷時におけるパルスＰＷ、ゲートソース間電圧Ｖｇｓおよびドレイン電流Ｉｄの一例を示す。

図６（ａ）の軽負荷時において、スイッチＱの入力容量Ｃｉｓｓは図５で説明したスイッチＱの入力容量Ｃｉｓｓよりも小さいので、タイミングＴ１でパルスＰＷがオンになって直ぐにスイッチＱのゲートソース間電圧Ｖｇｓが上昇する。そして、ゲートソース間電圧Ｖｇｓは、スレシホールドＴｈの電圧より大きくなり、スイッチＱは、パルスＰＷのタイミングＴ１からタイミングＴ２までの期間内にオンになり、ドレイン電流Ｉｄが流れる。図６（ｂ）の重負荷時においても、スイッチＱは、パルスＰＷのタイミングＴ１からタイミングＴ４までの期間内にオンになり、ドレイン電流Ｉｄが流れる。

このように、スイッチＱの入力容量Ｃｉｓｓが相対的に小さなＦＥＴの場合、パルスＰＷがオンオフするタイミングに合わせてスイッチＱはオンオフする。

図７は、比較例のスイッチング電源９００の負荷電流Ｉｏと出力電圧Ｖｏｕｔの特性例を示す。尚、図７の例では、DC-DCコンバータ９０１（１）、DC-DCコンバータ９０１（２）およびDC-DCコンバータ９０１（３）の合計の出力電圧Ｖｏｕｔは、３００Ｖである。このような場合、DC-DCコンバータ９０１（１）の出力電圧Ｖｏ１、DC-DCコンバータ９０１（２）の出力電圧Ｖｏ２およびDC-DCコンバータ９０１（３）の出力電圧Ｖｏ３は、それぞれ１００Ｖになるのが理想的である。

ところが、DC-DCコンバータ９０１で用いるスイッチＱは、重負荷に対応するＦＥＴなので、先に説明したように、入力容量Ｃｉｓｓが大きく、また、スレシホールドＴｈの電圧にばらつきがあり、スイッチＱがオンするタイミングに偏りが生じる。このため、図７に示すように、軽負荷時のDC-DCコンバータ９０１（１）の出力電圧Ｖｏ１と、DC-DCコンバータ９０１（２）の出力電圧Ｖｏ２と、DC-DCコンバータ９０１（３）の出力電圧Ｖｏ３とにばらつきが生じる。ここで、制御回路１０２は、スイッチング電源９００の出力電圧Ｖｏｕｔをモニタして所定電圧（例えば３００Ｖ）になるように制御するので、電圧Ｖｏ１、電圧Ｖｏ２および電圧Ｖｏ３の合計の電圧が所定電圧になる。このため、図７に示したように、DC-DCコンバータ９０１（１）の出力電圧Ｖｏ１およびDC-DCコンバータ９０１（２）の出力電圧Ｖｏ２がそれぞれ１００Ｖに満たない場合、DC-DCコンバータ９０１（３）の出力電圧Ｖｏ３で不足分を補うことになる。ところが、DC-DCコンバータ９０１（３）の出力電圧Ｖｏ３が３つのDC-DCコンバータ９０１で等分した理想的な出力電圧（１００Ｖ）よりも大きくなり、DC-DCコンバータ９０１（３）のＣ２（３）の耐圧を超えることがある。この場合、Ｃ２（３）は、絶縁破壊される。或いは、３００Ｖに対応できる耐圧の高いコンデンサを用いることが求められ、コンデンサのサイズが大きくなり、コストが高くなるという問題がある。尚、図７において、負荷が大きくなるにつれて、DC-DCコンバータ９０１（１）のスイッチＱ（１）、DC-DCコンバータ９０１（２）のスイッチＱ（２）およびDC-DCコンバータ９０１（３）のスイッチＱ（３）は、全てがオン状態になる。これにより、DC-DCコンバータ９０１（１）の出力電圧Ｖｏ１、DC-DCコンバータ９０１（２）の出力電圧Ｖｏ２およびDC-DCコンバータ９０１（３）の出力電圧Ｖｏ３は、出力電圧Ｖｏｕｔを等分した理想的な電圧（１００Ｖ）に安定する。尚、図７の例において、電圧Ｖｏ１、電圧Ｖｏ２および電圧Ｖｏ３の各線は、わかり易いように、上下に少しずつずらして描いてある。

このように、比較例のスイッチング電源９００は、軽負荷時に各DC-DCコンバータ９０１の出力電圧がばらつくという問題が生じる。

そこで、本実施形態に係るスイッチング電源１００は、図１で説明したように、入力容量Ｃｉｓｓが相対的に大きい重負荷時に対応するスイッチＱａと、入力容量Ｃｉｓｓが相対的に小さい軽負荷時に対応するスイッチＱｂとを並列に配置する。

図８は、DC-DCコンバータ１０１のスイッチＱａおよびスイッチＱｂの回路例を示す。ここで、DC-DCコンバータ１０１は、図１のDC-DCコンバータ１０１（１）、DC-DCコンバータ１０１（２）およびDC-DCコンバータ１０１（３）に対応する。そして、トランスＴｒ１は、図１のトランスＴｒ１（１）、トランスＴｒ１（２）およびトランスＴｒ１（３）に対応する。また、抵抗Ｒ１ａは、図１の抵抗Ｒ１ａ（１）、抵抗Ｒ１ａ（２）および抵抗Ｒ１ａ（３）に対応する。同様に、抵抗Ｒ１ｂは、図１の抵抗Ｒ１ｂ（１）、抵抗Ｒ１ｂ（２）および抵抗Ｒ１ｂ（３）に対応する。さらに、スイッチＱａは、スイッチＱａ（１）、スイッチＱａ（２）およびスイッチＱａ（３）に対応し、スイッチＱｂは、スイッチＱｂ（１）、スイッチＱｂ（２）およびスイッチＱｂ（３）に対応する。

図８において、スイッチＱａとして用いられるＦＥＴは、ゲートとソースとの間に与えられるゲート・ソース間電圧がＶｇｓａ、入力容量がＣｉｓｓａである。また、スイッチＱｂとして用いられるＦＥＴは、ゲートとソースとの間に与えられるゲート・ソース間電圧がＶｇｓｂ、入力容量がＣｉｓｓｂである。スイッチＱａは、例えば、数十アンペアなどの比較的大きな電流を流すことができるＦＥＴである。これに対して、スイッチＱｂは、例えば、数アンペア程度の比較的小さな電流を流すことができるＦＥＴである。従って、スイッチＱａのＦＥＴの入力容量Ｃｉｓｓａは、スイッチＱｂのＦＥＴの入力容量Ｃｉｓｓｂよりも大きい。このため、パルスＰＷが入力された時に、スイッチＱａのゲートソース間電圧Ｖｇｓａが立ち上がるまでの時間は、スイッチＱｂのゲートソース間電圧Ｖｇｓｂが立ち上がるまでの時間よりも長くなる。

図９は、DC-DCコンバータ１０１において負荷Ｌｄの大きさが異なる場合のスイッチＱの動作例を示す。

図９（ａ）は、軽負荷時におけるパルスＰＷ、スイッチＱａのゲートソース間電圧Ｖｇｓａおよびドレイン電流Ｉｄａ、スイッチＱｂのゲートソース間電圧Ｖｇｓｂおよびドレイン電流Ｉｄｂの一例を示す。同様に、図９（ｂ）は、重負荷時におけるパルスＰＷ、スイッチＱａのゲートソース間電圧Ｖｇｓａおよびドレイン電流Ｉｄａ、スイッチＱｂのゲートソース間電圧Ｖｇｓｂおよびドレイン電流Ｉｄｂの一例を示す。尚、制御回路１０２は、軽負荷時のパルスＰＷの幅が重負荷時のパルスＰＷの幅よりも狭くなるように制御する。

図９（ａ）において、軽負荷時はパルスＰＷの幅が重負荷時よりも狭く、タイミングＴ１からＴ２の期間でオンになる。入力容量ＣｉｓｓａがスイッチＱｂよりも大きいスイッチＱａでは、パルスＰＷがオンの期間内（タイミングＴ１からＴ２までの期間内）に、スイッチＱａのゲートソース間電圧ＶｇｓａがスレシホールドＴｈの電圧まで上昇しない。このため、スイッチＱａはオフしたままの状態になり、ドレイン電流Ｉｄａは流れない。

一方、入力容量ＣｉｓｓｂがスイッチＱａよりも小さいスイッチＱｂでは、タイミングＴ１においてパルスＰＷがオンになった後、直ぐにスイッチＱｂのゲートソース間電圧Ｖｇｓｂが立ち上がる。そして、スイッチＱｂは、パルスＰＷがオンの期間内（タイミングＴ１からＴ２までの期間内）にオンになり、ドレイン電流Ｉｄｂが流れる。

また、図９（ｂ）に示すように、重負荷時はパルスＰＷの幅が軽負荷時よりも広く、タイミングＴ１からＴ４の期間でオンになる。そして、入力容量ＣｉｓｓａがスイッチＱｂよりも大きいスイッチＱａでは、タイミングＴ１でパルスＰＷがオンになった後、スイッチＱａのゲートソース間電圧Ｖｇｓａが徐々に上昇していく。スイッチＱａのゲートソース間電圧ＶｇｓａがスレシホールドＴｈの電圧より大きくなった時（タイミングＴ３）、スイッチＱａはオンになり、ドレイン電流Ｉｄａが流れる。

一方、図９（ｂ）において、入力容量ＣｉｓｓｂがスイッチＱａよりも小さいスイッチＱｂでは、タイミングＴ１でパルスＰＷがオンになった後、直ぐにスイッチＱｂのゲートソース間電圧Ｖｇｓｂが立ち上がる。そして、スイッチＱｂは、パルスＰＷがオンの期間内（タイミングＴ１からＴ４までの期間内）にオンになり、ドレイン電流Ｉｄｂが流れる。

ここで、図９（ｂ）において、スイッチＱａがオンするタイミングＴ３において、スイッチＱｂのドレイン電流Ｉｄｂは、タイミングＴ３以前の電流よりも減少している。ドレイン電流Ｉｄｂが減少する理由は、スイッチＱｂよりも大きな電流を流すことができるスイッチＱａがスイッチＱｂと並列に接続されているためである。スイッチＱａのドレインソース間のオン抵抗Ｒｏｎａは、スイッチＱｂのドレインソース間のオン抵抗Ｒｏｎｂよりも小さい。このため、スイッチＱａとスイッチＱｂの両方がオンになると、抵抗比率により、スイッチＱｂよりもスイッチＱａの方に電流が多く流れる。

図１において、トランスＴｒ２の一次側のコイルに流れる電流をＩｃとすると、スイッチＱａのドレイン電流ＩｄａとスイッチＱｂのドレイン電流Ｉｄｂとの関係は、（式１）のようになる。
Ｉｃ ＝ Ｉｄａ ＋ Ｉｄｂ ・・・（式１）
そして、スイッチＱａのオン抵抗ＲｏｎａとスイッチＱｂのオン抵抗Ｒｏｎｂとを用いてＩｄａおよびＩｄｂを表すと、（式２）および（式３）のようになる。
Ｉｄａ ＝ Ｉｃ × Ｒｏｎｂ／（Ｒｏｎａ ＋ Ｒｏｎｂ） ・・・（式２）
Ｉｄｂ ＝ Ｉｃ × Ｒｏｎａ／（Ｒｏｎａ ＋ Ｒｏｎｂ） ・・・（式３）
ここで、例えば、Ｒｏｎａ ＜ Ｒｏｎｂの関係を満たし、ＲｏｎｂがＲｏｎａの９倍の抵抗値である場合、スイッチＱａに流れるドレイン電流ＩｄａとスイッチＱｂに流れるドレイン電流Ｉｄｂとの比率は９：１となる。例えば、図９の点線１５０は、ドレイン電流Ｉｄｂを拡大した図である。期間ｔ１は、スイッチＱａがオフ状態でスイッチＱｂがオン状態にある期間、期間ｔ２は、スイッチＱａおよびスイッチＱｂが共にオン状態にある期間をそれぞれ示している。軽負荷時の期間ｔ１では、スイッチＱａがオフ状態なので、スイッチＱｂによるドレイン電流Ｉｄｂ１がトランスＴｒ２の一次側コイルに流れる電流Ｉｃとなる。重負荷時の期間ｔ２では、スイッチＱａおよびスイッチＱｂが共にオン状態なので、オン抵抗がスイッチＱｂよりも小さいスイッチＱａによるドレイン電流Ｉｄａが支配的となる。つまり、トランスＴｒ２の一次側コイルに流れる電流Ｉｃは（Ｉｄａ＋Ｉｄｂ２）となるが、電流Ｉｃの大部分は、スイッチＱａのドレイン電流Ｉｄａにより供給され、重い負荷Ｌｄにも対応できる。

このように、本実施形態に係るスイッチング電源１００は、軽負荷時において、スイッチＱｂがスイッチＱａよりも速くオンしてドレイン電流ＩｄｂをトランスＴｒ２の一次側コイルに流すことができる。そして、本実施形態に係るスイッチング電源１００は、重負荷時において、スイッチＱｂよりも大きい電流を流すことができるスイッチＱａが支配的になり、ドレイン電流ＩｄａをトランスＴｒ２の一次側コイルに流すことができる。

これにより、図７で説明したような軽負荷時の各DC-DCコンバータ１０１の出力電圧のばらつきを軽減し、各DC-DCコンバータ１０１の出力のコンデンサＣ２が絶縁破壊されることを防止できる。また、コンデンサＣ２に求められる耐圧は、比較例で示した図３の場合よりも低くすることができ、部品コストを低減することができる。

ここで、スイッチＱａおよびスイッチＱｂの実例を示す。下記は、ＳＴマイクロ社の２種類のＦＥＴの仕様例である。ここで、本実施形態に係るスイッチング電源１００におけるスイッチＱａはＦＥＴａ（型番：STW25N95K3）、スイッチＱｂはＦＥＴｂ（STD5N95K3）にそれぞれ対応する。
（１）ＦＥＴａ（STW25N95K3の仕様例）
・Vdss(ト゛レインソース間耐圧)：950V
・Id(ト゛レイン電流)：22A
・Vgs-th(ケ゛ートソース間閾値電圧)：3Vから5V
・Rds-on(オン抵抗)：0.32Ω
・Ciss(入力容量)：3680pF
・td-on(オン時間)：39ns
・td-off(オフ時間)：97ns
（２）ＦＥＴｂ（STD5N95K3の仕様例）
・Vdss(ト゛レインソース間耐圧)：950V
・Id(ト゛レイン電流)：4A
・Vgs-th(ケ゛ートソース間閾値電圧)：3Vから5V
・Rds-on(オン抵抗)：3Ω
・Ciss(入力容量)：460pF
・td-on(オン時間)：17ns
・td-off(オフ時間)：32ns
上記のように、ＦＥＴａとＦＥＴｂのドレインソース間の耐電圧は共に９５０Ｖ、ゲートソース間の閾値（スレシホールドＴｈ）電圧も共に３Ｖから５Ｖの仕様になっている。ここで、ＦＥＴａのドレイン電流Ｉｄは２２Ａ、ＦＥＴｂのドレイン電流Ｉｄは４Ａであり、４Ａ以下の軽負荷時はＦＥＴｂだけで負荷Ｌｄに電流を供給することができるが、４Ａを超える重負荷時はＦＥＴａにより負荷Ｌｄに電流を供給することが求められる。また、ＦＥＴａの入力容量（３６８０ｐＦ）は、ＦＥＴｂの入力容量（４６０ｐＦ）よりも大きいので、ゲートソース間電圧がスレシホールドＴｈの電圧になるまで時間が掛かる。このため、パルスがゲートに与えられてからＦＥＴａがオンするまでの時間は３９ｎｓであるのに対して、ＦＥＴｂがオンするまでの時間は１７ｎｓである。さらに、ＦＥＴａのオン抵抗（０．３２Ω）は、ＦＥＴｂのオン抵抗（３Ω）よりも小さいので、ＦＥＴａとＦＥＴｂとが共にオンした場合、ＦＥＴｂよりもＦＥＴａの方に大きな電流が流れる。

このように、本実施形態に係るDC-DCコンバータ１０１は、特性の異なる２個のＦＥＴを並列に接続して、制御回路１０２から出力される同一のパルスによりオンオフすることにより、軽負荷時から重負荷時まで安定した電圧を出力することができる。そして、複数のDC-DCコンバータ１０１を直列に接続したスイッチング電源１００の場合、各DC-DCコンバータ１０１は軽負荷時から重負荷時まで安定した電圧を出力することができる。これにより、軽負荷時における各DC-DCコンバータ１０１の出力電圧のばらつきを低減し、いずれかのDC-DCコンバータ１０１に偏って電圧が掛かることがなくなり、出力コンデンサの故障を防ぐことができる。
［応用例］
先に説明した実施形態では、スイッチＱａとスイッチＱｂとの２つの独立したＦＥＴデバイスを用いたが、１つのＦＥＴデバイスの中にスイッチＱａとスイッチＱｂとの２つの特性を有する素子を組み込んだＦＥＴデバイスを製造してもよい。

図１０は、ＦＥＴデバイス２００の等価回路の一例を示す。ＦＥＴデバイス２００は、１枚の半導体基板上に設けられた複数のＦＥＴを有し、並列に接続するＦＥＴの数を調整することにより、ドレイン電流Ｉｄの容量を増減することができる。

図１１は、半導体基板３００の一例を示す。半導体基板３００には、図１０に示したＦＥＴデバイス２００が設けられる。尚、図１０に示した半導体領域ａおよび半導体領域ｂと図１１に示した半導体領域ａおよび半導体領域ｂとは、それぞれ同じ領域を示している。そして、図１１の各領域に斜線で示した方形状の単位（ＦＥＴｓ）は、図１０に示した複数のＦＥＴを示している。例えば、図１０に示したＦＥＴａ１からＦＥＴａ１２０までの１２０個のＦＥＴおよびＦＥＴｂ１からＦＥＴｂ１２までの１２個のＦＥＴは、図１１に示したＦＥＴｓにそれぞれ対応する。

図１０（ａ）において、半導体領域ａは、ＦＥＴａ１、ＦＥＴａ２、ＦＥＴａ３からＦＥＴａ１２０までの１２０個のＦＥＴが並列に接続されている。これに対して、半導体領域ｂは、ＦＥＴｂ１からＦＥＴｂ１２までの１２個のＦＥＴが並列に接続されている。尚、半導体領域毎に、各ＦＥＴのゲートが束ねられ、各半導体領域が１つのＦＥＴとして機能する。例えば、半導体領域ａは、ＦＥＴａ１からＦＥＴａ１２０までの１２０個のＦＥＴのゲートが束ねられたゲート端子２０１が外部に設けられ、１つのＦＥＴａとして機能する。同様に、半導体領域ｂは、ＦＥＴｂ１からＦＥＴｂ１２までの１２個のＦＥＴのゲートが束ねられたゲート端子２０２が外部に設けられ、１つのＦＥＴｂとして機能する。ＦＥＴａとＦＥＴｂは、互いに独立したＦＥＴとして動作するが、半導体領域ａのＦＥＴのドレインおよびソースは、半導体領域ｂのＦＥＴのドレインおよびソースにそれぞれ接続され、ドレイン端子およびソース端子が外部に設けられる。尚、半導体領域ａのドレインおよびソースと、半導体領域ｂのドレインおよびソースとをそれぞれ別のドレイン端子およびソース端子として外部に設けてもよい。

ここで、ＦＥＴａは、１２０個のＦＥＴが並列に接続されているので、１２個のＦＥＴｓが並列に接続されたＦＥＴｂよりも大きなドレイン電流Ｉｄを流すことができる。一方、ＦＥＴａの入力容量Ｃｉｓｓは、１２０個のＦＥＴｓの入力容量Ｃｉｓｓの総和となり、ＦＥＴｂの入力容量Ｃｉｓｓは、１２個のＦＥＴｓの入力容量Ｃｉｓｓの総和となる。従って、ＦＥＴａの入力容量ＣｉｓｓとＦＥＴｂの入力容量Ｃｉｓｓは、ＦＥＴａの入力容量Ｃｉｓｓ ＞ ＦＥＴｂの入力容量Ｃｉｓｓ、の関係になる。同様に、ＦＥＴａが流すことができるドレイン電流Ｉｄは、ＦＥＴｂが流すことができるドレイン電流Ｉｄよりも大きいので、ＦＥＴａは、大容量のスイッチＱａに対応する。一方、ＦＥＴｂが流すことができるドレイン電流Ｉｄは、ＦＥＴａが流すことができるドレイン電流Ｉｄよりも小さいので、ＦＥＴｂは、小容量のスイッチＱｂに対応する。

図１０（ｂ）は、図１に示した外付けの抵抗Ｒ１ａおよび抵抗Ｒ１ｂを半導体デバイス２００ａに内蔵する一例を示す。尚、図１０（ｂ）において、図１０（ａ）と同符号のブロックは、図１０（ａ）と同一又は同様の機能を有する。図１０（ｂ）において、ＦＥＴａの束ねられたゲートには抵抗Ｒ１ａ、ＦＥＴｂの束ねられたゲートには抵抗Ｒ１ｂがそれぞれ接続され、抵抗Ｒ１ａと抵抗Ｒ１ｂは、ゲート端子２０５として外部に設けられる。

ここで、抵抗Ｒ１ａとＦＥＴａの入力容量Ｃｉｓｓとで決まる時定数τａと、抵抗Ｒ１ｂとＦＥＴｂの入力容量Ｃｉｓｓとで決まる時定数τｂとの関係は、τａ ＞＞ τｂとなる。つまり、ＦＥＴａのゲートにパルスＰＷが入力されてからＦＥＴａがオンになるまでの時間は、ＦＥＴｂのゲートにパルスＰＷが入力されてからＦＥＴｂがオンになるまでの時間よりも長くなる。

このようにして、本実施形態に係るスイッチング電源１００におけるスイッチＱａおよびスイッチＱｂを１つの半導体基板３００に設けて１個のＦＥＴ部品として製造することができる。

尚、図１０および図１１は、ドレイン電流Ｉｄの容量が異なる２個の独立したＦＥＴを１つの半導体基板３００に設ける例を示したが、３個以上のＦＥＴを１つの半導体基板３００に設けるようにしてもよい。

以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずである。したがって、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。

１００，９００・・・スイッチング電源；１０１，９０１・・・DC-DCコンバータ；１０２・・・制御回路；１０３，Ｃ１，Ｃ２・・・コンデンサ；Ｄ１，Ｄ２，Ｄ３・・・ダイオード；Ｌ１・・・コイル；Ｌｄ・・・負荷；Ｔｒ１，Ｔｒ２・・・トランス；Ｑ，Ｑ１，Ｑ２・・・スイッチ；Ｒ１，Ｒ１ａ，Ｒ１ｂ，Ｒ２，Ｒ３，Ｒ１１，Ｒ１２，Ｒ１３・・・抵抗；増幅回路・・・ＡＭＰ；比較回路・・・ＣＯＭＰ

Claims (6)

1. 直流電源からトランスの一次側コイルに流れる電流をオンオフするスイッチを有し、前記トランスの二次側コイルに発生する交流電圧を直流電圧に変換して出力するコンバータが複数台、直列に接続され、
   直列に接続された複数の前記コンバータの合計の出力電圧が予め設定された電圧になるように、前記スイッチを制御する制御回路と
   を有し、
   前記スイッチは、特性の異なる複数のスイッチが並列に接続され、前記複数のスイッチは、前記制御回路から出力される同一のパルスによりオンオフされる
   ことを特徴とするスイッチング電源。
2. 請求項１に記載のスイッチング電源において、
   前記スイッチは、ＦＥＴが用いられ、
   複数の前記ＦＥＴは、それぞれのソースおよびドレインが並列に接続されて前記トランスの一次側コイルに流れる電流をオンオフし、
   複数の前記ＦＥＴのゲートソース間の容量は、互いに異なる
   ことを特徴とするスイッチング電源。
3. 請求項２に記載のスイッチング電源において、
   複数の前記ＦＥＴは、第１ＦＥＴと、第２ＦＥＴとを有し、
   前記第１ＦＥＴのゲートソース間の容量は、前記第２ＦＥＴのゲートソース間の容量よりも大きい
   ことを特徴とするスイッチング電源。
4. 複数のＦＥＴ回路が同一の半導体基板上に設けられたＦＥＴデバイスにおいて、
   異なる個数の前記ＦＥＴ回路が含まれるように前記半導体基板を複数の領域に分け、複数の前記ＦＥＴ回路のゲートを領域毎に束ねて、領域毎にゲート端子を設け、
   複数の前記ＦＥＴ回路のドレインおよびソースをそれぞれ束ねた共通のドレイン端子および共通のソース端子を有する
   ことを特徴とするＦＥＴデバイス。
5. 請求項４に記載のＦＥＴデバイスにおいて、
   前記領域毎に束ねたそれぞれのゲートを抵抗を接続する共通のゲート端子を設けたことを特徴とするＦＥＴデバイス。
6. 請求項５に記載のＦＥＴデバイスにおいて、
   前記ＦＥＴ回路の個数が相対的に多い領域と少ない領域とに分け、
   前記ＦＥＴ回路の個数が相対的に多い領域の入力容量と当該領域のゲートに接続される抵抗とで決まる第１時定数と、前記ＦＥＴ回路の個数が相対的に少ない領域の入力容量と当該領域のゲートに接続される抵抗とで決まる第２時定数との関係は、
   第１時定数 ＞＞ 第２時定数
   であることを特徴とするＦＥＴデバイス。

Images