JP2015151043A - 負荷制御用バックアップ信号発生回路 - Google Patents
負荷制御用バックアップ信号発生回路 Download PDFInfo
- Publication number
- JP2015151043A JP2015151043A JP2014027593A JP2014027593A JP2015151043A JP 2015151043 A JP2015151043 A JP 2015151043A JP 2014027593 A JP2014027593 A JP 2014027593A JP 2014027593 A JP2014027593 A JP 2014027593A JP 2015151043 A JP2015151043 A JP 2015151043A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- backup
- output
- generation circuit
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 title claims abstract description 81
- 230000005856 abnormality Effects 0.000 claims description 15
- 238000005259 measurement Methods 0.000 claims description 7
- 230000007257 malfunction Effects 0.000 abstract description 7
- 239000003990 capacitor Substances 0.000 description 20
- 238000000034 method Methods 0.000 description 11
- 238000012544 monitoring process Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 238000012545 processing Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0736—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function
- G06F11/0739—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function in a data processing system embedded in automotive or aircraft systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
- G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1604—Error detection or correction of the data by redundancy in hardware where the fault affects the clock signals of a processing unit and the redundancy is at or within the level of clock signal generation hardware
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- Debugging And Monitoring (AREA)
- Electronic Switches (AREA)
- Microcomputers (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
Description
(1)コンデンサCxに関する特性(静電容量)のばらつきが比較的大きいため、CR時定数回路の時定数のばらつきも大きくなる。したがって、この回路を含む電子制御装置を量産する場合には、個体差による時定数のばらつきを考慮して設計時に十分なマージンを取らざるを得ない。そのため、マイクロコンピュータに異常が発生してから実際にバックアップ制御信号が出力されるまでに時間がかかり、バックアップ制御系が負荷を制御可能になるまでの所要時間が長くなる。
(1) 所定のプログラムに従って動作する制御用プロセッサに異常が発生した場合に、前記制御用プロセッサの出力に接続された負荷のスイッチに対してバックアップ制御信号を供給するための負荷制御用バックアップ信号発生回路であって、
前記制御用プロセッサから定期的に出力されるウォッチドッグ信号を入力するウォッチドッグ入力端子と、
周期が一定のクロックパルスを計数すると共に、前記クロックパルスの計数状態を前記ウォッチドッグ入力端子の信号に従って制御するパルスカウント部と、
バックアップ信号出力部が前記バックアップ制御信号を生成するための、前記パルスカウント部が出力する複数ビットの計数出力信号に基づく所定の条件を、複数の選択肢の中から選択する信号選択部と、
を備えたことを特徴とする負荷制御用バックアップ信号発生回路。
(2) 上記(1)に記載の負荷制御用バックアップ信号発生回路であって、
前記信号選択部は、前記パルスカウント部が出力する複数ビットの計数出力信号の中からいずれか1ビットの計数出力信号を選択し、選択した計数出力信号を前記バックアップ信号出力部に与える、
ことを特徴とする負荷制御用バックアップ信号発生回路。
(3) 上記(1)または(2)に記載の負荷制御用バックアップ信号発生回路であって、
前記信号選択部は、
前記所定の条件に相当する基準値を保持する基準値保持部と、
前記パルスカウント部が出力する複数ビットの計数出力信号と、前記基準値とを比較するデジタル比較器と、
を有し、前記デジタル比較器の出力信号を前記バックアップ信号出力部に与える、
ことを特徴とする負荷制御用バックアップ信号発生回路。
(4) 上記(1)から(3)のいずれか1項に記載の負荷制御用バックアップ信号発生回路であって、
前記ウォッチドッグ信号を停止した状態で、前記パルスカウント部の実際の計数状態を計測し、計測の結果を反映するように、前記信号選択部の選択状態を自動的に調整する選択状態自動調整部、
を更に備えることを特徴とする負荷制御用バックアップ信号発生回路。
(5) 上記(1)に記載の負荷制御用バックアップ信号発生回路であって、
前記ウォッチドッグ入力端子と、前記パルスカウント部の制御入力端子との間に接続された直流遮断用コンデンサと、
前記パルスカウント部の制御入力端子と所定電位の電源ラインとの間に接続された電位制御用抵抗器と、
を更に備えたことを特徴とする負荷制御用バックアップ信号発生回路。
(6) 上記(1)に記載の負荷制御用バックアップ信号発生回路であって、
周期が一定のクロックパルスを発生するクロックパルス発生器、
を更に備えたことを特徴とする負荷制御用バックアップ信号発生回路。
(7) 上記(1)に記載の負荷制御用バックアップ信号発生回路であって、
前記バックアップ信号出力部は、前記パルスカウント部の計数出力が所定の条件を満たした時に、生成した前記バックアップ制御信号の状態を自己保持するラッチ回路を含む、
ことを特徴とする負荷制御用バックアップ信号発生回路。
上記(2)の構成の負荷制御用バックアップ信号発生回路によれば、個体差によりクロックパルスの周期に大きな誤差が発生し、パルスカウント部の計数する時間に個体差の影響が現れても、適切な1ビットの計数出力信号を選択することにより、個体差の影響を抑制できる。したがって、設計時のマージンを減らすことができ、マイクロコンピュータが故障した場合に短時間でバックアップ制御信号を出力できる。
上記(3)の構成の負荷制御用バックアップ信号発生回路によれば、個体差によりクロックパルスの周期に大きな誤差が発生し、パルスカウント部の計数する時間に個体差の影響が現れても、基準値を適切な値に決定すれば、個体差の影響を抑制できる。したがって、設計時のマージンを減らすことができ、マイクロコンピュータが故障した場合に短時間でバックアップ制御信号を出力できる。
上記(4)の構成の負荷制御用バックアップ信号発生回路によれば、個体差によるばらつきの影響を受けた実際の特性を選択状態自動調整部が計測し、その計測結果に従って信号選択部の選択状態を自動調整するので、調整作業を手動で行わなくても、適切な選択状態を維持することができる。
上記(5)の構成の負荷制御用バックアップ信号発生回路によれば、ウォッチドッグ信号にパルスが現れなくなった時に、パルスカウント部の制御入力端子を所定電位に固定することができ、誤動作の発生を防止できる。
上記(6)の構成の負荷制御用バックアップ信号発生回路によれば、クロックパルス発生器を内蔵しているので、外部からクロックパルスを供給する必要がない。したがって、車載機器のような環境でも利用できる。
上記(7)の構成の負荷制御用バックアップ信号発生回路によれば、制御用プロセッサが故障した場合に、バックアップ制御信号のレベルを一定に維持できるので、このバックアップ制御信号により負荷のオンオフを制御できる。
本実施形態のバックアップ信号発生回路20を含む電子制御装置の主要部の構成例を図1に示す。
図1に示したバックアップ信号発生回路20の動作に関する各信号のタイミングを図2に示し、動作の手順を図3に示す。なお、図3の動作手順の中には、バックアップ信号発生回路20の動作だけでなく、所定のプログラムに従ってマイクロコンピュータ10が実行する処理も含まれている。図2及び図3を参照しながらバックアップ信号発生回路20及びマイクロコンピュータ10の動作について説明する。
T=t/(x−1)
図1に示したバックアップ信号発生回路20の構成に関する変形例を図7に示す。図7のバックアップ信号発生回路20Bは、図1のセレクタ26の代わりに、デジタル比較器27及びnビットラッチ回路28を備えている。それ以外は、図1に示した構成と同様である。
図1に示した構成においては、セレクタ26の選択状態をマイクロコンピュータ10が自動的に制御する場合を想定しているが、手動で操作可能なスイッチを用いてセレクタ26の選択を制御しても良い。また、例えば不揮発性メモリに保持したデータを用いてセレクタ26を制御することも想定できる。同様に、図7に示した構成においても、基準値Drefを手動で変更できるように構成しても良いし、基準値Drefを不揮発性メモリに保持しておいても良い。
(1) 所定のプログラムに従って動作する制御用プロセッサ(マイクロコンピュータ10)に異常が発生した場合に、前記制御用プロセッサの出力に接続された負荷(31)のスイッチ(スイッチングデバイス32)に対してバックアップ制御信号(SGB)を供給するための負荷制御用バックアップ信号発生回路(バックアップ信号発生回路20)であって、
前記制御用プロセッサから定期的に出力されるウォッチドッグ信号(W/D)を入力するウォッチドッグ入力端子(21)と、
周期が一定のクロックパルス(CK1)を計数すると共に、前記クロックパルスの計数状態を前記ウォッチドッグ入力端子の信号に従って制御するパルスカウント部(カウンタ23)と、
バックアップ信号出力部(ラッチ回路25)が前記バックアップ制御信号を生成するための、前記パルスカウント部が出力する複数ビットの計数出力(Dcnt)信号に基づく所定の条件を、複数の選択肢の中から選択する信号選択部(セレクタ26)と、
を備えたことを特徴とする負荷制御用バックアップ信号発生回路。
(2) 上記(1)に記載の負荷制御用バックアップ信号発生回路であって、
前記信号選択部は、前記パルスカウント部が出力する複数ビットの計数出力信号の中からいずれか1ビットの計数出力信号を選択し、選択した計数出力信号(カウンタ出力信号SGA)を前記バックアップ信号出力部に与える、
ことを特徴とする負荷制御用バックアップ信号発生回路。
(3) 上記(1)または(2)に記載の負荷制御用バックアップ信号発生回路であって、
前記信号選択部は、
前記所定の条件に相当する基準値を保持する基準値保持部(nビットラッチ回路28)と、
前記パルスカウント部が出力する複数ビットの計数出力信号と、前記基準値とを比較するデジタル比較器(27)と、
を有し、前記デジタル比較器の出力信号を前記バックアップ信号出力部に与える、
ことを特徴とする負荷制御用バックアップ信号発生回路。
(4) 上記(1)から(3)のいずれか1項に記載の負荷制御用バックアップ信号発生回路であって、
前記ウォッチドッグ信号を停止した状態で、前記パルスカウント部の実際の計数状態を計測し、計測の結果を反映するように、前記信号選択部の選択状態を自動的に調整する選択状態自動調整部(マイクロコンピュータ10)、
を更に備えることを特徴とする負荷制御用バックアップ信号発生回路。
(5) 上記(1)に記載の負荷制御用バックアップ信号発生回路であって、
前記ウォッチドッグ入力端子と、前記パルスカウント部の制御入力端子(クリア制御端子CLR)との間に接続された直流遮断用コンデンサ(コンデンサC1)と、
前記パルスカウント部の制御入力端子と所定電位の電源ラインとの間に接続された電位制御用抵抗器(抵抗器R1)と、
を更に備えたことを特徴とする負荷制御用バックアップ信号発生回路。
(6) 上記(1)に記載の負荷制御用バックアップ信号発生回路であって、
周期が一定のクロックパルスを発生するクロックパルス発生器(クロック発生器24)、
を更に備えたことを特徴とする負荷制御用バックアップ信号発生回路。
(7) 上記(1)に記載の負荷制御用バックアップ信号発生回路であって、
前記バックアップ信号出力部は、前記パルスカウント部の計数出力が所定の条件を満たした時に、生成した前記バックアップ制御信号の状態を自己保持するラッチ回路(25)を含む、
ことを特徴とする負荷制御用バックアップ信号発生回路。
11 出力ポート
12 ウォッチドッグ信号出力ポート
13 出力ポート
14 入力ポート
20 バックアップ信号発生回路
21 ウォッチドッグ入力端子
22 バックアップ制御信号出力端子
23 カウンタ
24 クロック発生器
25 ラッチ回路
26 セレクタ
27 デジタル比較器
28 nビットラッチ回路
31 負荷
32 スイッチングデバイス
C1 コンデンサ
R1 抵抗器
D1,D2 ダイオード
Dcnt 計数出力
Dref 基準値
CK1 クロックパルス
SG1 通常系制御信号
SG2 通電制御信号
SGA カウンタ出力信号
SGB バックアップ制御信号
Claims (4)
- 所定のプログラムに従って動作する制御用プロセッサに異常が発生した場合に、前記制御用プロセッサの出力に接続された負荷のスイッチに対してバックアップ制御信号を供給するための負荷制御用バックアップ信号発生回路であって、
前記制御用プロセッサから定期的に出力されるウォッチドッグ信号を入力するウォッチドッグ入力端子と、
周期が一定のクロックパルスを計数すると共に、前記クロックパルスの計数状態を前記ウォッチドッグ入力端子の信号に従って制御するパルスカウント部と、
バックアップ信号出力部が前記バックアップ制御信号を生成するための、前記パルスカウント部が出力する複数ビットの計数出力信号に基づく所定の条件を、複数の選択肢の中から選択する信号選択部と、
を備えたことを特徴とする負荷制御用バックアップ信号発生回路。 - 請求項1に記載の負荷制御用バックアップ信号発生回路であって、
前記信号選択部は、前記パルスカウント部が出力する複数ビットの計数出力信号の中からいずれか1ビットの計数出力信号を選択し、選択した計数出力信号を前記バックアップ信号出力部に与える、
ことを特徴とする負荷制御用バックアップ信号発生回路。 - 請求項1または2に記載の負荷制御用バックアップ信号発生回路であって、
前記信号選択部は、
前記所定の条件に相当する基準値を保持する基準値保持部と、
前記パルスカウント部が出力する複数ビットの計数出力信号と、前記基準値とを比較するデジタル比較器と、
を有し、前記デジタル比較器の出力信号を前記バックアップ信号出力部に与える、
ことを特徴とする負荷制御用バックアップ信号発生回路。 - 請求項1から3のいずれか1項に記載の負荷制御用バックアップ信号発生回路であって、
前記ウォッチドッグ信号を停止した状態で、前記パルスカウント部の実際の計数状態を計測し、計測の結果を反映するように、前記信号選択部の選択状態を自動的に調整する選択状態自動調整部、
を更に備えることを特徴とする負荷制御用バックアップ信号発生回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014027593A JP6322434B2 (ja) | 2014-02-17 | 2014-02-17 | 負荷制御用バックアップ信号発生回路 |
DE102015202473.3A DE102015202473A1 (de) | 2014-02-17 | 2015-02-12 | Ladesteuerungs-Backupsignal-Erzeugungsschaltung |
US14/622,336 US9639410B2 (en) | 2014-02-17 | 2015-02-13 | Load-control backup signal generation circuit |
CN201510085081.4A CN104850464B (zh) | 2014-02-17 | 2015-02-16 | 负载控制备用信号产生电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014027593A JP6322434B2 (ja) | 2014-02-17 | 2014-02-17 | 負荷制御用バックアップ信号発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015151043A true JP2015151043A (ja) | 2015-08-24 |
JP6322434B2 JP6322434B2 (ja) | 2018-05-09 |
Family
ID=53759147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014027593A Active JP6322434B2 (ja) | 2014-02-17 | 2014-02-17 | 負荷制御用バックアップ信号発生回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9639410B2 (ja) |
JP (1) | JP6322434B2 (ja) |
CN (1) | CN104850464B (ja) |
DE (1) | DE102015202473A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6450094B2 (ja) * | 2014-06-09 | 2019-01-09 | 矢崎総業株式会社 | 定周期信号監視回路及び負荷制御用バックアップ信号発生回路 |
US20180144560A1 (en) * | 2016-11-22 | 2018-05-24 | GM Global Technology Operations LLC | Motor vehicle device and system controller and method |
US10713118B2 (en) | 2018-03-09 | 2020-07-14 | Hamilton Sundstand Corporation | Single event latchup recovery with state protection |
CN110727220B (zh) * | 2019-10-15 | 2022-10-14 | 天津津航计算技术研究所 | 一种主从双余度fpga切换控制电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05313933A (ja) * | 1992-05-12 | 1993-11-26 | Fujitsu Ten Ltd | データ処理装置 |
US5333295A (en) * | 1991-04-11 | 1994-07-26 | Dallas Semiconductor Corp. | Memory control system |
JPH08335179A (ja) * | 1995-06-06 | 1996-12-17 | Sharp Corp | ワンチップマイクロコンピュータ |
JP2004213197A (ja) * | 2002-12-27 | 2004-07-29 | Denso Corp | クロック制御回路装置,マイクロコンピュータ,クロック信号の発振周波数調整方法,発振回路装置,メモリインターフェイス回路装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4910496A (en) * | 1987-01-08 | 1990-03-20 | Honda Giken Kogyo Kabushiki Kaisha | Direction indicating flasher device for vehicles with filament failure indication |
US5528756A (en) * | 1995-01-30 | 1996-06-18 | Elsag International N.V. | Method and apparatus for performing supervisory functions in digital systems and obtaining diagnostics thereof |
US6952785B1 (en) * | 2002-03-04 | 2005-10-04 | Cisco Technology, Inc. | Methods and apparatus for powering a data communications port |
JP4393954B2 (ja) * | 2004-09-09 | 2010-01-06 | Okiセミコンダクタ株式会社 | マイクロコンピュータ |
CN100362481C (zh) * | 2005-09-15 | 2008-01-16 | 上海华为技术有限公司 | 多处理器设备单元主备保护方法 |
JP4578542B2 (ja) | 2008-07-02 | 2010-11-10 | 三菱電機株式会社 | 車載電子制御装置 |
JP5555472B2 (ja) | 2009-11-04 | 2014-07-23 | 株式会社ケーヒン | 車両用電子制御システム |
EP2565653B1 (en) * | 2011-09-05 | 2019-05-08 | Fluke Corporation | Watchdog for voltage detector with display triggering visual warning |
JP5739290B2 (ja) * | 2011-09-14 | 2015-06-24 | 株式会社ケーヒン | 電子制御装置 |
-
2014
- 2014-02-17 JP JP2014027593A patent/JP6322434B2/ja active Active
-
2015
- 2015-02-12 DE DE102015202473.3A patent/DE102015202473A1/de active Pending
- 2015-02-13 US US14/622,336 patent/US9639410B2/en active Active
- 2015-02-16 CN CN201510085081.4A patent/CN104850464B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5333295A (en) * | 1991-04-11 | 1994-07-26 | Dallas Semiconductor Corp. | Memory control system |
JPH05313933A (ja) * | 1992-05-12 | 1993-11-26 | Fujitsu Ten Ltd | データ処理装置 |
JPH08335179A (ja) * | 1995-06-06 | 1996-12-17 | Sharp Corp | ワンチップマイクロコンピュータ |
JP2004213197A (ja) * | 2002-12-27 | 2004-07-29 | Denso Corp | クロック制御回路装置,マイクロコンピュータ,クロック信号の発振周波数調整方法,発振回路装置,メモリインターフェイス回路装置 |
US20040158761A1 (en) * | 2002-12-27 | 2004-08-12 | Toshihiko Matsuoka | Clock control circuit apparatus, microcomputer, clock signal oscillation frequency adjusting method, oscillation circuit apparatus, and memory interface circuit apparatus |
Also Published As
Publication number | Publication date |
---|---|
CN104850464B (zh) | 2018-06-22 |
US20150234696A1 (en) | 2015-08-20 |
JP6322434B2 (ja) | 2018-05-09 |
DE102015202473A1 (de) | 2015-08-20 |
CN104850464A (zh) | 2015-08-19 |
US9639410B2 (en) | 2017-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5739290B2 (ja) | 電子制御装置 | |
JP6322434B2 (ja) | 負荷制御用バックアップ信号発生回路 | |
US9778711B2 (en) | Control device and reset system utilizing the same | |
JP6298648B2 (ja) | 負荷制御用バックアップ信号発生回路 | |
CN110999086A (zh) | 容错时钟监视器*** | |
US10033389B2 (en) | Clock signal stop detection circuit | |
US20160072511A1 (en) | Semiconductor device and test method of the same | |
JP4000001B2 (ja) | クロック制御装置およびクロック制御方法 | |
US11429468B2 (en) | Window type watchdog timer and semiconductor device | |
JP6353709B2 (ja) | 負荷制御用バックアップ信号発生回路 | |
WO2018096776A1 (ja) | 電源回路 | |
US20170269153A1 (en) | Semiconductor device having circuitry for detecting abnormalities in a power supply wiring network | |
US10749510B2 (en) | Semiconductor device and control methods thereof | |
US8578199B2 (en) | Resetting real time clock upon reference clock interruption | |
JP6450094B2 (ja) | 定周期信号監視回路及び負荷制御用バックアップ信号発生回路 | |
US11656276B2 (en) | Monitoring circuit and method for function monitoring | |
JP2013070506A (ja) | 電源スイッチ保護回路及び車載機器 | |
JP2017060120A (ja) | 半導体装置および発振回路の制御方法 | |
JP2012118686A (ja) | 監視装置及び電子装置 | |
US10536141B2 (en) | Semiconductor device | |
JP5262981B2 (ja) | ラッチ装置及びラッチ方法 | |
JP2016148931A (ja) | 電子制御装置 | |
JP2009076748A (ja) | 半導体装置、およびその電圧検出方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170926 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180409 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6322434 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |