JP2015146436A - チップコンデンサ - Google Patents

Abstract

【解決手段】
半導体チップを提供するステップと、前記半導体チップに、第１の穴を有する第１のコンデンサプレートを形成するステップと、前記第１コンデンサプレートの前記第１の穴に、第２の穴を有するコンデンサ誘電体を形成するステップと、前記コンデンサ誘電体の前記第２の穴内に第２のコンデンサプレートを形成するステップとを含む、製造方法が提供される。
【選択図】図９

Description

本発明は、一般に、半導体処理に関し、より詳細には、半導体チップコンデンサとその製造に関する。

従来の集積回路は、データの記憶、ローパス、ハイパスおよびバンドパスの各信号フィルタおよび電力レールのデカップリングなどのさまざまな目的のためにコンデンサを使用する。一部のタイプのコンデンサは、半導体チップの外部に接続されるように設計された別個の個別部品として製造される。別個の変形の例として、代表的な半導体チップパッケージ基板コンデンサが挙げられる。別のタイプの半導体チップコンデンサは、半導体チップに直接搭載される。このようなオンダイのコンデンサは、オフチップのコンデンサよりも小さいことが多く、このため、デバイスの微細化を求める圧力により強く縛られている。

従来のコンデンサ設計の１つのタイプは、いくつかのレベルの導体プレートを含むスタックからなる。所定のレベルに存在する２枚のプレートは、一対のくしの歯と歯を噛み合わせたような構造を形成している、相互に織り込まれた導電ストリップを含む。相互に織り込まれたストリップは、直線の矩形構造である。

ほぼあらゆるタイプのコンデンサのキャパシタンスは、コンデンサプレートを分離している媒体の誘電率、コンデンサプレートの重なり部の面積およびコンデンサプレートの間隔の関数である。上に記載したくし状のコンデンサでは、総キャパシタンスは、プレート間キャパシタンスと、フリンジキャパシタンスと呼ばれる別の形のキャパシタンスとの和となる。プレート間キャパシタンスとフリンジキャパシタンスは、いずれも、プレートの重なり面積に比例する。しかし、２つのタイプでは、キャパシタンスの重なり面積が一般に直交する異なる２つの平面に存在する。

半導体チップ製造におけるデバイスの微細化は、集積回路の設計者にとって、常に存在する目標である。リソグラフィ製造プロセスのクリティカルディメンションが減少を続けており、トランジスタ、抵抗器および導電線以外のデバイスが微細化している。オンチップコンデンサの場合、デバイスの微細化は課題を突き付けている。目標は、利用可能なオンチップの総キャパシタンスを少なくとも許容できるレベルに維持しつつ、同時に個々のコンデンサの寸法を縮小することにある。品質の高い誘電体を使用することもできるが、材料と製造のコストを招いてしまう。プレート間隔を短くすることも考えられるが、絶縁破壊のリスクが増大してしまう。

デカップリングを改善するための従来の１つの手法として、ダイに提供するキャパシタンス自体（raw）を大きくする方法がある。しかし、この手法は、実装密度の要件に厳しく拘束されるか、あるいはダイサイズの大型化につながる。

本発明は、上記の問題の一部を解決することを対象としている。

本発明の一態様によれば、少なくとも２本の非直線状のストリップを有する第１のコンデンサプレートを形成するステップと、前記第１のコンデンサプレートの前記少なくとも２本の非直線状のストリップの間に配置された非直線状のストリップを有する第２のコンデンサプレートを形成するステップと、を含む、製造方法が提供される。前記第２のコンデンサプレートの前記非直線状のストリップと前記第１のコンデンサプレートの前記少なくとも２本の非直線状のストリップの間に誘電体が提供される。

本発明の別の態様によれば、第１の複数の積層された導体構造を有する第１のコンデンサプレートを形成するステップと、前記第１の複数の導体構造の近くに配置された第２の複数の積層された導体構造を有する第２のコンデンサプレートを形成するステップとを含む、製造方法が提供される。前記第１の複数の導体構造と前記第２の複数の導体構造の間に誘電体が形成される。

本発明の別の態様によれば、半導体チップを提供するステップと、前記半導体チップに、第１の開口を有する第１のコンデンサプレートを形成するステップとを含む、製造方法が提供される。前記第１のコンデンサプレートの前記第１の開口内にコンデンサ誘電体が形成される。前記コンデンサ誘電体は、第２の開口を有する。前記コンデンサ誘電体の前記第２の開口内に第２のコンデンサプレートが形成される。

本発明の別の態様によれば、少なくとも２本の非直線状のストリップを有する第１のコンデンサプレートと、前記第１のコンデンサプレートの前記少なくとも２本の非直線状のストリップの間に配置された非直線状のストリップを有する第２のコンデンサプレートとを有する装置が提供される。前記第２のコンデンサプレートの前記非直線状のストリップと前記第１のコンデンサプレートの前記少なくとも２本のストリップ間に誘電体が配置される。

本発明の別の態様によれば、第１の複数の積層された導体構造を有する第１のコンデンサプレートと、前記第１の複数の導体構造の近くに配置された第２の複数の積層された導体構造を有する第２のコンデンサプレートとを備える装置が提供される。前記第１の複数の導体構造と前記第２の複数の導体構造の間に誘電体が配置される。

従来のくし（コーム）形の複数のプレートコンデンサの斜視図。 図１の断面２−２における断面図。 複数プレートコンデンサの例示的な実施形態の斜視図。 図３の断面４−４における断面図。 図４と似ているが、コンデンサの別の例示的な実施形態の断面図。 図５と似ているが、コンデンサの更に別の例示的な実施形態の断面図。 コンデンサの別の例示的な実施形態の斜視図。 図７の断面８−８における断面図。 入れ子状のプレートを組み込んでいるコンデンサの別の例示的な実施形態の斜視図。 本発明のコンデンサの実施形態を用いた例示的な半導体チップの斜視図。

以下の詳細な説明を読み、添付図面を参照することにより、本発明の前述の利点と他の利点が明らかになるであろう。

以下で説明する図面において、同じ要素が複数の図面で使用される場合、通常は、同じ参照番号が繰り返し用いられる。次に図面、より詳細には図１を参照すると、従来のくし（コーム）状の複数プレートコンデンサ１０の斜視図が示される。電極１５は、電極２５内、詳細には２本のストリップ３０，３５の中に入れ子にされた長尺状のストリップ２０を有する。ストリップ２０，３０，３５の間に、誘電材料４０が挟み込まれている。電極対１５，２５の下に、プレート４５，５０、および５５，６０の続く対が積層されている。コンデンサ誘電体４０は、電極１５と２５を分離しているだけではなく、スタック内の各種の電極、すなわち、電極１５と２５、その下の次の電極対４５と５０などを分離している。電極１５と２５は厚さＸ_１を有する。電極対１５，２５と、下にある次の電極対３５，４５から縦間隔Ｘ_２だけ離れている。コンデンサ１の全長はＬ、幅はＷ、厚さはＤである。

従来のコンデンサ１０に関する更に詳しい詳細は、次に図２を参照すれば理解できるであろう。この図は、断面２−２における図１の断面図である。図２を参照する前に、図１の断面２−２が電極対１５，２５と、電極１５と２５の間に存在するコンデンサ誘電体４０の一部を通っていることに留意することが重要である。これを背景知識として、次に、図２に留意されたい。電極１５と２５の総フリンジキャパシタンスＣ_{Ｆringe１５−−２５}は、以下の式によって与えられる。

ここで、κは誘電材料４０の誘電率、ε_０は、約８．８５×１０^−１２Ｃ^２／Ｎ・ｍ^２の誘電定数（Ｃはクーロン、Ｎはニュートン、ｍはメートル）、Ａ_{ｏｖｅｒｌａｐ１５−−２５}は電極１５，２５間の重なり部の面積、Ｙ_{１５−−２５}は、電極１５，２５間のギャップである。更に詳細に電極１５と２５の間の重複Ａ_{ｏｖｅｒｌａｐ１５−−２５}の面積を表すために、電極２５上の点Ａ、Ｂ、Ｃ、Ｄ、ＥおよびＦが、図２に示されている。電極１５，２５間の重なり部の面積は、線分ＡＢ（バー）、ＢＣ（バー）、ＣＤ（バー）、ＤＥ（バー）、ＥＦ（バー）の合計に、図１に示した厚さＸ_１を掛けることで与えられる。つまり、以下のようになる。

２つの電極（例えば電極２５，４５）のプレート間キャパシタンスＣ_{２５−−４５}は、電極２５の面積Ａ_２５を、電極２５と下にある次の電極４５との間のギャップＸ_２で割った値に比例する。電極２５の面積Ａ_２５を説明するために、２点以上Ｇ，Ｈが図２に定義されている。このように、電極２５の面積Ａ_２５は、線分ＡＢ（バー）、ＢＣ（バー）、ＣＤ（バー）、ＤＥ（バー）、ＥＦ（バー）、ＦＧ（バー）、ＧＨ（バー）およびＨＡ（バー）に囲まれた面積として定義される。図１および２に示される従来のコーム式のコンデンサ１０の注目すべき特徴は、ストリップ（例えば電極１５のストリップ２０および電極２５のストリップ３０，３５）が直線状であるという点にある。

コンデンサに必要な面積を実質的に増やすことなく、高いキャパシタンスを提供するコンデンサ６５の例示的な実施形態は、次に図３を参照することによって理解できるであろう。この図は斜視図である。コンデンサ６５はオンチップで使用される、すなわち、半導体チップの一体化された構成要素として、または、他の電子デバイス（例えばプリント回路基板または他のデバイス）と結合されうる別個のデバイスとして使用されうる。例示的なコンデンサ６５は、電極対７０，７５、８０，８５および９０，９５からなることができる。電極対７０，７５のほか、他の対８０，８５および対９０，９５は、電極７０が、電極７５のストリップ１０５，１１０の中に入れ子にされたストリップ１００を有するという点においてくし（コーム）状である。コンデンサ誘電体１１５が、電極７０，７５の間のほか、コンデンサ６５の下の電極対８０，８５および電極対９０，９５の間にも挟み込まれる。コンデンサ誘電体１１５は、電極７０と７５を分離しているだけではなく、スタック内の各種の電極、すなわち、電極８０と８５、その下の次の電極対９０と９５などを分離している。コンデンサ誘電体１１５は、必要に応じて、一体化された構造でも、複数の絶縁層から構成されていてもよい。電極７０と７５は厚さＸ_３を有する。電極対７０，７５は、下にある次の電極対８０，８５から縦間隔Ｘ_４だけ離れている。図１，２に示した従来のコーム状コンデンサとは異なり、この例示的な実施形態のコンデンサ６５は、非直線状のストリップ（例えば、ストリップ１００，１０５，１１０）を有する電極を有する。非直線状のストリップ１００，１０５，１１０は、重なり面積がより大きくなり、このため、線ストリップを利用する従来のコーム状コンデンサよりも、所定の総コンデンササイズに対するフリンジキャパシタンスが大きくなる。この説明のために、コンデンサ６５は、全長Ｌ、幅Ｗおよび厚さＤが、図１，２に示す従来のコンデンサ１０と同じであると仮定する。

コンデンサ６５に関する更に詳しい詳細は、次に図４を参照すれば理解できるであろう。この図は、断面４−４における図３の断面図である。図１の断面４−４は、電極対７０，７５と、電極７０，７５と同じ位置に存在するコンデンサ誘電体１１５の一部とを通っていることを思い出されたい。次に図４を参照されたい。上で説明したように、電極７５のストリップ１０５，１１０と電極７０のストリップ１００とは非直線状である。この例示的な実施形態では、ストリップ１０５，１１０，１１５は、キャパシタンスのために、直線状の噛み合いストリップの相当する組よりも、重なり面積が大きくなる略円弧形状を有する。電極７０，７５のフリンジキャパシタンスＣ_{Ｆｒｉｎｇｅ７０−−７５}は、以下の式によって与えられる。

ここで、κは誘電材料１１５の誘電率、ε_０は、約８．８５×１０^−１２Ｃ^２／Ｎ・ｍ^２の誘電定数、Ａ_{７０−−７５}は電極７０，７５間の重なり部の面積、Ｙ_{１５−−２５}は、電極７０，７５間のギャップである。更に詳細に電極７０と７５の間の重複Ａ_{ｏｖｅｒｌａｐ７５−−７５}の面積を表すために、電極２５上の点Ａ’、Ｂ’、Ｃ’、Ｄ’、Ｅ’およびＦ’が、図４に示されている。電極７０と７５間の重なり部の面積は、線分Ａ’Ｂ’ （バー）、点Ｂ’と点Ｃ’間の円弧Ｓ_Ｂ’Ｃ’、線分Ｃ’Ｄ’ （バー）、点Ｄ’と点Ｅ’間の円弧Ｓ_Ｄ’Ｅ’および線分Ｅ’Ｆ’ （バー）の合計に、図３に示した厚さＸ_３を掛けることによって得られる。すなわち、以下のようになる。

ストリップ１００，１０５，１１０が非直線状であり、このため、相当する従来の直線状タイプのストリップよりも周囲長が長いということは、全体のサイズが同等の直線状タイプのコームコンデンサで得られるよりも、フリンジキャパシタンスのための重なり面積が大きいことを意味する。当然、プレート間キャパシタンス（すなわち、例えばプレート７５，８５間のキャパシタンス）は、プレート７５の面積にεε_０を掛けて、これをプレート７５，８５間の間隔Ｘ_４で割ることで得られる。プレート７５の面積は、上述の線分Ａ’Ｂ’ （バー）、点Ｂ’と点Ｃ’間の円弧Ｓ_Ｂ’Ｃ’、線分Ｃ’Ｄ’ （バー）、点Ｄ’と点Ｅ’間の円弧Ｓ_Ｄ’Ｅ’および線分Ｅ’Ｆ’ （バー）に囲まれている面積に加えて、点Ｆ’からＧ’、点ＧからからＨ’、点Ｈ’からＡ’の周囲に囲まれている面積によって与えられる。コンデンサ６５は、従来のコンデンサ１０とほぼ同じ体積Ｌ×Ｗ×Ｄにおいて、より高い総キャパシタンスを与えることができる。このため、半導体製造プロセスがより小さなノードに微細化される場合のように、コンデンサ６５のサイズを微細化しなければならない場合に、小さな形状でも有用なレベルのキャパシタンスを維持することができる。

非直線状の噛み合いストリップを利用するコンデンサ１６５の別の例示的な実施形態が図５に示される。この例示的な実施形態では、例示的なコンデンサ１６５が、図４に示した断面図と同様の断面図で示されている。ここで、２つの電極１７０，１７５が、ストリップ２００，２０５，２１０が噛み合わされ、コンデンサ誘電体２１５によって電気的に絶縁されて図示されている。上で開示した実施形態と同様に、電極１７０，１７５は、従来の直線状ストリップコンデンサよりも、キャパシタンスのための有効重なり面積が大きい非直線状のストリップ２００，２０５，２１０を有する。本実施形態では、ストリップ２００，２０５，２１０は波形状を有する。

別の例示的な実施形態の断面図が、図６に示されている。ここでも、コンデンサ２６５は、図４，５のような断面図で示されている。コンデンサ２６５は、電極２７０と電極２７５とを有する。電極２７０は、電極２７５の対応するストリップの組３１５，３２０，３２５と噛み合わせられているが、コンデンサ誘電体３３０によって分離されている一組のストリップ３０５，３１０を有する。ストリップ３０５，３１０，３１５，３２０，３２５は、形状が非直線状である。あるストリップ（ストリップ３１５など）は、円弧と階段を組み合わせた形状を有し、この場合も、従来の直線状タイプの電極ストリップよりも、フリンジキャパシタンスのための重なり面積が非常に大きくなる。現在のリソグラフィプロセスとレチクルは、さまざまな回路の特徴を形成するために多角形形状の組み合わせを使用することが多いため、階段形状は、カーブのみの形状よりも、リソグラフィでパターニングするのがより容易でありうる。所定の電極に対するストリップの数は、１つ以上でもよく、実際、設計者の裁量により何個でもよい。実際、本明細書に開示の例示的な実施形態のいずれも、所定の電極に対して１つ以上のストリップを使用することができる。本明細書に開示の非直線状のストリップを使用するコンデンサは、必要に応じて１つ以上のレベルのプレートを有してもよい。

次に図７を参照すると、この図は、誘電体４３０によって相互に電気的に絶縁されている、複数のプレート３７０，３７５，３８０，３８５，３９０，３９５，４００，４０５，４１０，４１５，４２０，４２５を有するコンデンサ３６５の別の例示的な実施形態の斜視図である。コンデンサ３６５自体が他の何らかの電子デバイス（集積回路など）で外部的で使用されうる、ほかの何らかの構造であってもよいという点で、誘電体４３０は別個の構造でもよい。任意選択で、誘電体４３０が、例えば半導体チップにおいて使用されるような、大きな１層以上の誘電性の層の一部でもよい。誘電材料４３０があるため、図７ではプレート３７０等の一部しかみることができない。このため、プレート３７０，３７５，３８０，３８５，３９０，３９５，４００，４０５，４１０，４１５，４２０，４２５の例示的な構造を示すために、プレート４１０を、コンデンサから分解した状態で図示している。プレート４１０は、１つ以上（本例では４つ）の導体構造４３５，４４０，４４５，４５０からなり、これらは、ほかの３つの導体構造４５５，４６０，４６５によって相互接続されている。プレート４１０と隣接するプレート（プレート４１５など）間のフリンジキャパシタンスＣ_{Ｆｒｉｎｇｅ４１０−−４１５}は、プレート４１０と４１５の重なり面積Ａ_{ｏｖｅｒｌａｐ４１０−−４１５}の関数である。プレート４１０と４１５の重なり面積Ａ_{ｏｖｅｒｌａｐ４１０−−４１５}は、表面Ｍ，Ｎ，Ｏ，Ｐ，Ｑ，Ｒ，Ｔの合計面積となる。導体構造４３５，４４０，４４５，４５０が実質的に同一であり、導体構造４５５，４６０，４６５が実質的に同一である場合、表面Ｍの寸法はｗ_Ｍ、ｄ_Ｍ、表面Ｎの寸法はｗ_Ｎ、ｄ_Ｎとなり、重なり面積は以下のように単純化される。

このコンデンサとプレート３７０等に関する更に詳しい詳細は、次に図８を参照すれば理解できるであろう。この図は、断面８−８における図７の断面図である。図７の断面８−８の位置が、プレート４１０，４１５，４２０，４２５が断面でみえる位置にある点に留意されたい。これを背景知識として、次に、図８に留意されたい。上で説明したように、電極４１０は、導体構造４３５，４４０，４４５，４５０からなり、これらは、導体構造４５５，４６０，４６５によって相互接続されている。プレート４１５は、同様に、縦に連続して配置された導体構造４６７，４７０，４７５，４８０からなり、これらは、ほかの３つの導体構造４８５，４９０，４９５によって相互接続されている。他のプレート４２０，４２５も同様に構成されうるが、これらの個々の構成要素には特に符号を付していない。導体構造４３５と４６７間のギャップｘ_５と、導体構造４５５と４８５間のギャップｘ_６に留意されたい。導体構造４３５，４４０，４４５，４５０のサイズが、導体構造４５５，４６０，４７０のサイズに近い場合、ギャップｘ_５とｘ_６とを数学的に同等に扱うことができ、プレート４１０，４１５間のギャップはｘ_５として扱うことができる。

プレート４１０，４１５などの２つの隣接するプレートのフリンジキャパシタンスは、以下の式によって与えられる。

式５からＡ_{ｏｖｅｒｌａｐ４１０−−４１５}を除くと、以下が得られる。

例えば、プレート３７５およびプレート３９０の両方と共にフリンジキャパシタンスを示すプレート３７０など、総キャパシタンスを上げるために、さまざまなプレートが重なり合う、プレート３７０，３７５，３８０，３８５，３９０，３９５，４００，４０５，４１０，４１５，４２０，４２５の配列を提供することによって、比較的小さな容積に多くのキャパシタンスを与えることができ、この点は特にオンチップコンデンサの用途において有用となりうる。

上記したように、コンデンサ誘電体４３０は、一体の構造でも、あるいは、図８に示したような、複数の積層された絶縁材料層５００，５０５，５１０，５１５からなってもよい。このタイプの構成は、半導体チップのための既存のリソグラフィ製造工程フローにコンデンサ３６５の製造を入れることが望ましい場合に有用となりうる。例えば、誘電体５００，５０５，５１０，５１５のさまざまな層は、半導体チップで頻繁に用いられる各種の層間誘電体層と共に作製することができる。このことは、プレート４１０，４１５の複数の導体４３５，４４０，４４５，４５０や、導体４６５，４７０，４７５，４８０の製造についても当てはまり、これらの導体は、例えば半導体チップの上に他の構造を形成するために使用されるのと同じリソグラフィステップと、材料の堆積および除去ステップとを使用して形成することができる。同様に、導体構造４５５，４６０，４６５は、縦方向に離して設けた導体層の間に縦の相互接続を形成するために使用されるビアとして作成することができる。

プレート３７０，３７５，３８０，３８５，３９０，３９５，４００，４０５，４１０，４１５，４２０，４２５の数および配列とその構成とは変更してもよい。例えば、プレート３７０，３７５，３８０，３８５，３９０，３９５，４００，４０５，４１０，４１５，４２０，４２５の構成要素を、箱状の構造として示した。しかし、矩形以外の形状も使用することができる。更に、２つの所定のプレートは構造が同じでなくてもよい。

本明細書に開示した実施形態のいずれについても、電極またはプレートは、銅、アルミニウム、金、パラジウム、銀、白金、ｐ型またはｎ型ドープポリシリコン、これらの組合せなどの、各種の導電材料から形成されうる。各種製造技術を使用することができ、これには、例えば、めっき法、ステンシル法、物理気相成長法、化学気相成長法などがある。設計のニーズに合わせてプレートの厚さを変えることができる。例示的な実施形態では、プレートの厚さは、約０．３〜０．８ミクロンなどである。コンデンサ誘電材料は、例えば、シリコンの酸化物、窒化シリコン、各種のｈｉｇｈ−ｋ誘電体、テトラエチルオルソシリケート、ボロフォスフォシリケートガラス、ポリマー材料などでもよい。例えば、スピンコーティング、化学気相成長法、熱酸化などの各種製造技術を使用することができる。設計のニーズに合わせてコンデンサ誘電体の厚さを変えることができる。例示的な実施形態では、コンデンサ誘電体の厚さは、約０．３〜０．８ミクロンなどである。

別の例示的なコンデンサは、次に図９を参照すれば理解できるであろう。この図は斜視図である。コンデンサ５６５は、コンデンサ５６５から分解した状態で図示されている２つの入れ子状のコンデンサ５７０，５７５を有しうる。コンデンサ５７０は、中実の矩形長尺状のコンデンサプレート５８０が、矩形のシェルコンデンサ誘電体５８５の開口５８３内に入れ子にされうる入れ子状の構成である。このコンデンサ誘電体も、矩形のシェルコンデンサプレート５９０の開口５８７内に入れ子にされている。コンデンサ５７５は、中実の円筒状プレート５９５が、円筒形のコンデンサ誘電体６００内に入れ子にされて構成されうる。コンデンサ誘電体６００も、円筒状のプレート６０５内に入れ子にされている。当業者は、コンデンサ５７０，５７５などの１つを形成するために、３枚以上のプレートが入れ子にされていれば十分であることを認めるであろう。また、矩形または円筒形以外の形状も使用することができる。任意選択で、所定のプレートが、図７，８に示し、これに関して説明したタイプの複数の導体の構成として構成されてもよい。２つのコンデンサおよび５７０，５７５のみがコンデンサ５６５の全体を構成しているが、コンデンサ５６５の全体を構成するコンデンサの数が変わってもよいことを理解すべきである。また、コンデンサ５７０および／またはコンデンサ５７５の複数の複製を、垂直に積層してもよい。コンデンサ５７０，５７５の構成要素は、本明細書において他の実施形態に開示したのと同じ同一材料およびプロセスを使用して形成されうる。

本明細書に開示の実施形態のいずれも、さまざまな場面（context）で使用することができる。この点に関して、図１０は、半導体チップ６１０の分解斜視図を示す。半導体チップ６１０は、例えばマイクロプロセッサ、グラフィックプロセッサ、特定用途向け集積回路、メモリデバイスなどの電子機器に使用される多数の異なる回路形式デバイスのいずれかであり、シングルコアまたはマルチコアでもよい。本明細書に開示のコンデンサのいずれも、半導体チップ５２０に搭載または結合することができる。例えば４種類のコンデンサ６５，２６５，３６５，５６５を、半導体チップ６１０に結合または搭載することができる。半導体チップ６１０は、コンピューティングデバイス６１５に接続することができ、コンピューティングデバイス６１５は、例えば、デジタルテレビジョン、ハンドヘルドモバイルデバイス、パーソナルコンピュータ、サーバ、メモリデバイス、グラフィックカードなどのアドインボードまたは半導体を使用する他のどのようなコンピューティングデバイスなどである。

本発明は、種々の変形および代替形態を取りうるが、その特定の実施形態が、図面に例として図示され、ここに詳細に記載されているに過ぎない。しかし、本発明が、開示された特定の形態に限定されることを意図するものではないことを理解すべきである。そうではなく、本発明は、添付の特許請求の範囲によって規定される本発明の趣旨ならびに範囲に含まれる全ての変形例、均等物および代替例を含む。

本発明の例示的な実施形態において上で説明したコンデンサを提供するデバイスのハードウェア実装に加えて、このようなデバイスは、例えば、ソフトウェア（例えば、計算機可読プログラムコード）を格納するように構成されたコンピュータ使用可能（例えば、読み出し可能）媒体に配置されたソフトウェアとして実装されてもよい。プログラムコードにより、本発明の実施形態を、（ｉ）本明細書に開示の装置および方法の機能（例えば、キャパシタンスを提供するためのシステムおよび方法）、（ｉｉ）本明細書に開示のシステムおよび方法の製造（例えば、コンデンサ構造を提供することが可能とされるデバイスの製造）、ならびに（ｉｉｉ）本明細書に開示のシステムおよび方法の機能と製造の組み合わせの実施形態、を含む実施が可能となる。

例えば、これは、汎用プログラミング言語（例えばＣまたはＣ＋＋）、Ｖｅｒｉｌｏｇ、Ｖｅｒｉｌｏｇ−Ａ、ＨＤＬ、ＶＨＤＬ、アルテラＨＤＬ（ＡＨＤＬ）などのハードウェア記述言語（ＨＤＬ）、あるいは他の利用可能なプログラミングおよび／またはスケマチックキャプチャツール（例えば回路キャプチャツール）を使用して行うことができる。プログラムコードは、半導体、磁気ディスク、光ディスク（例えばＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ）などの任意の公知のコンピュータ使用可能媒体において、コンピュータ使用可能（例えば、読み出し可能）伝送媒体（搬送波、あるいはデジタル、光またはアナログベースの媒体を含む他の任意の媒体など）に実装されたコンピュータデータ信号として配置されうる。このようにして、コードは、インターネットおよびインターネットを含む通信網を介して送信されうる。上で説明したシステムおよび手法により達成される機能および／または提供される構造が、プログラムコードに実装され、集積回路の製造の一環として、ハードウェアに変換されうるコア（例えばメディア処理コア）に表現することができると理解される。

Claims (4)

1. 半導体チップを提供するステップと、
   前記半導体チップに、第１の穴を有する第１のコンデンサプレートを形成するステップと、
   前記第１コンデンサプレートの前記第１の穴に、第２の穴を有するコンデンサ誘電体を形成するステップと、
   前記コンデンサ誘電体の前記第２の穴内に第２のコンデンサプレートを形成するステップとを含む、製造方法。
2. 前記第１のコンデンサプレートを形成するステップは第１のシェルを形成するステップを含み、前記コンデンサ誘電体を形成するステップは第２のシェルを形成するステップを含む、請求項１に記載の方法。
3. 前記方法はハードウェア記述言語命令を生成することによって実行される、請求項１に記載の方法。
4. 前記第１のシェルおよび第２のシェルを形成するステップは、第１の矩形のシェルおよび第２の矩形のシェルを形成するステップを含む、請求項２に記載の方法。

Images