JP2015133905A - コントローラ - Google Patents
コントローラ Download PDFInfo
- Publication number
- JP2015133905A JP2015133905A JP2015064364A JP2015064364A JP2015133905A JP 2015133905 A JP2015133905 A JP 2015133905A JP 2015064364 A JP2015064364 A JP 2015064364A JP 2015064364 A JP2015064364 A JP 2015064364A JP 2015133905 A JP2015133905 A JP 2015133905A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- mcu
- control
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
- Power Sources (AREA)
Abstract
Description
[第1の実施形態]
(半導体システム構成)
図1は、本発明の実施形態の半導体システムの構成を表わす図である。
コントローラ1は、PIN制御部6と、フラッシュメモリ7と、パラメータレジスタ8と、パフォーマンスレジスタ9と、MCU5と、PMBUS(Power Management Bus)インターフェイス10と、SVID(Serial VID)コマンド判定回路12と、ハードロジック電源制御回路13と、アナログ電源制御回路11と、電源異常監視回路2と、入力部152と、出力部153とを備える。
PMBUSインターフェイス10は、PMBUSを通じて、外部のシステム制御部27から信号を受けるとともに、外部のシステム制御部27へ信号を出力する。
パワーステート指示値レジスタ19は、パワーステート制御時のパワーステートモードの指定値を記憶する。
電源異常監視回路2は、電圧コンパレータ4と、電源異常監視部3とを備える。
ここでは、各電圧レギュレータ30−1〜30−3はそれぞれ、1つのパッケージに収められている。
PWM比較器31は、エラーアンプ23の出力である誤差信号をもとにPWM信号を出力する。
放電モードとは、DC−DC変換器33をオフ状態に保ったまま、CPUなどで電荷が放電されていくことで、CPU電圧線の電圧VSEN1を特定の電圧に下げるモードである。
図2は、放電処理の手順を表わすフローチャートである。
コントローラ1のチップと電圧レギュレータ30を構成するチップの組み合わせは様々であり、そこから得られる関数も組み合わせチップによって変わってくる可能性が高い。
第2の実施形態では、テレメタリ動作を説明する。テレメタリ動作とは、CPU25の電圧状態などの状態情報を定期的に調べるものであり、そのデータはコントローラ内に保持される。またCPUはコントローラからそのデータを取り出すことできる。一般にテレメタリ動作は、高速性を要求されない。また、状態情報には、電圧、電流、温度などがある。
図5は、テレメタリ動作の処理手順を表わすフローチャートである。
さらに、ここでの例では、出力電圧、出力電流、温度などの複数を定期的にチェックする例を示した。
第3の実施形態では、SVIDインターフェイスを介した通常の動作を説明する。
(電圧制御)
図7は、電圧制御動作の制御の流れを表わす図である。
図7および図8を参照して、CPU25は、電圧値Vtを指定した電圧制御コマンドをシリアル通信線へ出力する(ステップS801、図7の(1)に示す)。
これにより、高電位側の電圧VSEN1が通常指示電圧Vtになるように制御される。
また、MCU5とハードロジック電源制御回路13の両方を設けたことで、たとえばテレメタリ動作と並行して容易に通常モードである電圧制御動作を実行することができる。
パワーステート制御とは、複数の電圧レギュレータのうち動作させる電圧レギュレータ数を設定して制御するものである。
図9は、パワーステート制御の動作の制御の流れを表わす図である。
図9および図10を参照して、CPU25は、パワーステート制御コマンドをシリアル通信線へ出力する(ステップS701、図9の(1)に示す)。
また、パワーステートモードに「1」が指定された場合には、これらがパワーステート指示値レジスタ19に格納される。位相クロック生成部21は、電圧レギュレータ30−1〜30−3のうちの動作させる1つの電圧レギュレータを選択し、その電圧レギュレータに与えるクロックの位相を決定する。
このため、定期的に処理されるものの、パワーステートモードに「0」に比べ電圧レギュレーターの消費電力が下がる。
第4の実施形態では、緊急停止動作を説明する。電圧レギュレータ30−1〜30−3の出力電圧が上昇した場合には、緊急に停止させる必要があるので、MCU5を経由せずに停止処理が行なわれる。
図12は、緊急停止動作の処理手順を表わすフローチャートである。
放電モードでは、MCUを介した処理を行い、緊急停止動作時にはMCUを介さず、アナログ信号入力で可能な電圧コンパレータで高速処理が可能である。
本発明の実施形態では、電源異常監視部3は、アナログ電圧値AVが電圧閾値よりも大きいときには、位相クロック生成部21へ電圧の異常を知らせるとともに、外部に対して半導体システムの停止を要求したが、これに限定するものではない。
たとえば、コントローラ1への各信号や電源の入力、各信号の出力を止めることが容易となる。
第5の実施形態は、PMBUSを通じた制御を説明する。
図13は、PMBUSを介した命令を実行するための制御の流れを表わす図である。
図13および図14を参照して、システム制御部27は、電圧値Vtを指示した電圧制御コマンドをPMBUSへ出力する(ステップS401、図13の(1)に示す)。
DACデジタルステップ制御部20は、指示された通常指示電圧Vtを目標値とし、この目標値に達するための、次のステップでのデジタル電圧DVを出力する(ステップS403、図13の(4)に示す)。
これにより、高電位側の電圧VSEN1が通常指示電圧Vtになるように制御される。
図15は、テレメタリ動作時の制御の流れを表わす図である。
図15および図16を参照して、ADC17は、μsecオーダごとの第1のタイミングで、電圧レギュレータ30−1〜30−3の出力電圧をAD変換して、デジタル電圧値DVをMCU5へ出力する(ステップS501、図15の(1)に示す)。
第6の実施形態は、DSPによって差分を計算する構成について説明する。
図17の構成が、図1の構成と相違する点は、以下である。
第7の実施形態は、MCU5とハードロジック電源制御回路をDSPに置き換えた構成について説明する。
図18の構成が、図1の構成と相違する点は、以下である。
図19は、第8の実施形態の半導体システムの構成を表わす図である。
すなわち、第8の実施形態では、個々の電圧レギュレータ30−1〜30−3がPWM部151を有するのではなく、コントローラ71が、PWM部72を有する。つまり1チップの中にPWM部72が構成される。これによって、電圧レギュレータ73−1〜73−3が個別にPWM部を備える必要がなくなる。
第9の実施形態は、プログラムを格納する以外のフラッシュメモリの使用例を説明する。
図21は、パラメータ設定の処理手順を表わすフローチャートである。
第10の実施形態では、チップ内におけるコントローラ1を搭載する構成要素の配置を説明する。
図23を参照して、アナログ電源制御回路11内には、DAC22などの高精度を要求する回路が搭載されているため、アナログ電源制御回路11は、電源ラインの変動による特性悪化を極力防止する必要がある。
Claims (3)
- 第1の半導体装置に電源電圧を供給する電圧レギュレータを制御するコントローラであって、
前記電圧レギュレータの状態情報を表わす信号を受ける入力部と、
前記入力された信号で表わされる状態情報のデータを更新する制御部と、
前記第1の半導体装置からの要求があった場合に、前記状態情報のデータを前記第1の半導体装置へ出力するインタフェース部とを備え、
前記制御部は、前記入力部と前記インタフェース部との間に設けられたプログラムにより動作する演算回路を備え、
前記電圧レギュレータは、ハイサイドトランジスタとロウサイドトランジスタとを有し、
前記ハイサイドトランジスタと前記ロウサイドトランジスタのオン状態とオフ状態の制御により前記電源電圧を一定の電圧である通常指示電圧に保持する通常モードを備え、
前記通常モードでは、前記演算回路は介さず、論理回路を介して動作が実行される、コントローラ。 - 前記状態情報は複数の種類があり、
前記演算回路は、時分割で各状態情報を処理する、請求項1に記載のコントローラ。 - 前記状態情報は、電圧、電流、温度に関するものである、請求項2に記載のコントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015064364A JP6026584B2 (ja) | 2015-03-26 | 2015-03-26 | コントローラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015064364A JP6026584B2 (ja) | 2015-03-26 | 2015-03-26 | コントローラ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012554598A Division JP5782465B2 (ja) | 2011-01-28 | 2011-01-28 | コントローラ、および半導体システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015133905A true JP2015133905A (ja) | 2015-07-23 |
JP6026584B2 JP6026584B2 (ja) | 2016-11-16 |
Family
ID=53900694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015064364A Expired - Fee Related JP6026584B2 (ja) | 2015-03-26 | 2015-03-26 | コントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6026584B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020511110A (ja) * | 2017-02-08 | 2020-04-09 | ファラデー セミ, インコーポレイテッド | チップ埋め込み型電力変換器 |
US11557962B2 (en) | 2016-02-09 | 2023-01-17 | Faraday Semi, Inc. | Chip embedded power converters |
US11621230B2 (en) | 2019-04-17 | 2023-04-04 | Faraday Semi, Inc. | Electrical devices and methods of manufacture |
US11652062B2 (en) | 2019-02-19 | 2023-05-16 | Faraday Semi, Inc. | Chip embedded integrated voltage regulator |
US11855534B2 (en) | 2020-07-29 | 2023-12-26 | Faraday Semi, Inc. | Power converters with bootstrap |
US11990839B2 (en) | 2022-06-21 | 2024-05-21 | Faraday Semi, Inc. | Power converters with large duty cycles |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7389707B2 (ja) | 2020-04-28 | 2023-11-30 | 三協立山株式会社 | 建具 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005301476A (ja) * | 2004-04-08 | 2005-10-27 | Hitachi Ltd | 給電制御システム、及び記憶装置 |
JP2008011655A (ja) * | 2006-06-29 | 2008-01-17 | Hitachi High-Technologies Corp | パルスモータ制御装置 |
JP2008017625A (ja) * | 2006-07-06 | 2008-01-24 | Renesas Technology Corp | 半導体装置とスイッチング電源装置 |
JP2008097382A (ja) * | 2006-10-12 | 2008-04-24 | Ricoh Co Ltd | 画像形成システムおよびホスト装置 |
JP2010268239A (ja) * | 2009-05-14 | 2010-11-25 | Panasonic Electric Works Co Ltd | データ伝送装置及びそれを用いた制御装置、センサー装置、照明装置、照明制御システム |
-
2015
- 2015-03-26 JP JP2015064364A patent/JP6026584B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005301476A (ja) * | 2004-04-08 | 2005-10-27 | Hitachi Ltd | 給電制御システム、及び記憶装置 |
JP2008011655A (ja) * | 2006-06-29 | 2008-01-17 | Hitachi High-Technologies Corp | パルスモータ制御装置 |
JP2008017625A (ja) * | 2006-07-06 | 2008-01-24 | Renesas Technology Corp | 半導体装置とスイッチング電源装置 |
JP2008097382A (ja) * | 2006-10-12 | 2008-04-24 | Ricoh Co Ltd | 画像形成システムおよびホスト装置 |
JP2010268239A (ja) * | 2009-05-14 | 2010-11-25 | Panasonic Electric Works Co Ltd | データ伝送装置及びそれを用いた制御装置、センサー装置、照明装置、照明制御システム |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11557962B2 (en) | 2016-02-09 | 2023-01-17 | Faraday Semi, Inc. | Chip embedded power converters |
US11996770B2 (en) | 2016-02-09 | 2024-05-28 | Faraday Semi, Inc. | Chip embedded power converters |
JP2020511110A (ja) * | 2017-02-08 | 2020-04-09 | ファラデー セミ, インコーポレイテッド | チップ埋め込み型電力変換器 |
JP7221221B2 (ja) | 2017-02-08 | 2023-02-13 | ファラデー セミ, インコーポレイテッド | チップ埋め込み型電力変換器 |
US11652062B2 (en) | 2019-02-19 | 2023-05-16 | Faraday Semi, Inc. | Chip embedded integrated voltage regulator |
US11621230B2 (en) | 2019-04-17 | 2023-04-04 | Faraday Semi, Inc. | Electrical devices and methods of manufacture |
US11855534B2 (en) | 2020-07-29 | 2023-12-26 | Faraday Semi, Inc. | Power converters with bootstrap |
US11990839B2 (en) | 2022-06-21 | 2024-05-21 | Faraday Semi, Inc. | Power converters with large duty cycles |
Also Published As
Publication number | Publication date |
---|---|
JP6026584B2 (ja) | 2016-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6026584B2 (ja) | コントローラ | |
JP5782465B2 (ja) | コントローラ、および半導体システム | |
JP6214924B2 (ja) | コントローラ及びコントローラを有するシステム | |
US9436249B2 (en) | Rack and power controlling method thereof | |
US9541975B2 (en) | Semiconductor device, battery pack and personal data assistant | |
WO2018001328A1 (zh) | 电源调整装置及方法、芯片***及运行芯片***的方法 | |
US9531269B2 (en) | Semiconductor device | |
JP6374575B2 (ja) | 高周波オンパッケージ電圧レギュレータ | |
US7619396B2 (en) | Thermal dissipation improved power supply arrangement and control method thereof | |
JP5904964B2 (ja) | 電源回路 | |
TW202119738A (zh) | 具有分段線性負載線的電壓調節器 | |
US10461721B2 (en) | Semiconductor apparatus, degradation value determination system and processing system | |
US10033355B2 (en) | Electric power supply device and semiconductor device | |
JP6374067B2 (ja) | 半導体装置、電池パック、及び携帯端末 | |
US20160062427A1 (en) | Pulse width modulation based real-time clock system and associated method | |
US9354695B2 (en) | Power supply apparatus, processing apparatus, and information processing system | |
JP2008258377A (ja) | 半導体集積回路 | |
JP2018042082A (ja) | 半導体装置及びad変換装置 | |
JP2014072970A (ja) | コントローラ及びコントローラを有するシステム | |
US20130159746A1 (en) | Data processing device and data processing system | |
US20240154514A1 (en) | Current equalization and reconfigurable double control loop for voltage regulators | |
JP6834523B2 (ja) | 電子制御装置 | |
JP2013150453A (ja) | コントーラ | |
US20140285168A1 (en) | Adjustable voltage output device and adjustment method of operating voltage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160223 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161012 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6026584 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |