JP2008011655A - パルスモータ制御装置 - Google Patents

Abstract

【課題】駆動パルスの精度を確保しつつ、高速な駆動パルスを制御可能なパルスモータ制御装置を実現する。
【解決手段】オシレータ２３は一定周期で発振しレジスタ２４の値をオシレータ２３のクロックに従い現レジスタ値に定数ｎを加えた値に更新する。レジスタ値は波形テーブル２５のアドレスを示し出力波形の１周期分を均等分割した際の振幅相当データを格納する。レジスタ２４が５ビット、定数ｎが「１」なら３２クロックで１周期正弦波となる。ｎが「２」なら３２クロックで２周期で出力正弦波はオシレータ２３の周波数のｎ／３２倍となる。オシレータ２３の周波数をＦ、レジスタ２４のビット数をｂ、定数をｎ、得られる周波数をｆとするとｆ＝（Ｆ／２^ｂ）・ｎとなりオシレータ２３の周波数Ｆを変更することなくレジスタ２４のビット数ｂを大とすることでパルス速度ｆの分解能を調節できる。
【選択図】図１

Description

本発明は、アクチュエータとして使用されるパルスモータの制御装置に関する。

半導体メーカなどで使用される製造装置・検査装置・評価装置や、医療分野で用いられている自動分析装置などでは、コストや制御の容易さの点からアクチュエータとしてパルスモータを使用する場合が多い。

パルスモータのパルス制御方式としては、マイコンにより実現されるデジタル制御方式があり、このデジタル制御には割込み周期制御やベース周期制御がある。

割り込み周期制御は、マイコンの時間割り込み機能、又は角度割り込み機能を使用した制御であり、同制御では、一定の時間周期又は一定の角度周期で割り込み処理が起動される。

また、ベース周期制御は、マイコンのベースルーチンで周期処理される制御であり、同制御では、ベースルーチン内の所定ステップに到達すると、当該ステップにて上記同様、駆動パルスが操作され、ステッピングモータが駆動される。

マイコンによるデジタル制御では、ソフトウエア処理の割り込み等で駆動パルスをその都度操作する方式があるが、特許文献１には、割り込み処理による周期処理の起動待ちを解消する技術が記載されている。この特許文献１に記載の技術は、マイコンに複数のタイマを内蔵し、複数のタイマにセットした時刻によりステッピングモータへの相毎の駆動パルスを操作して、上記処理待ちを解消している。

また、特許文献２には、パルスモータの制御において、速度データのうち、定速モードデータについては、１つの速度データのみ、メモリに格納し、これを繰り返して用いて制御することにより、定速度モードの速度データ量を減少して、メモリの格納領域の低減を図る技術が記載されている。

特開２００２−１８６２８９号公報 特開２００２−１０９５７６号公報

ところで、半導体製造装置・検査装置・評価装置においては、工場内のインライン化、半導体プロセスの微細化が進むに従って、各装置に対し、高スループット化、高精度化が求められる。それに対応するため、各装置に搭載されているウェハステージのような位置決め装置についても、駆動パルスの精度を確保しつつ、アクチュエータであるパルスモータを高速に制御することが必要となってきている。

一般的にパルスモータを高速に目標位置まで駆動させる際に、スローアップ・スローダウン制御を実施して、パルスモータの動作速度を多段に切り換える必要がある。これに対し、上記マイコンによるデジタル制御では、更なる高速制御を行う上で以下のような問題がある。

第１に、マイコンのタイマ機能を使用して駆動パルスを操作する場合、駆動パルスの所定時間周期に相当する値をタイマに設定する。一般的にマイコン内蔵のタイマ機能はビット数は固定であり、ベースクロック周波数も動作中固定である。ここで、タイマのビット数を「３」、ベースクロックを「Ｆ」とすると、設定できる時間周期は周期が長い順に、7/Ｆ、 6/Ｆ、 5/Ｆ、 4/Ｆ、 3/Ｆ、 2/Ｆ、 1/Ｆとなる離散値であり、隣り合う各時間周期の差分は各1/Ｆである。

これを駆動パルスの速度に置き換えると、速度が遅い順に、Ｆ/7、Ｆ/6、Ｆ/5、Ｆ/4、Ｆ/3、Ｆ/2、Ｆとなるが、隣り合う各速度の差分はＦ/42、 Ｆ/30、 Ｆ/12、 Ｆ/6、 Ｆ/2となり各速度間で均一ではなく、高速な駆動パルスを操作する場合、低速な駆動パルスを操作する場合と比べて、設定できる速度の分解能は速度は低下することになる。

速度の分解能が低下すると、急峻な速度変化が発生し、それにより機構部の振動、パルスモータの脱調が引き起こされる等、制御性が低下する。つまり、従来の技術では、操作する駆動パルスが高速になるにつれて、制御性が低下する問題がある。

制御性の低下を抑えるため、比較的速度の遅い領域で駆動パルスの操作を行ったり、ベースクロックを高速化することが考えられるが、ベースクロックを高速化した場合、低速な駆動パルスに支障が出ないよう、同時にタイマのビット数を拡張することも同時に行う必要がある。

しかしながら、こういった対策は、ハードウェアのコスト増加を招くことになる。また、ベースクロックを動作中に変更することも考えられるが、ベースクロックの高速化は避けられない上に、各速度に対応したベースクロックの生成器が別途必要になり、ハードウェアのコスト増加の要因となる。

第２に、従来技術では所定時間周期の駆動パルスを発生させるために、駆動パルスの各エッジ毎に駆動パルス操作のための割込み処理が行われる。このため、所定時間周期内に割込み処理を完了しない場合、割込み処理待ち中は駆動パルスの操作ができないので制御誤差が発生する。

高速駆動を行う場合には、特に急峻なスローアップ・スローダウン制御を行うときには、速度変更も高頻度に行う必要があり、場合によっては駆動パルスの各エッジ毎に速度変更操作が必要になる。このため、マイコンのタイマ機能を利用した駆動パルス操作と言えども、各エッジ毎に駆動パルスの操作を行う場合と同様の制御誤差の問題が発生することになる。

つまり、従来の駆動パルス操作方法では、高速な駆動パルス操作を行う場合、制御誤差を軽減させるためには、割り込み処理待ちの頻度を下げるため駆動パルスの速度の遅い領域で駆動パルスを操作するか、マイコン自体の処理性能を高める必要がある。前者は目標とする速度性能を満たせない場合があり、後者はハードウェアのコストの増加を招くことになる。

第３に、パルスモータを使用した制御装置の制御パターンは、時間毎の駆動パルス周波数をプロットしたＶ-Ｔ曲線と呼ばれるグラフで設計される。そのため、パルスモータ制御装置に対して与えられるパラメータも初速度（初期周波数）、到達速度（到達周波数）という速度基準のパラメータが与えられる。ここで、マイコンによるデジタル制御の場合、駆動パルスの所定時間周期を最終パラメータとして使用するため、与えられた速度基準のパラメータを時間基準のパラメータに変換する必要があるが、速度は時間の逆数であるので、パラメータ変換処理で必ず除算を含んだ複雑な処理が必要になる。

パルスモータ制御装置のような組込み装置において、特に除算処理はソフトウェア或いはハードウェアの多くのリソースを必要とし、且つ処理時間もかかるため、制御誤差を拡大する要因となる。このため、従来のような時間基準のパラメータでは、パラメータ変換処理のオーバーヘッドが大きく、高速駆動パルスの操作に対して明らかに不利である。また、オーバーヘッド低減のためには高性能なマイコンや周辺回路としてパラメータ変換器の実装が必要となるが、何れの場合でも、パラメータ変換処理の複雑さであるが故に、多大なリソースが必要となる。

本発明の目的は、駆動パルスの精度を確保しつつ、高速な駆動パルスを制御可能なパルスモータ制御装置及び制御方法を実現することである。

本発明のパルスモータ制御装置においては、速度基準パルス制御部が、出力波形の一周期分の振幅データを格納し、格納した振幅データを、パルスモータの回転制御を速度指令値に従った読み出し間隔で、一定時間間隔のベースクロックに従って読み出し、速度基準パルス列として出力する。そして、速度基準パルス制御部から出力された速度基準パルス列に従って、モータドライバ部がパルスモータを駆動する信号を上記パルスモータに出力する。

本発明によれば、駆動パルスの精度を確保しつつ、高速な駆動パルスを制御可能なパルスモータ制御装置及び制御方法を実現することができる。

以下、図面を参照しつつ本発明の実施形態によるパルスモータ制御装置について説明する。なお、本発明の実施形態では、半導体の製造分野で使われている、製造装置や検査装置のウェハステージ制御装置に本発明を適用しており、ステージ装置に組み込まれるパルスモータを制御する。

図１は、本発明の一実施形態であるパルスモータ制御装置の構成図であり、図２はウェハステージ制御装置に用いられる代表的な位置決め装置の概要を示した図である。

図２において、ステージアクチュエータとしてパルスモータ１と、送りねじ機構３とを使用している。この送りねじ機構は、パルスモータ１に軸用カップリング２を介して取り付けられている。送りねじ機構３の稼動部４には制御対象であるステージ５が取り付けられており、パルスモータ１を回転させると、カップリング２によりカップリングされた送りねじ機構３が回転する。

送りねじ機構３が回転することにより、ネジ作用で回転量に比例してステージ５がガイド６に添って移動する。ここで、送りねじ機構３と稼動部４との間には隙間が存在している。送りねじ機構３が回転しても稼動部４はこの隙間が存在するため、回転直後には動き出さず、送りねじ機構３が一方向に回転しつづけこの隙間が埋まり稼動部４と送りねじ機構３とが接触した段階で初めてステージ５が動き出すことになる。

このため、送りねじ機構３の回転つまりパルスモータ１が回転し始めてから実際にステージ５が動き出すまでの間には時間的なずれが存在する。また、この隙間は送りねじ機構３のねじ切り間隔の誤差や直前の移動方向等の状態によって一定でないことがほとんどであるため、ステージ５の移動量もパルスモータ１の回転量と完全に一致することは稀である。

そのため、ステージ５には変位センサ７が取り付けられており、ステージ５の位置を把握することが可能な構成となっていることが一般的である。パルスモータ１の制御はパルスモータ制御装置８により行われる。パルスモータ制御装置８は上位制御装置９から与えられる駆動パターンパラメータ１００に従い、パルスモータ１に与える駆動パルスのパルス数及びパルス速度を、変位センサ７からの位置情報をフィードバックして制御することにより、ステージ５の位置決め制御を行う。

次に、パルスモータ１を制御するパルスモータ制御装置８の構成を図１を参照して説明する。

図１において、パルスモータ制御装置８は、大きく、制御部１０とモータドライバ部１１に分けられる。

制御部１０は、上位装置通信インターフェイス１２と、速度基準スロープ生成部１５と、速度基準パルス制御部１３と、パルス数計測器１７と、周波数計測器１８と、速度異常検出器１９を備えている。

上位装置通信インターフェイス１２は、上位制御装置９と駆動パターンパラメータ１００や各種ステータス（図省略）の授受を行う。また、速度基準スロープ生成部１５は、与えられた駆動パターンパラメータ１００と変位センサ７から得られるステージ５の現在位置情報１０２とから速度基準パルス制御器１３にパルス速度指令１０３を発行する。

また、速度基準パルス制御部１３は、パルス速度指令１０３に基づき駆動パルス１０８のパルス速度を制御する。パルス数計測器１７は、駆動パルス１０８の出力パルス数をカウントし、発行済みパルス数１０５を計測し出力する。また、周波数計測器１８は、現在出力されている駆動パルス１０８のパルス速度１０４を計測し出力する。

また、速度異常検出器１９は、速度指令１０３と現在のパルス速度１０４とを比較し、比較結果が許容される速度偏差を超える場合、上位制御装置９に対し、速度異常通知１０６を発行する。

制御部１０は、さらに、ステージ５に取り付けられた変位センサ７から得られる位置情報１０２とパルス数計測器１７が出力した発行済みパルス数１０５との偏差量１０７を計測する偏差計測器２０と、上記隙間により生じた駆動パルス数の不足を補填するパルス補填器２１と、偏差計測器２０からの偏差量１０７に基づき、速度基準パルス制御器１３に与える速度指令１０３のゲインを調節する速度ゲイン調節器２２とを備えている。

モータドライバ部１１は、制御部１０から与えられる駆動パルスをパルスモータ１の相励磁信号及び電流信号１０１に変換し、パルスモータ１を駆動する電気信号に変換する。

速度基準パルス制御器１３は、速度基準スロープ生成器１５からの速度指令１０３に基づき、駆動パルス１０８のパルス速度を制御する。その原理を図３に示す。

図３において、速度指令に基づく速度の駆動パルス１０８を出力するため、数値制御発振器の原理を利用した構成をとっている。オシレータ２３は一定周期で発振し、レジスタ２４の値がオシレータ２３のクロックに従って現在のレジスタ値に定数ｎを加えた値に更新する。レジスタ値は予め用意しておく波形テーブル２５のアドレスを示す。

波形テーブル２５には、出力波形の１周期分を均等分割した際の振幅に相当するデータを格納しておくことにより、レジスタ値が参照する波形テーブル２５に格納されているデータに相当する出力１０９が得られる。

例えば、波形テーブル２５に１周期分の正弦波を設定した場合であって、レジスタ２４のビット数が５ビットのとき、定数ｎを「１」とすると、レジスタ値は１ずつ加算されていくため、オシレータ２３の３２クロックで１周期の正弦波となる。ｎが「２」ならば、一つ飛びの値を出力するため３２クロックで２周期となる。

従って、出力される正弦波はオシレータ２３の周波数のｎ／３２倍となる。つまり、オシレータ２３の周波数をＦ（Ｈｚ）、レジスタ２４のビット数をｂ、与える定数をｎ、得られる周波数をｆ（Ｈｚ）とすると、定数ｎに１：１に対応する次式（１）に示す周波数ｆの出力が得られる。

ｆ＝（Ｆ／２^ｂ）・ｎ −−−（１）
この原理を応用して、図１に示す速度基準パルス制御器１３では波形テーブル２５に１周期分の矩形波のデータを格納しておき、定数ｎとして速度指令１０３を割り当てることにより、速度指令１０３に相当する速度の駆動パルス１０８を出力することが可能となる。

また、本方式の速度基準パルス制御器１３は、オシレータ２３が他の構成手段と兼用可能であるので、加算器２６と、レジスタ２４と、波形テーブル２５とで構成が可能である。また、矩形波を出力する際には波形テーブル２５は「０」と「１」の情報のみで良いため、レジスタ２４の値に「０」、「１」の情報を付加させることにより省略することが可能である。そのため、必要とするハードウェアは加算器２６とレジスタ２４のみとなるため、従来のタイマを使用した方式と比較して、少ないりソースで構成することができる。

更に、本方式の速度基準パルス制御器１３は、オシレータ２３の周波数Ｆを変更することなく、レジスタ２４のビット数ｂを大きくすることにより得られるパルス速度ｆの分解能を調節できる。

これに対して、従来技術における、マイコンのタイマ機能を利用したパルス制御方法では、オシレータ２３の周波数を高めることでしかパルス速度の分解能を高めることができず、また、パルス速度がオシレータ２３の周波数に近づくにつれて速度分解能が低下してしまう。このため、駆動パルス１０８の速度が高速になると、本来出力させたい速度で駆動パルス１０８を出力できないケースが存在することになり、制御性が低下することになる。

また、パルスモータ１の制御である加速度で速度スロープを形成する場合、一定時間或いはあるパルス数毎に駆動パルス１０８の速度を加速度に合わせて更新するため、実際は、図４に示すように階段状に速度が変化することになる。通常は階段状スロープの平均値を取って見かけ上連続的な速度スロープとして扱うが、実際は速度変化点で指定している加速度よりも急峻な変化を起こしている。

この速度変化はパルスの切れ目で行われるため、その所要時間は変化後のパルス速度の逆数であると考えることができる。つまり、速度変化点での実際の加速度ａは、ｆを変化前の周波数ｆ'を変化後の周波数、ｄｔをｆからｆ'への変化に要する時間とすれば、次式（２）となる。

ａ＝ｄｆ／ｄｔ＝（ｆ−ｆ'）／（１／ｆ'）＝ｆ'（ｆ'−ｆ） −−−（２）
上記（２）式に示すように、変換後の速度及び速度変化量が大きくなると、相乗して加速度ａも大きくなる。速度変化量が急峻になると、速度変化点での慣性力が変化して、その変化が加振力となり装置が振動することになる。
これに対し、本発明の一実施形態における速度基準パルス制御器１３は、例えばオシレータ２３の周波数がＦ、レジスタ２４のビット数がｂである場合、指定可能な速度領域で速度分解能は一定のＦ／２^ｂであるため、速度変化量を一定に保つことができ、振動を抑える効果がある。

ここで、更に、起動時や停止時、或いは加速度の変化点等、慣性の変化が発生し振動が起こりやすい箇所などにおいて、一時的に速度分解能を高めることにより、振動の抑止効果を期待できる。

速度分解能は、前述のレジスタ２４のビット数ｂを調節することにより実現可能である。本発明の一実施形態では、制御部１０に速度分解能制御器２７を備えることにより、外部からの分解能変更指令１１０、或いは駆動パターンの予め決められた時点において、分解能制御信号１１１によって有効なレジスタビット数ｂを増減することによって、速度分解能を一時的に調整する機能を有する。

また、本発明の一実施形態の速度基準パルス制御器１３は、オシレータ２３に同期して設定された速度パラメータの駆動パルス１０８の連続出力が可能である。このため、エッジ毎の駆動パルス１０８の操作を行う必要が無く、マイコンの処理速度に依存せず行うことが可能となる。これにより、駆動パルス１０８の高速化の際にも、高性能なマイコンを使用せずに済み、コスト削減に繋がる。

速度基準スロープ生成器１５は、上位装置通信インターフェイス１２を介して上位制御装置９から通知される駆動パターンパラメータ１００と、パルス数計測器１７から送られる発行済みパルス数１０５とに基づき、速度基準パルス制御部器１３に速度指令１０３を通知する。

上位装置通信インターフェイス１２は、例えばパルスモータ制御装置８を含め、装置全体の制御を統括する制御装置９と本パルスモータ制御装置８との情報のやり取りを行うインターフェイスであり、ＶＭＥバスやＰＣＩバスと言った制御バス、ＲＳ−２３２ＣやＣＡＮ、ＵＳＢと言ったシリアル通信インターフェイスなど様々な形態がありうる。

パルス計測器１７は、速度基準パルス制御器１３から出力される駆動パルス１０８のエッジをカウントするカウンタで、パルスモータ１の駆動中に出力された駆動パルス１０８のパルス数を計測する。パルス数は基本的に制御対象の位置情報として扱うことができる。

アクチュエータとしてパルスモータ１を使用する位置決め装置の駆動ではできるだけ短時間に制御対象を目標位置に近づけるように制御され、一般的には図５に示すような台形波速度パターンが使用される。駆動パターンパラメータ１００とは、例えば、図５に示した台形波速度パターンを指定するパラメータであり、初速度（Ｈｚ）、到達速度（Ｈｚ）、加減速度（Ｈｚ／ｓ）、出力パルス数といったパラメータを用いる。

速度基準スロープ生成器１５では駆動パターンパラメータ１００に基づき速度基準パルス制御器１３が出力する駆動パルス１０８が所定の台形波速度パターンになるように、速度基準パルス制御器１３に対し速度指令１０３を発行する。

例えば、台形波速度パターンの直線加速部を生成する場合、単位時間毎、或いは単位パルス数毎に速度指令値を大きくし、駆動パルス１０８の加速を行う。台形波速度パターンは立ち上がり領域、定速領域、減速領域に分割して考えることができ、各領域ではそれぞれ初速度、到達速度、加減速度、出力パルス数が異なるが、基本的考え方は統一できる。例えば定速領域では初速度＝到達速度、加速度＝０の加速スロープであると考えることもできる。

目標位置に近づく時間をできるだけ短くするには、一般的に、到達速度を大きくしたり、加速度もできるだけ大きくすると言った工夫が行われる。そのため、パルスモータ制御装置８としても、できるだけ高いパルス速度や加速度を制御できることが望まれる。

パルス速度や特に加速度を高める際に、パルス速度の更新時間が問題となる。以下、図６を用いてパルス速度の更新方法について述べる。

加速度がＢで与えられた時、直線加速におけるパルス周波数ｆと時間ｔの関係は、ｇを初速度とすると、次式（３）で表わされる。

ｆ＝ｇ＋Ｂｔ −−−（３）
また、時間ｔ_ｎまでに発行されるパルス数ｎは、次式（４）で表わされる。

ｎ＝｛ｇ＋（ｇ＋Ｂｔ_ｎ）｝ｔ_ｎ／２ −−−（４）
上記（４）式を解くと、パルスタイミングｔ_ｎは、次式（５）で表わされる。

ｔ_ｎ＝｛−ｇ＋（ｇ^２＋２ｎＢ）^１／２｝／Ｂ −−−（５）
従来技術における、マイコンのタイマ機能を用いたパルス制御方式では、速度指令としてパルスの時間周期をタイマに設定する必要があるので、上記ｔ_ｎの値をその時間毎に演算し、タイマに設定する必要があった。そのため、従来技術におけるスロープ生成器としても駆動パターンパラメータ１００から上記演算をパルス毎に行う必要がある。これは複雑な演算処理のため、マイコンの処理時間が多く必要となり、マイコンの処理待ちに起因する、制御誤差を引き起こしたり、出力できるパルス速度、加速度には限界がある等の問題があった。

本発明の一実施形態で用いられている速度基準パルス制御器１３は速度指令１０３として速度そのものの値を使用できるので、上記演算は不要であり、加速度Ｂをｄｆ／ｄｔに置き換えた次式（６）で求められる。

ｆ＝ｇ＋ｄｆ・ｔ／ｄｔ −−−（６）
上記（６）式で求められるfを速度基準パルス制御器１３に与えてやるだけで良い。そのため、マイコンの処理時間としてはそれほど必要なくなるため、マイコン処理待ちに起因する、制御誤差の問題や、パルス速度、加速度も大幅に向上させることが可能となる。

更に、従来技術であるマイコンのタイマ機能を利用したパルス制御方式のような駆動パルス１０８の時間周期を制御パラメータとして使用する方式では、実システム上では上記パルスタイミングｔ_ｎの演算の処理時間や演算リソースの確保が困難であることから、数学的な近似式を利用して、上記演算の簡略化が行われることが一般的である。

数学的な近似式を利用した方法は演算の処理時間の短縮や演算リソースの圧縮には効果があるものの、あくまでも近似であるため、理論式との間に誤差を生じさせる。この誤差はできるだけ少なくよう近似式を工夫することが行われるが、ゼロにすることは不可能である。

このような演算誤差により、パルス速度、加速度が想定しない速度、加速度になることにより、思わぬ振動を生じたり、制御タイミングにずれが生じることになり、制御性が悪くなる。通常は誤差を加味した制御を行うためのチューニングを行う必要が生じる。

これに対し、本発明の一実施形態においては、そもそも複雑な演算処理を行う必要が無いため、近似式を用いる必要もない。そのため、演算による誤差をゼロにすることき、制御性が悪化する上記要因を取り除くことが可能となる。

周波数計測器１８は、速度基準パルス制御器１３が出力する駆動パルス１０８或いは変位センサ７からの位相差パルス１０２のパルス速度を計測する手段（比較器）である。この周波数計測器１８の実現方法は種々あるが、単位時間あたりのパルス数をカウントする直接計数方式を用いると、簡単な構成で実現することが可能である。

また、速度異常検出器１９は、周波数計測器１８から得られる駆動パルス１０８の現在の実パルス速度１０４と、速度基準スロープ生成器１５から速度基準パルス制御器１３に与えられている速度指令値１０３とを比較し、上位制御装置９から指定される許容速度偏差の範囲から実パルス速度１０４が外れていた場合、速度異常であることをアラーム１０６として上位制御装置９に通知する。

これにより、パルスモータ制御装置８が操作している駆動パルス１０８の速度とパルスモータ１が実際に回転している速度との比較をリアルタイムで行うことが可能となり、異常の早期把握、メンテナンス性の向上が可能となる。

また、直接速度指令値１０５を上位制御装置１にインターフェース１２を介して通知することとすれば、上位制御装置１側で速度指令値１０５を基に台形波速度パターンを容易に再現することが可能となる。このため、駆動パターンパラメータ１００が適当なものであるかどうかを装置操作者が瞬時に把握することが可能となるため、デバッグ性の向上するといった効果がある。

同時に、速度基準パルス制御器１３に入力される速度指令１０３を外部に出力するインターフェイスを備えることにより、外部に簡易なプロッタを設置するだけで、パルスモータ制御装置の挙動をモニタリングすることが可能となり、デバッグ効率向上にも寄与する。

更に、本発明のパルスモータ制御装置８には、ステージ５に取り付けられた変位センサ７から得られる位置情報１０２と、速度基準パルス制御器１３が出力した駆動パルス１０８のパルス数との偏差量を計測する手段として、偏差計測器２０を備えている。

この偏差計測器２０は、速度基準パルス制御器１３から出力された駆動パルス１０８によって本来もたらされるべきステージ５の変位量と、実際のステージ５の変位量とを比較し、その差分を偏差量１０７として出力する装置である。

つまり、駆動パルス１０８が出力されたが、パルスモータ１の脱調や送りねじ機構３とステージ稼動部４との間の機械的隙間によってステージ５が移動しない場合、偏差量１０７は拡大することになる。そして、パルスモータ１が脱調から抜け出せない場合を除いて、送りねじ機構３とステージ稼動部４とが接触することにより隙間が無くなりステージ５が移動を開始する。

ステージ５が移動を開始すると、それ以降、駆動パルス１０８の発行量とステージの変位量とは相関するため、偏差量１０７は一定となる。この駆動パルス１０８を発行しているにも関わらず制御対象であるステージ５が移動しない時間はタイムラグとなり、時間どおりにステージ５が移動を完了しないと言った制御性の悪化要因となる。

一般的に、駆動開始初期においては振動や脱調防止のため低速移動を行うので、タイムラグは長期化する。また、隙間の存在により予定していた駆動パルス１０８のパルス数により、ステージ５の変位が完了できず、実際のステージ停止位置が目標とする位置に到達せず、位置ずれの要因ともなる。

そこで、本発明の一実施形態では、速度基準パルス制御器１３に与える速度指令値１０３であって、速度基準スロープ生成器１５からの出力信号を、偏差計測器２０により計測された偏差量１０７に基づいて速度ゲイン調整器２２によりゲイン調節を行うことが可能な構成としている。この構成は速度基準パルス制御器１３が速度基準で動作する構成であるために容易に構成することができる。

これにより、偏差量１０７の大きい、つまり初期状態で隙間の大きい場合には、速度基準パルス制御器１３に与える速度指令値１０３を偏差量１０７に合わせて大きくし、高速な駆動パルス１０８を出力するようにする。

また、偏差計測器２０にステージ５の移動開始を検出する機構を設けることにより、ステージ５が移動を開始した時点で速度指令値１０３に与えているゲインをカットし、本来の駆動速度に戻す。これにより、隙間のある場所でのみ送りねじ機構３を早く回転させ、ステージ移動開始を早めることが可能となるため、タイムラグの圧縮となる。

また、偏差計測器２０により計測された偏差量１０７が停止位置のずれ量と一致するため、出力する駆動パルス１０８のパルス数に補填する必要がある。本発明の一実施形態では隙間により生じた駆動パルス１０８のパルス数の不足を補填する手段としてパルス補填器２１を備えている。ここで、駆動パルス１０８を補填する際に、低速な駆動パルス１０８の区間に補填すると駆動時間が大幅に伸びてしまい、予定した時間にステージ５の移動が完了しないことになる。

そのため、高速な駆動パルス１０８が出力される区間に補填することが望ましい。パルス数補填器２１は速度基準パルス制御器１３に与えら得れている速度指令値１０３を監視している。そして、速度指令値１０３が予定の駆動パターンの最高速度に到達した時点で、駆動パルス１０８のパルス数をカウントしているパルス計測器１７の動作を停止するか高速区間のパルス数に不足量を加算する。

これにより、隙間による駆動パルス１０８のパルス数の不足分を高速駆動パルス出力中に補填することが可能となり、位置ずれを取り除くと共に、目標位置への到達時間を短縮することができという効果がある。

本発明の一実施形態であるパルスモータ制御装置の構成図である。 ウェハステージ制御装置に用いられる代表的な位置決め装置の概要を示した図である。 速度基準パルス制御器の原理説明図である。 見かけ上の速度スロープと実際の速度スロープの差の説明図である。 台形駆動パターンの一例を示す図である。 パルス速度の更新方法を示す図である。

符号の説明

１ パルスモータ
２ 軸用カップリング
３ 送りねじ機構
４ 稼動部
５ ステージ
６ ガイド
７ 変位センサ
８ パルスモータ制御装置
９ 上位制御装置
１０ 制御部
１１ モータドライバ部
１２ 上位装置通信インターフェイス
１３ 速度基準パルス制御器
１５ 速度基準スロープ生成器
１７ パルス数計測器
１８ 周波数計測器
１９ 速度異常検出器
２０ 偏差計測器
２１ パルス補填器
２２ 速度ゲイン調節器
２３ オシレータ
２４ レジスタ
２５ 波形テーブル
２６ 加算器
２７ 速度分解能制御器

Claims (18)

1. パルスモータの回転制御を速度指令値に従ったパルス列によって制御するパルスモータ制御装置において、
   出力波形の一周期分の振幅データを格納し、上記格納した振幅データを上記速度指令値に従った読み出し間隔で、一定時間間隔のベースクロックに従って読み出し、速度基準パルス列として出力する速度基準パルス制御部と、
   上記速度基準パルス制御部から出力された速度基準パルス列に従って、上記パルスモータを駆動する信号を上記パルスモータに出力するモータドライバ部と、
   を備えることを特徴とするパルスモータ制御装置。
2. 請求項１記載のパルスモータ制御装置において、上記速度基準パルス制御部は、出力波形の一周期分の振幅データを格納する波形テーブルと、この波形テーブルに格納された振幅データを、一定時間間隔のベースクロックに従って読み出し、速度基準パルス列として出力させるレジスタと、このレジスタの上記波形テーブルに格納された振幅データの読み出し間隔に、上記速度指令値に対応する値を加算する加算手段とを備えることを特徴とするパルスモータ制御装置。
3. 請求項２記載のパルスモータ制御装置において、上記ベースクロックの周波数をＦ、上記レジスタのビット数をｂ、上記速度指令値に対応する値をｎとすると、上記速度基準パルス列の周波数ｆは（Ｆ／２^ｂ）・ｎとなることを特徴とするパルスモータ制御装置。
4. 請求項３記載のパルスモータ制御装置において、上記レジスタのビット数ｂを変更する速度分解能制御部を備えることを特徴とするパルスモータ制御装置。
5. 請求項１記載のパルスモータ制御装置において、上記速度指令値に基づいて、上記ベースクロックに同期した連続した速度変化を発生させる速度基準スロープ生成部を備えることを特徴とするパルスモータ制御装置。
6. 請求項１記載のパルスモータ制御装置において、上記速度基準パルス列が示すパルスモータ回転速度指令値と、上記パルスモータの回転速度とを比較する比較器と、この比較器による比較結果を上記速度指令値を発生する上位制御装置に通知するインターフェース部とを備えることを特徴とするパルスモータ制御装置。
7. 請求項１記載のパルスモータ制御装置において、上記速度指令値を外部に出力するインターフェース部を備えることを特徴とするパルスモータ制御装置。
8. 請求項１記載のパルスモータ制御装置において、上記パルスモータによって変位される対象物の変位を検出する変位センサと、この変位センサによって検出された変位と、上記パルスモータの動作量との偏差を算出する偏差計測部と、この偏差計測部により算出された偏差に従って、上記速度指令値を増幅し、上記速度基準パルス制御部に供給する増幅器とを備えることを特徴とするパルスモータ制御装置。
9. 請求項８記載のパルスモータ制御装置において、上記偏差計測部により算出された偏差に応じたパルス数を、上記速度基準パルス制御部が出力する速度基準パルス列に補填するパルス補填部を備えることを特徴とするパルスモータ制御装置。
10. パルスモータの回転制御を速度指令値に従ったパルス列によって制御するパルスモータ制御方法において、
    出力波形の一周期分の振幅データを格納し、上記格納した振幅データを上記速度指令値に従った読み出し間隔で、一定時間間隔のベースクロックに従って読み出し、速度基準パルス列として出力し、
    上記出力された速度基準パルス列に従って、上記パルスモータを駆動する信号を上記パルスモータに出力することを特徴とするパルスモータ制御方法。
11. 請求項１０記載のパルスモータ制御方法において、出力波形の一周期分の振幅データを波形テーブルに格納し、この波形テーブルに格納された振幅データを、レジスタにより一定時間間隔のベースクロックに従って読み出し、速度基準パルス列として出力させ、上記レジスタの上記振幅データの読み出し間隔に上記速度指令値に対応する値を加算することを備えることを特徴とするパルスモータ制御方法。
12. 請求項１１記載のパルスモータ制御方法において、上記ベースクロックの周波数をＦ、上記レジスタのビット数をｂ、上記速度指令値に対応する値をｎとすると、上記速度基準パルス列の周波数ｆは（Ｆ／２^ｂ）・ｎとなることを特徴とするパルスモータ制御方法。
13. 請求項１２記載のパルスモータ制御方法において、上記レジスタのビット数ｂを変更し、速度分解能を制御することを特徴とするパルスモータ制御装置。
14. 請求項１０記載のパルスモータ制御方法において、上記速度指令値に基づいて、上記ベースクロックに同期した連続した速度変化を発生させることを特徴とするパルスモータ制御装置。
15. 請求項１０記載のパルスモータ制御方法において、上記速度基準パルス列が示すパルスモータ回転速度指令値と、上記パルスモータの回転速度とを比較し、この比較果を上記速度指令値を発生する上位制御装置にインターフェース部を介して通知することを特徴とするパルスモータ制御方法。
16. 請求項１０記載のパルスモータ制御方法において、上記速度指令値をインターフェース部を介して外部に出力することを特徴とするパルスモータ制御方法。
17. 請求項１０記載のパルスモータ制御方法において、上記パルスモータによって変位される対象物の変位を検出し、検出された変位と、上記パルスモータの動作量との偏差を算出し、算出した偏差に従って、上記速度指令値を増幅することを特徴とするパルスモータ制御方法。
18. 請求項１７記載のパルスモータ制御方法において、上記算出された偏差に応じたパルス数を、上記速度基準パルス列に補填することを特徴とするパルスモータ制御方法。

Images