JP2015133435A - ウエーハの加工方法 - Google Patents

ウエーハの加工方法 Download PDF

Info

Publication number
JP2015133435A
JP2015133435A JP2014004796A JP2014004796A JP2015133435A JP 2015133435 A JP2015133435 A JP 2015133435A JP 2014004796 A JP2014004796 A JP 2014004796A JP 2014004796 A JP2014004796 A JP 2014004796A JP 2015133435 A JP2015133435 A JP 2015133435A
Authority
JP
Japan
Prior art keywords
wafer
along
grinding
modified layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014004796A
Other languages
English (en)
Other versions
JP6230422B2 (ja
Inventor
俊一郎 廣沢
Shunichiro Hirozawa
俊一郎 廣沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2014004796A priority Critical patent/JP6230422B2/ja
Priority to TW103141438A priority patent/TWI625810B/zh
Priority to KR1020150004005A priority patent/KR102163441B1/ko
Priority to CN201510013400.0A priority patent/CN104779204B/zh
Publication of JP2015133435A publication Critical patent/JP2015133435A/ja
Application granted granted Critical
Publication of JP6230422B2 publication Critical patent/JP6230422B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0011—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Abstract

【課題】抗折強度を悪化させることなく比較的厚い厚みのチップを形成し得るウエーハの加工方法を提供する。【解決手段】ウエーハ１１の表面１１ａから分割予定ラインに沿って仕上げ厚みｔに至らない深さの複数の溝１９を形成する溝形成ステップと、表面に保護テープ２１を貼着する保護テープ貼着ステップと、ウエーハを透過する波長のレーザービームＬＢの集光点Ｐをウエーハ内部の該仕上げ厚みより裏面側に位置付けて、該レーザービームを裏面１１ｂに向かって該分割予定ラインに沿って照射して、ウエーハ内部に該分割予定ラインに沿った改質層２３を形成するとともに該改質層から該溝に向かって伸長する該分割予定ラインに沿ったクラック層２５を形成するレーザー加工ステップと、裏面を研削手段で研削して該仕上げ厚みへと薄化するとともに該改質層を除去し、該分割予定ラインに沿ってチップに分割する研削ステップと、を備えた。【選択図】図６

Description

本発明は、半導体ウエーハ等のウエーハの加工方法に関する。
半導体デバイス製造プロセスにおいては、略円板形状である半導体ウエーハの表面に格子状に形成された分割予定ライン（ストリート）によって区画された複数の領域にそれぞれＩＣ、ＬＳＩ等のデバイスを形成し、該デバイスが形成された各領域を分割予定ラインに沿って分割することによりデバイスチップを製造している。
半導体ウエーハを個々のデバイスチップに分割する分割装置としては、一般にダイシング装置と呼ばれる切削装置が用いられており、この切削装置は非常に薄い切り刃を有する切削ブレードによって半導体ウエーハを分割予定ラインに沿って切削して半導体ウエーハを個々のデバイスチップに分割する。このようにして分割されたデバイスチップは、パッケージングされて携帯電話やパソコン等の各種電子機器に広く利用されている。
ところで、例えば厚さ３００μｍ以上等の比較的厚みが厚いウエーハを切削ブレードでダイシングすると、裏面チッピングが大きく発生するという問題がある。そこで、裏面チッピングを抑えるために、例えば特開昭６４−３８２０９号公報に開示された先ダイシング法（ＤＢＧ）やＷＯ２００３−０７７２９５号公報に開示された加工方法（ＳＤＢＧ）を用いることが考えられる。
先ダイシング法は、半導体ウエーハの表面から分割予定ラインに沿って所定深さ（デバイスチップの仕上がり厚さに相当する深さ）の分割溝を形成し、表面に分割溝が形成された半導体ウエーハの裏面を研削して裏面に分割溝を露出させ個々のデバイスチップに分割する技術であり、デバイスチップの厚さを１００μｍ以下に加工することが可能である。
一方、ＳＤＢＧ法はレーザー加工方法と研削方法を組み合わせた技術であり、まずウエーハに対して透過性を有する波長のレーザービームをウエーハに照射して、分割予定ラインに沿って所定深さの位置（ウエーハの表面からデバイスチップの仕上がり厚さに相当する深さ以上の位置）に改質層を形成するとともに改質層からウエーハの表面側に伸長するクラック層を形成し、その後、ウエーハの裏面を研削してウエーハを仕上がり厚みに薄化するとともに研削圧力によりウエーハをクラック層を分割起点に個々のデバイスチップに分割する技術である。
特開昭６４−３８２０９号公報 ＷＯ２００３−０７７２９５号公報
しかし、引用文献１に記載された先ダイシング法において、ウエーハの厚みの半分以上の深さのハーフカット溝を形成すると、溝形成後、後の裏面研削時に表面に形成されたデバイスを保護するためのウエーハの表面に保護テープを貼着する必要があるが、保護テープを貼着する際のハンドリング時にウエーハが破損してしまうという問題がある。
また、引用文献２に記載されたＳＤＢＧ法でも、一つの改質層から伸長させることのできるクラック層は１５０μｍ程度であるため、抗折強度を悪化させないために研削後のチップ側面に改質層を残存させないようにすると、１５０μｍ以上の厚みのチップの形成は困難であるという問題がある。
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、抗折強度を悪化させることなく比較的厚い厚みのチップを形成し得るウエーハの加工方法を提供することである。
本発明によると、交差する複数の分割予定ラインが設定されたウエーハの加工方法であって、ウエーハの表面から該分割予定ラインに沿って仕上げ厚みに至らない深さの複数の溝を形成する溝形成ステップと、該溝形成ステップを実施した後、ウエーハの表面に保護テープを貼着する保護テープ貼着ステップと、該保護テープ貼着ステップを実施した後、該保護テープを介してウエーハをチャックテーブルで保持する保持ステップと、該保持ステップを実施した後、ウエーハに対して透過性を有する波長のレーザービームの集光点をウエーハ内部の該仕上げ厚みより裏面側に位置付けて、該レーザービームをウエーハの裏面に向かって該分割予定ラインに沿って照射して、ウエーハ内部に該分割予定ラインに沿った改質層を形成するとともに該改質層から該溝に向かって伸長する該分割予定ラインに沿ったクラック層を形成するレーザー加工ステップと、該レーザー加工ステップを実施した後、ウエーハの裏面を研削手段で研削して該仕上げ厚みへと薄化するとともに該改質層を除去し、ウエーハを該分割予定ラインに沿ってチップに分割する研削ステップと、を備えたことを特徴とするウエーハの加工方法が提供される。
本発明の加工方法では、ウエーハの表面に溝を形成した後保護テープを貼着するので、ウエーハ内部に改質層とクラック層が形成されても保護テープにより剛性を保つことができ、ハンドリング性を損なうことがない。
さらに、研削により改質層を除去するとともにウエーハを分割予定ラインに沿って分割するので、チップには改質層が残存することがなく抗折強度を悪化させることがない。
半導体ウエーハの表面側斜視図である。 溝形成ステップを示す斜視図である。 溝形成ステップを示す断面図である。 保護テープ貼着ステップを示す断面図である。 保持ステップを示す一部断面側面図である。 レーザー加工ステップを示す一部断面側面図である。 研削ステップを示す一部断面側面図である。 研削ステップ後のウエーハの断面図である。
以下、本発明の実施形態を図面を参照して詳細に説明する。図１を参照すると、半導体ウエーハ１１の表面側斜視図が示されている。半導体ウエーハ（以下、単にウエーハと略称することがある）１１の表面１１ａには複数の分割予定ライン（ストリート）１３によって区画された各領域にＩＣ、ＬＳＩ等のデバイス１５が形成されている。ウエーハ１１の外周には、ウエーハの結晶方位を示すマークとしてのノッチ１７が形成されている。
本発明のウエーハの加工方法では、まず、ウエーハ１１の表面１１ａから分割予定ライン１３に沿って仕上げ厚みに至らない深さの複数の溝を形成する溝形成ステップを実施する。図２は溝形成ステップを示す斜視図、図３はその断面図である。図２及び図３において、ウエーハ１１を吸引保持するチャックテーブルが省略されている。
図２において、切削装置の切削ユニット（切削手段）１０は、スピンドルハウジング１２中に回転可能に収容されたスピンドル１４と、スピンドル１４の先端部に装着された切削ブレード１６とを含んでいる。
溝形成ステップでは、矢印Ａ方向に高速回転する切削ブレード１６をウエーハ１１の分割予定ライン１３に所定深さ（ウエーハの仕上げ厚みに至らない深さ）切り込ませ、図示しないチャックテーブルを矢印Ｘ１方向に加工送りしながらウエーハ１１の表面１１ａから分割予定ライン１３に沿って仕上げ厚みに至らない深さの溝１９を形成する。
切削ユニット１０を分割予定ライン１３のピッチずつ割り出し送りしながら、第１の方向に伸長する全ての分割予定ライン１３に沿って溝１９を形成する。次いで、ウエーハ１１を吸引保持した図示しないチャックテーブルを９０°回転し、第１の方向と直交する第２の方向に伸長する分割予定ライン１３に沿って同様な溝１９を形成する。
この溝形成ステップでは、従来の先ダイシング法で形成する溝の深さに比べて浅い溝１９を形成する。このように浅い溝１９を形成するため、細粒径の砥粒を含有した切削ブレード１６が使用可能であり、溝形成時の表面チッピングを抑えることが可能である。
溝形成ステップを実施した後、ウエーハ１１の表面１１ａに保護テープ２１を貼着する保護テープ貼着ステップを実施する。図４は保護テープ貼着ステップ実施後の断面図を示している。
保護テープ貼着ステップを実施した後、図５に示すように、レーザー加工装置のチャックテーブル１８で保護テープ２１を介してウエーハ１１を保持する保持ステップを実施する。この保持ステップを実施すると、ウエーハ１１の裏面１１ｂが露出される。
保持ステップを実施した後、図６に示すように、ウエーハ１１に対して透過性を有する波長のレーザービームＬＢの集光点Ｐを集光器２０でウエーハ１１内部の仕上げ厚みｔより裏面１１ｂ側に位置付けて、レーザービームＬＢをウエーハ１１の裏面１１ｂに向かって分割予定ライン１３に沿って照射し、分割予定ライン１３に沿った改質層２３を形成するとともに改質層２３から溝１９に向かって伸長する分割予定ライン１３に沿ったクラック層２５を形成するレーザー加工ステップを実施する。仕上げ厚みｔは例えば３００μｍである。
このレーザー加工ステップは、チャックテーブル１８を分割予定ライン１３のピッチずつ割り出し送りしながら、第１の方向に伸長する全ての分割予定ライン１３に沿って実施した後、チャックテーブル１８を９０°回転してから、第２の方向に伸長する全ての分割予定ライン１３に沿っても同様に実施する。
このレーザー加工ステップにおける加工条件は、例えば次のように設定されている。
光源 ：ＬＤ励起ＱスイッチＮｄ：ＹＶＯ４パルスレーザー
波長 ：１０６４ｎｍ
パルス出力 ：０．２Ｗ
繰り返し周波数 ：８０ｋＨｚ
集光スポット径 ：φ１μｍ
加工送り速度 ：１００ｍｍ／秒
レーザー加工ステップを実施した後、ウエーハ１１の裏面１１ｂを研削手段で研削して仕上げ厚みｔへと薄化するとともに改質層２３を除去し、ウエーハ１１を分割予定ライン１３に沿ってデバイスチップ２７に分割する研削ステップを実施する。この研削ステップについて図７を参照して説明する。
研削ステップでは、図７に示すように、研削装置のチャックテーブル２２でウエーハ１１の表面１１ａ側を保護テープ２１を介して吸引保持し、ウエーハ１１の裏面１１ｂ側を露出させる。
研削装置の研削ユニット（研削手段）２４は、モータにより回転駆動されるスピンドル２６と、スピンドル２６の先端に固定されたホイールマウント２８と、ホイールマウント２８に複数のねじで着脱可能に固定された研削ホイール３０とを含んでいる。研削ホイール３０は、環状のホイール基台３２と、ホイール基台３２の下端外周部に環状に固着された複数の研削砥石３４とから構成される。
研削ステップでは、チャックテーブル２２を矢印ａ方向に例えば３００ｒｐｍで回転しつつ、研削ホイール３０をチャックテーブル２２と同一方向に、即ち矢印ｂ方向に例えば６０００ｒｐｍで回転させるとともに、図示しない研削ユニット送り機構を作動して、研削砥石３４をウエーハ１１の裏面１１ｂに接触させる。
そして、研削ホイール３０を所定の研削送り速度で下方に所定量研削送りして、ウエーハ１１の研削を実施する。研削を続行してウエーハ１１を仕上げ厚みｔへと薄化すると、改質層２３が除去されるとともに分割予定ライン１３に沿ったクラック層２５に研削圧力が作用して、ウエーハ１１は図８に示すように、個々のデバイスチップ２７に分割される。
本実施形態の加工方法によると、デバイスチップ２７の裏面側はクラック層２５による分割であるため、チッピングの発生が抑制される。また、ウエーハ１１の表面１１ａ側に溝１９が形成されているため、研削中に隣接するチップ同士が接触しても、表面チッピングが発生することがなく、デバイス１５は損傷することがない。
ウエーハ１１の表面１１ａ側に溝１９が形成されるため、ウエーハ１１をチップ２７に分割しチップに分割されたウエーハ１１をダイシングテープに転写した後、洗浄をすることでチップ２７のデバイス１５側を十分に洗浄可能である。
また、本発明のウエーハの加工方法は、ウエーハ１１の分割予定ライン１３に沿ってＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）等が形成されているウエーハに対して有効である。
１０ 切削ユニット
１１ 半導体ウエーハ
１３ 分割予定ライン
１５ デバイス
１６ 切削ブレード
１９ 溝
２０ 集光器（レーザーヘッド）
２１ 保護テープ
２３ 改質層
２４ 研削ユニット（研削手段）
２５ クラック層
２７ デバイスチップ

Claims (1)

  1. 交差する複数の分割予定ラインが設定されたウエーハの加工方法であって、
    ウエーハの表面から該分割予定ラインに沿って仕上げ厚みに至らない深さの複数の溝を形成する溝形成ステップと、
    該溝形成ステップを実施した後、ウエーハの表面に保護テープを貼着する保護テープ貼着ステップと、
    該保護テープ貼着ステップを実施した後、該保護テープを介してウエーハをチャックテーブルで保持する保持ステップと、
    該保持ステップを実施した後、ウエーハに対して透過性を有する波長のレーザービームの集光点をウエーハ内部の該仕上げ厚みより裏面側に位置付けて、該レーザービームをウエーハの裏面に向かって該分割予定ラインに沿って照射して、ウエーハ内部に該分割予定ラインに沿った改質層を形成するとともに該改質層から該溝に向かって伸長する該分割予定ラインに沿ったクラック層を形成するレーザー加工ステップと、
    該レーザー加工ステップを実施した後、ウエーハの裏面を研削手段で研削して該仕上げ厚みへと薄化するとともに該改質層を除去し、ウエーハを該分割予定ラインに沿ってチップに分割する研削ステップと、
    を備えたことを特徴とするウエーハの加工方法。
JP2014004796A 2014-01-15 2014-01-15 ウエーハの加工方法 Active JP6230422B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014004796A JP6230422B2 (ja) 2014-01-15 2014-01-15 ウエーハの加工方法
TW103141438A TWI625810B (zh) 2014-01-15 2014-11-28 Wafer processing method
KR1020150004005A KR102163441B1 (ko) 2014-01-15 2015-01-12 웨이퍼의 가공 방법
CN201510013400.0A CN104779204B (zh) 2014-01-15 2015-01-12 晶片的加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014004796A JP6230422B2 (ja) 2014-01-15 2014-01-15 ウエーハの加工方法

Publications (2)

Publication Number Publication Date
JP2015133435A true JP2015133435A (ja) 2015-07-23
JP6230422B2 JP6230422B2 (ja) 2017-11-15

Family

ID=53620603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014004796A Active JP6230422B2 (ja) 2014-01-15 2014-01-15 ウエーハの加工方法

Country Status (4)

Country Link
JP (1) JP6230422B2 (ja)
KR (1) KR102163441B1 (ja)
CN (1) CN104779204B (ja)
TW (1) TWI625810B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017107985A (ja) * 2015-12-09 2017-06-15 株式会社ディスコ ウエーハの加工方法
WO2018066408A1 (ja) * 2016-10-03 2018-04-12 リンテック株式会社 半導体加工用粘着テープおよび半導体装置の製造方法
CN108573918A (zh) * 2017-03-10 2018-09-25 三星电子株式会社 衬底、分割衬底的方法及半导体器件
KR20190120701A (ko) * 2018-04-16 2019-10-24 가부시기가이샤 디스코 웨이퍼의 가공 방법
JP2020021791A (ja) * 2018-07-31 2020-02-06 株式会社ディスコ ウエーハの加工方法
JP7433725B2 (ja) 2020-06-26 2024-02-20 株式会社ディスコ チップの製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6300763B2 (ja) * 2015-08-03 2018-03-28 株式会社ディスコ 被加工物の加工方法
JP6576211B2 (ja) * 2015-11-05 2019-09-18 株式会社ディスコ ウエーハの加工方法
JP6720043B2 (ja) * 2016-10-05 2020-07-08 株式会社ディスコ 加工方法
JP6649308B2 (ja) * 2017-03-22 2020-02-19 キオクシア株式会社 半導体装置およびその製造方法
JP6906845B2 (ja) * 2017-06-22 2021-07-21 株式会社ディスコ 被加工物の加工方法
JP2019024038A (ja) * 2017-07-24 2019-02-14 株式会社ディスコ ウェーハの加工方法
JP6981800B2 (ja) * 2017-07-28 2021-12-17 浜松ホトニクス株式会社 積層型素子の製造方法
JP2019029941A (ja) * 2017-08-02 2019-02-21 株式会社ディスコ 弾性波デバイス用基板の製造方法
TWI837149B (zh) * 2018-07-19 2024-04-01 日商東京威力科創股份有限公司 基板處理系統及基板處理方法
CN109590288B (zh) * 2018-11-28 2021-06-04 四川大学 激光清洗透光介质透射面杂质的方法
CN113165109B (zh) * 2018-12-21 2023-06-27 东京毅力科创株式会社 基板处理装置和基板处理方法
TWI722642B (zh) * 2019-11-07 2021-03-21 長豐光學科技股份有限公司 薄型線路雷射加工方法
CN111987146A (zh) * 2020-09-21 2020-11-24 上海擎茂微电子科技有限公司 一种用于制备半导体器件的晶圆及晶圆的背面减薄方法
CN114160958A (zh) * 2021-12-07 2022-03-11 华东光电集成器件研究所 一种晶圆激光隐形切割与机械切割结合的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086111A (ja) * 2003-09-10 2005-03-31 Hamamatsu Photonics Kk 半導体基板の切断方法
US20070105345A1 (en) * 2005-11-09 2007-05-10 Tetsuya Kurosawa Semiconductor wafer dividing method
US20070155131A1 (en) * 2005-12-21 2007-07-05 Intel Corporation Method of singulating a microelectronic wafer
JP2012199374A (ja) * 2011-03-22 2012-10-18 Fujitsu Semiconductor Ltd 半導体チップの製造方法
JP2013004583A (ja) * 2011-06-13 2013-01-07 Tokyo Seimitsu Co Ltd 半導体基板の切断方法及び半導体基板の切断装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6438209A (en) 1987-08-04 1989-02-08 Nec Corp Preparation of semiconductor device
ATE518242T1 (de) * 2002-03-12 2011-08-15 Hamamatsu Photonics Kk Methode zur trennung von substraten
JP4917257B2 (ja) * 2004-11-12 2012-04-18 浜松ホトニクス株式会社 レーザ加工方法
JP5595716B2 (ja) * 2009-11-18 2014-09-24 株式会社ディスコ 光デバイスウエーハの加工方法
JP5992731B2 (ja) * 2012-06-07 2016-09-14 株式会社ディスコ ウエーハの加工方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086111A (ja) * 2003-09-10 2005-03-31 Hamamatsu Photonics Kk 半導体基板の切断方法
US20070105345A1 (en) * 2005-11-09 2007-05-10 Tetsuya Kurosawa Semiconductor wafer dividing method
JP2007134454A (ja) * 2005-11-09 2007-05-31 Toshiba Corp 半導体装置の製造方法
US20070155131A1 (en) * 2005-12-21 2007-07-05 Intel Corporation Method of singulating a microelectronic wafer
JP2012199374A (ja) * 2011-03-22 2012-10-18 Fujitsu Semiconductor Ltd 半導体チップの製造方法
JP2013004583A (ja) * 2011-06-13 2013-01-07 Tokyo Seimitsu Co Ltd 半導体基板の切断方法及び半導体基板の切断装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017107985A (ja) * 2015-12-09 2017-06-15 株式会社ディスコ ウエーハの加工方法
US11322385B2 (en) 2016-10-03 2022-05-03 Lintec Corporation Adhesive tape for semiconductor processing, and semiconductor device manufacturing method
US10854495B2 (en) 2016-10-03 2020-12-01 Lintec Corporation Adhesive tape for semiconductor processing, and semiconductor device manufacturing method
US11183416B2 (en) 2016-10-03 2021-11-23 Lintec Corporation Adhesive tape for semiconductor processing, and semiconductor device manufacturing method
WO2018066408A1 (ja) * 2016-10-03 2018-04-12 リンテック株式会社 半導体加工用粘着テープおよび半導体装置の製造方法
CN108573918A (zh) * 2017-03-10 2018-09-25 三星电子株式会社 衬底、分割衬底的方法及半导体器件
CN108573918B (zh) * 2017-03-10 2023-07-28 三星电子株式会社 衬底、分割衬底的方法及半导体器件
KR20190120701A (ko) * 2018-04-16 2019-10-24 가부시기가이샤 디스코 웨이퍼의 가공 방법
JP2019186468A (ja) * 2018-04-16 2019-10-24 株式会社ディスコ ウエーハの加工方法
JP7027234B2 (ja) 2018-04-16 2022-03-01 株式会社ディスコ ウエーハの加工方法
KR102629098B1 (ko) 2018-04-16 2024-01-24 가부시기가이샤 디스코 웨이퍼의 가공 방법
JP2020021791A (ja) * 2018-07-31 2020-02-06 株式会社ディスコ ウエーハの加工方法
JP7154860B2 (ja) 2018-07-31 2022-10-18 株式会社ディスコ ウエーハの加工方法
JP7433725B2 (ja) 2020-06-26 2024-02-20 株式会社ディスコ チップの製造方法

Also Published As

Publication number Publication date
KR102163441B1 (ko) 2020-10-08
TWI625810B (zh) 2018-06-01
JP6230422B2 (ja) 2017-11-15
KR20150085474A (ko) 2015-07-23
TW201528410A (zh) 2015-07-16
CN104779204A (zh) 2015-07-15
CN104779204B (zh) 2019-07-02

Similar Documents

Publication Publication Date Title
JP6230422B2 (ja) ウエーハの加工方法
JP6486240B2 (ja) ウエーハの加工方法
CN107591361B (zh) 半导体器件芯片的制造方法
JP2017041481A (ja) ウエーハの加工方法
JP6144107B2 (ja) ウェーハの切削方法
JP2015032771A (ja) ウェーハの製造方法
TW201813755A (zh) 晶圓之加工方法
JP5313014B2 (ja) ウエーハの加工方法
JP5881504B2 (ja) ウエーハの加工方法
JP2005109155A (ja) 半導体ウェーハの加工方法
JP2009283802A (ja) 半導体装置の製造方法
JP2016219757A (ja) 被加工物の分割方法
CN109285771A (zh) 晶片的加工方法
JP2011119524A (ja) ウエーハの加工方法
JP6045426B2 (ja) ウェーハの転写方法および表面保護部材
JP5930840B2 (ja) 板状物の加工方法
TWI732959B (zh) 晶圓的加工方法
JP2012230955A (ja) ウエーハの分割方法
JP2015126022A (ja) 加工方法
JP2020009864A (ja) 被加工物の研削方法
JP6137999B2 (ja) ウェーハの加工方法
JP2013187275A (ja) 加工方法
JP6552250B2 (ja) ウェーハの加工方法
KR20220076308A (ko) 웨이퍼의 가공 방법
JP5545624B2 (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171017

R150 Certificate of patent or registration of utility model

Ref document number: 6230422

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250