JP2015133051A - 基板解析プログラム、情報処理装置及び基板解析方法 - Google Patents
基板解析プログラム、情報処理装置及び基板解析方法 Download PDFInfo
- Publication number
- JP2015133051A JP2015133051A JP2014005115A JP2014005115A JP2015133051A JP 2015133051 A JP2015133051 A JP 2015133051A JP 2014005115 A JP2014005115 A JP 2014005115A JP 2014005115 A JP2014005115 A JP 2014005115A JP 2015133051 A JP2015133051 A JP 2015133051A
- Authority
- JP
- Japan
- Prior art keywords
- component
- board
- displayed
- displacement value
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
いる基板解析プログラム、設計支援プログラム等に従って各種の処理を実行する。メモリ22は、ROM(Read Only Memory)23及びRAM(Random Access Memory)24を有する。ROM23は、例えば、情報処理装置1を制御するためのプログラム及びデータを記憶する。RAM24は、プログラム又はデータを一時的に記憶し、ワーキングエリアとして機能する。
マウス等のポインティングデバイス等である。
ドディスクドライブ(Hard Disk Drive)である。
210に進む。S210の処理において、判定部36は、部品名称、変位値、許容値、判定結果及び変位値に対する許容値の比を、第3記憶部33に記憶する。この場合の判定結果は、部品の実装エリアの変位値が許容値を超えていないことを示す情報である。判定部36は、部品名称に替えて、部品番号を第3記憶部33に記憶してもよい。判定部36は、部品名称及び部品番号を第3記憶部33に記憶してもよい。
.3mm)を許容値(0.15mm)で割った値(2.0)が入力(記憶)される。
タにおける不具合部品を非表示にする。すなわち、表示制御部37は、基板に実装されている部品のうち不具合部品を非表示にする。基板に実装されている部品のうち不具合部品が非表示となることにより、実装設計者は、不具合部品の実装エリア内における等高線の状態を容易に把握することができる。不具合部品の部品名称の一覧表から部品名称が選択された場合、表示制御部37は、選択された部品名称の不具合部品を非表示にしてもよい。また、表示制御部37は、表示装置13に表示されている設計データにおける不具合部品の全てを非表示にしてもよい。
もよい。
コンピュータその他の機械、装置(以下、コンピュータ等)に上記いずれかの機能を実現させるプログラムをコンピュータ等が読み取り可能な記録媒体に記録してもよい。コンピュータ等に、この記録媒体のプログラムを読み込ませて実行させることにより、上記いずれかの機能が提供される。ここで、コンピュータ等が読み取り可能な記録媒体とは、データやプログラム等の情報を電気的、磁気的、光学的、機械的、または化学的作用によって蓄積し、コンピュータ等から読み取り可能な記録媒体をいう。このような記録媒体のうちコンピュータ等から取り外し可能なものとしては、例えばフレキシブルディスク、光磁気ディスク、CD−ROM、CD−R/W、DVD、ブルーレイディスク、DAT、8mmテープ、フラッシュメモリなどのメモリカード等がある。また、コンピュータ等に固定された記録媒体としてハードディスクやROM等がある。
(付記1)
コンピュータに、
基板の反りの分布データに局所座標系を設定して、前記基板に実装される部品の実装位置の局所座標を算出し、
前記部品の実装位置における前記基板の変位値を、前記局所座標に基づいて算出し、
前記変位値が許容値を超えていれば、前記部品を強調して表示する、
処理を実行させる基板解析プログラム。
(付記2)
前記コンピュータに、
前記変位値が前記許容値を超えていれば前記部品を非表示にするとともに、前記部品を表示する領域とは異なる領域に、前記部品を表示する、
処理を更に実行させる付記1に記載の基板解析プログラム。
(付記3)
前記コンピュータに、
前記基板及び前記基板に実装された前記部品の設計データと、前記基板の反りを等高線で示した等高線データとを、重ね合わせて表示する、
処理を更に実行させる付記1又は2に記載の基板解析プログラム。
(付記4)
前記許容値は、部品毎に設定された値である、
付記1から3の何れか一つに記載の基板解析プログラム。
(付記5)
基板の反りの分布データに局所座標系を設定して、前記基板に実装される部品の実装位置の局所座標を算出し、前記部品の実装位置における前記基板の変位値を、前記局所座標に基づいて算出する算出部と、
前記変位値が許容値を超えていれば、前記部品を強調して表示する表示制御部と、
を備える情報処理装置。
(付記6)
前記表示制御部は、前記変位値が前記許容値を超えていれば前記部品を非表示にするとともに、前記部品を表示する領域とは異なる領域に、前記部品を表示する、
付記5に記載の情報処理装置。
(付記7)
前記表示制御部は、前記基板及び前記基板に実装された前記部品の設計データと、前記基板の反りを等高線で示した等高線データとを、重ね合わせて表示する、
付記5又は6に記載の情報処理装置。
(付記8)
前記許容値は、部品毎に設定された値である、
付記5から7の何れか一つに記載の情報処理装置。
(付記9)
コンピュータが、
基板の反りの分布データに局所座標系を設定して、前記基板に実装される部品の実装位置の局所座標を算出し、
前記部品の実装位置における前記基板の変位値を、前記局所座標に基づいて算出し、
前記変位値が許容値を超えていれば、前記部品を強調して表示する、
処理を実行する基板解析方法。
(付記10)
前記コンピュータが、
前記変位値が前記許容値を超えていれば前記部品を非表示にするとともに、前記部品を表示する領域とは異なる領域に、前記部品を表示する、
処理を実行する付記9に記載の基板解析方法。
(付記11)
前記コンピュータが、
前記基板及び前記基板に実装された前記部品の設計データと、前記基板の反りを等高線で示した等高線データとを、重ね合わせて表示する、
処理を実行する付記9又は10に記載の基板解析方法。
(付記12)
前記許容値は、部品毎に設定された値である、
付記9から11の何れか一つに記載の基板解析方法。
11 処理部
12 通信インターフェース
13 表示装置
14 操作インターフェース
15 補助記憶装置
16 可搬記録媒体駆動装置
21 プロセッサ
22 メモリ
23 ROM
24 RAM
25 可搬記録媒体
31 第1記憶部
32 第2記憶部
33 第3記憶部
34 解析部
35 算出部
36 判定部
37 表示制御部
Claims (6)
- コンピュータに、
基板の反りの分布データに局所座標系を設定して、前記基板に実装される部品の実装位置の局所座標を算出し、
前記部品の実装位置における前記基板の変位値を、前記局所座標に基づいて算出し、
前記変位値が許容値を超えていれば、前記部品を強調して表示する、
処理を実行させる基板解析プログラム。 - 前記コンピュータに、
前記変位値が前記許容値を超えていれば前記部品を非表示にするとともに、前記部品を表示する領域とは異なる領域に、前記部品を表示する、
処理を更に実行させる請求項1に記載の基板解析プログラム。 - 前記コンピュータに、
前記基板及び前記基板に実装された前記部品の設計データと、前記基板の反りを等高線で示した等高線データとを、重ね合わせて表示する、
処理を更に実行させる請求項1又は2に記載の基板解析プログラム。 - 前記許容値は、部品毎に設定された値である、
請求項1から3の何れか一項に記載の基板解析プログラム。 - 基板の反りの分布データに局所座標系を設定して、前記基板に実装される部品の実装位置の局所座標を算出し、前記部品の実装位置における前記基板の変位値を、前記局所座標に基づいて算出する算出部と、
前記変位値が許容値を超えていれば、前記部品を強調して表示する表示制御部と、
を備える情報処理装置。 - コンピュータが、
基板の反りの分布データに局所座標系を設定して、前記基板に実装される部品の実装位置の局所座標を算出し、
前記部品の実装位置における前記基板の変位値を、前記局所座標に基づいて算出し、
前記変位値が許容値を超えていれば、前記部品を強調して表示する、
処理を実行する基板解析方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014005115A JP6233034B2 (ja) | 2014-01-15 | 2014-01-15 | 基板解析プログラム、情報処理装置及び基板解析方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014005115A JP6233034B2 (ja) | 2014-01-15 | 2014-01-15 | 基板解析プログラム、情報処理装置及び基板解析方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015133051A true JP2015133051A (ja) | 2015-07-23 |
JP6233034B2 JP6233034B2 (ja) | 2017-11-22 |
Family
ID=53900177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014005115A Expired - Fee Related JP6233034B2 (ja) | 2014-01-15 | 2014-01-15 | 基板解析プログラム、情報処理装置及び基板解析方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6233034B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019164756A (ja) * | 2017-12-13 | 2019-09-26 | タクトテク オーユー | 3d構造に関して電子機器設計を容易化する装置および方法 |
WO2021111762A1 (ja) * | 2019-12-05 | 2021-06-10 | 三菱電機株式会社 | 基板設計支援装置、基板設計支援方法およびプログラム |
WO2021192021A1 (ja) * | 2020-03-24 | 2021-09-30 | 株式会社日立製作所 | 基板解析支援方法、及び基板解析支援システム |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005190206A (ja) * | 2003-12-25 | 2005-07-14 | Ngk Spark Plug Co Ltd | 電子回路基板の設計システム及びそれを用いた電子回路基板の製造方法 |
US20090310848A1 (en) * | 2008-06-11 | 2009-12-17 | Hien Phu Dang | Characterizing Thermomechanical Properties of an Organic Substrate Using Finite Element Analysis |
JP2012103785A (ja) * | 2010-11-08 | 2012-05-31 | Fujitsu Ltd | 実装基板解析装置,実装基板解析方法および実装基板解析プログラム |
-
2014
- 2014-01-15 JP JP2014005115A patent/JP6233034B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005190206A (ja) * | 2003-12-25 | 2005-07-14 | Ngk Spark Plug Co Ltd | 電子回路基板の設計システム及びそれを用いた電子回路基板の製造方法 |
US20090310848A1 (en) * | 2008-06-11 | 2009-12-17 | Hien Phu Dang | Characterizing Thermomechanical Properties of an Organic Substrate Using Finite Element Analysis |
JP2012103785A (ja) * | 2010-11-08 | 2012-05-31 | Fujitsu Ltd | 実装基板解析装置,実装基板解析方法および実装基板解析プログラム |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019164756A (ja) * | 2017-12-13 | 2019-09-26 | タクトテク オーユー | 3d構造に関して電子機器設計を容易化する装置および方法 |
WO2021111762A1 (ja) * | 2019-12-05 | 2021-06-10 | 三菱電機株式会社 | 基板設計支援装置、基板設計支援方法およびプログラム |
JPWO2021111762A1 (ja) * | 2019-12-05 | 2021-06-10 | ||
JP7204946B2 (ja) | 2019-12-05 | 2023-01-16 | 三菱電機株式会社 | 基板設計支援装置、基板設計支援方法およびプログラム |
WO2021192021A1 (ja) * | 2020-03-24 | 2021-09-30 | 株式会社日立製作所 | 基板解析支援方法、及び基板解析支援システム |
JPWO2021192021A1 (ja) * | 2020-03-24 | 2021-09-30 | ||
US20220276104A1 (en) * | 2020-03-24 | 2022-09-01 | Hitachi, Ltd. | Board analysis supporting method and board analysis supporting system |
JP7308352B2 (ja) | 2020-03-24 | 2023-07-13 | 株式会社日立製作所 | 基板解析支援方法、及び基板解析支援システム |
Also Published As
Publication number | Publication date |
---|---|
JP6233034B2 (ja) | 2017-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012155424A (ja) | 設計支援装置、方法およびプログラム | |
CN104823143A (zh) | 三维基板检查装置的图形用户界面 | |
US8683360B2 (en) | Support device, computer-readable recording medium, design support method and integrated circuit | |
JP6233034B2 (ja) | 基板解析プログラム、情報処理装置及び基板解析方法 | |
JP4756899B2 (ja) | 情報処理装置、情報処理方法 | |
JP2008084208A (ja) | 配線モデル作成装置、配線モデル作成方法、配線モデル作成プログラムおよび装置の製造方法 | |
JP5471454B2 (ja) | 部品選択方法、部品選択装置、cad装置及び部品選択プログラム | |
JP2010277115A (ja) | ハーネス検証装置およびハーネス検証プログラム | |
JP2008310573A (ja) | Cad図面の表示方法 | |
EP2083393A2 (en) | Image processing apparatus, image processing method, and storage medium storing a program for causing an image processing apparatus to execute an image processing method | |
JP2016134630A (ja) | 検査装置の操作方法 | |
JP2007048004A (ja) | 設計支援装置および設計支援方法 | |
US10331837B1 (en) | Device graphics rendering for electronic designs | |
JP5725519B2 (ja) | 情報処理プログラム、情報処理装置、情報処理システム、および情報処理方法 | |
JP2020080055A (ja) | 領域設定方法、情報機器 | |
JP4915522B2 (ja) | 図形処理装置 | |
US10503862B1 (en) | Electronic circuit design editor with off-screen violation display and correction | |
JP2017126240A (ja) | 3次元モデル表示システムおよび表示方法 | |
JP2012128609A (ja) | 図面作成支援方法及び装置 | |
JP4102976B2 (ja) | パターン欠陥解析支援装置およびパターン欠陥解析支援プログラム | |
KR101496691B1 (ko) | 그리드 라인 유지 기반의 스프레드시트 문서 표시 장치 및 방법 | |
JP2016126557A (ja) | シミュレーションプログラム、シミュレーション装置およびベクトル表示方法 | |
JP2007094902A (ja) | 3次元画像表示装置、3次元画像表示方法及び3次元画像表示プログラム | |
JP7152973B2 (ja) | 検査条件作成支援装置、検査条件作成支援方法、検査条件作成支援プログラムおよび記録媒体 | |
JP7152972B2 (ja) | 検査条件作成支援装置、検査条件作成支援方法、検査条件作成支援プログラムおよび記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160905 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170919 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170926 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171009 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6233034 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |