JP2015130402A - 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 - Google Patents

半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 Download PDF

Info

Publication number
JP2015130402A
JP2015130402A JP2014001182A JP2014001182A JP2015130402A JP 2015130402 A JP2015130402 A JP 2015130402A JP 2014001182 A JP2014001182 A JP 2014001182A JP 2014001182 A JP2014001182 A JP 2014001182A JP 2015130402 A JP2015130402 A JP 2015130402A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
wafer
epitaxial
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014001182A
Other languages
English (en)
Other versions
JP6065848B2 (ja
Inventor
亮輔 奥山
Ryosuke Okuyama
亮輔 奥山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2014001182A priority Critical patent/JP6065848B2/ja
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to PCT/JP2014/083315 priority patent/WO2015104965A1/ja
Priority to KR1020167016695A priority patent/KR20160078515A/ko
Priority to DE112014005494.1T priority patent/DE112014005494T5/de
Priority to KR1020177013854A priority patent/KR101882389B1/ko
Priority to CN201710594191.2A priority patent/CN107452603B/zh
Priority to CN201480068832.5A priority patent/CN105814671B/zh
Priority to US15/104,396 priority patent/US10153323B2/en
Priority to TW104100005A priority patent/TWI539044B/zh
Publication of JP2015130402A publication Critical patent/JP2015130402A/ja
Application granted granted Critical
Publication of JP6065848B2 publication Critical patent/JP6065848B2/ja
Priority to US16/139,505 priority patent/US10629648B2/en
Priority to US16/816,883 priority patent/US11211423B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Recrystallisation Techniques (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】本発明は、高いゲッタリング能力を有し、かつ、エピタキシャル欠陥の発生を抑制した半導体エピタキシャルウェーハの製造方法を提供する。【解決手段】本発明の半導体エピタキシャルウェーハ１００の製造方法は、半導体ウェーハ１０の表面１０Ａにクラスターイオン１２を照射して、該半導体ウェーハの表面部に、前記クラスターイオンの構成元素が固溶した改質層１４を形成する第１工程と、前記半導体ウェーハの改質層１４上にエピタキシャル層１８を形成する第２工程と、を有し、前記第１工程は、前記改質層１４における厚み方向の一部がアモルファス層１６となり、かつ、該アモルファス層１６の前記半導体ウェーハ表面側の表面１６Ａの平均深さが前記半導体ウェーハ表面１０Ａから２０ｎｍ以上となるように行うことを特徴とする。【選択図】図１

Description

本発明は、半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法に関する。
半導体デバイスの特性を劣化させる要因として、金属汚染が挙げられる。例えば、裏面照射型固体撮像素子では、この素子の基板となる半導体エピタキシャルウェーハに混入した金属は、固体撮像素子の暗電流を増加させる要因となり、白傷欠陥と呼ばれる欠陥を生じさせる。裏面照射型固体撮像素子は、配線層などをセンサー部よりも下層に配置することで、外からの光をセンサーに直接取り込み、暗所などでもより鮮明な画像や動画を撮影することができるため、近年、デジタルビデオカメラやスマートフォンなどの携帯電話に広く用いられている。そのため、白傷欠陥を極力減らすことが望まれている。
ウェーハへの金属の混入は、主に半導体エピタキシャルウェーハの製造工程および固体撮像素子の製造工程（デバイス製造工程）において生じる。前者の半導体エピタキシャルウェーハの製造工程における金属汚染は、エピタキシャル成長炉の構成材からの重金属パーティクルによるもの、あるいは、エピタキシャル成長時の炉内ガスとして塩素系ガスを用いるために、その配管材料が金属腐食して発生する重金属パーティクルによるものなどが考えられる。近年、これら金属汚染は、エピタキシャル成長炉の構成材を耐腐食性に優れた材料に交換するなどにより、ある程度は改善されてきているが、十分ではない。一方、後者の固体撮像素子の製造工程においては、イオン注入、拡散および酸化熱処理などの各処理中で、半導体基板の重金属汚染が懸念される。
このような重金属汚染を抑制するために、重金属を捕獲するためのゲッタリングサイトを半導体ウェーハ中に形成する技術がある。その方法の一つとして、半導体ウェーハ中にイオンを注入し、その後エピタキシャル層を形成する方法が知られている。この方法では、イオン注入領域がゲッタリングサイトとして機能する。
特許文献１には、半導体ウェーハの表面にクラスターイオンを照射して、該半導体ウェーハの表面部に、前記クラスターイオンの構成元素が固溶した改質層を形成する第１工程と、前記半導体ウェーハの改質層上にエピタキシャル層を形成する第２工程と、を有する半導体エピタキシャルウェーハの製造方法が記載されている。
国際公開第２０１２／１５７１６２号
特許文献１では、クラスターイオンを照射して形成した改質層は、モノマーイオン（シングルイオン）を注入して得たイオン注入領域よりも高いゲッタリング能力が得られることを示している。ここで、本発明者は以下のような新規な技術的課題を認識するに至った。すなわち、特許文献１における改質層によるゲッタリング能力をより高くするには、例えばクラスターイオンのドーズ量を多くすることが有効である。しかしながら、ドーズ量を多くしすぎると、その後に形成するエピタキシャル層にエピタキシャル欠陥が多数発生してしまうことが判明した。特許文献１では、ゲッタリング能力の向上とエピタキシャル欠陥の発生を抑制することを両立させるということは考慮されておらず、この点において改善の余地があった。
そこで本発明は、上記課題に鑑み、高いゲッタリング能力を有し、かつ、エピタキシャル欠陥の発生を抑制した半導体エピタキシャルウェーハ、およびその製造方法を提供することを目的とする。
本発明者は、更なる検討によって以下の知見を得た。
（１）半導体ウェーハにクラスターイオンを照射した場合、照射条件によって、改質層中にアモルファス領域が形成される場合と形成されない場合とがあった。そして、改質層中にアモルファス領域がない場合よりも、改質層の厚み方向の一部にアモルファス層が形成される場合の方が、高いゲッタリング能力を得ることができた。すなわち、高いゲッタリング能力を得るためには、改質層の厚み方向の一部にアモルファス層が形成される条件で、クラスターイオンを照射する必要がある。
（２）エピタキシャル欠陥の発生は、クラスターイオン照射による半導体ウェーハ表面近傍（表面部）のダメージに起因すると考えられる。ここで、クラスターイオンの種類によって、エピタキシャル欠陥が発生し始めるドーズ量が異なることがわかった。すなわち、エピタキシャル欠陥の発生はドーズ量のみに依存するものではないことがわかった。
（３）さらに検討を進めたところ、改質層中でのアモルファス層の深さ位置とエピタキシャル欠陥の発生とに相関があることを見出した。すなわち、エピタキシャル欠陥の発生を抑制するためには、アモルファス層を半導体ウェーハ表面から所定深さ以上の位置に形成する必要がある。
（４）このように、高いゲッタリング能力とエピタキシャル欠陥の抑制とを両立させるには、クラスターイオン照射によって、改質層中にアモルファス層を形成しつつ、その深さはある程度深くする必要がある。そして、クラスターイオンの照射後にエピタキシャル層を形成すると、その際の熱により改質層中の結晶性が回復し、アモルファス層は消失する一方で、改質層に黒点状欠陥が発生することがわかった。一方で、アモルファス層の深さ位置が浅く、エピタキシャル欠陥が発生してしまう半導体エピタキシャルウェーハにおいては、上記黒点状欠陥の数が増加しすぎて、もはや「黒点状欠陥」ではなく、黒点が繋がったライン状の欠陥層となることがわかった。すなわち、半導体エピタキシャルウェーハとしては、改質層に黒点状欠陥がある場合に、高いゲッタリング能力が得られ、かつ、エピタキシャル欠陥の発生を抑制できる。
上記知見に基づく本発明の要旨は以下のとおりである。
すなわち、本発明の半導体エピタキシャルウェーハの製造方法は、
半導体ウェーハの表面にクラスターイオンを照射して、該半導体ウェーハの表面部に、前記クラスターイオンの構成元素が固溶した改質層を形成する第１工程と、
前記半導体ウェーハの改質層上にエピタキシャル層を形成する第２工程と、
を有し、
前記第１工程は、前記改質層における厚み方向の一部がアモルファス層となり、かつ、該アモルファス層の前記半導体ウェーハ表面側の表面の平均深さが前記半導体ウェーハ表面から２０ｎｍ以上となるように行うことを特徴とする。
ここで、前記第１工程は、前記平均深さが前記半導体ウェーハ表面から２０ｎｍ以上２００ｎｍ以下となるように行うことが好ましい。
また、前記第１工程は、前記アモルファス層の平均厚さが１００ｎｍ以下となるように行うことが好ましい。
前記クラスターイオンが、構成元素として炭素を含むことが好ましく、構成元素として炭素を含む２種以上の元素を含むことがより好ましい。また、クラスターイオンの炭素数が１６個以下であることが好ましい。
本発明の半導体エピタキシャルウェーハは、半導体ウェーハと、該半導体ウェーハの表面部に形成された、該半導体ウェーハ中に所定元素が固溶した改質層と、該改質層上のエピタキシャル層と、を有し、前記改質層に黒点状欠陥が存在することを特徴とする。
前記黒点状欠陥は、前記半導体ウェーハの表面から３０ｎｍ以上の深さに存在することが好ましい。また、前記黒点状欠陥の幅は３０〜１００ｎｍであり、前記黒点状欠陥の密度は１．０×１０８個／ｃｍ２〜１．０×１０１０個／ｃｍ２であることが好ましい。
ここで、前記所定元素が炭素を含むことが好ましく、前記所定元素が炭素を含む２種以上の元素を含むことがより好ましい。
本発明の固体撮像素子の製造方法は、上記いずれか１つの製造方法で製造された半導体エピタキシャルウェーハまたは上記いずれか１つの半導体エピタキシャルウェーハの、前記エピタキシャル層に、固体撮像素子を形成することを特徴とする。
本発明の半導体エピタキシャルウェーハの製造方法によれば、高いゲッタリング能力を有し、かつ、エピタキシャル欠陥の発生を抑制した半導体エピタキシャルウェーハを得ることができる。また、本発明の半導体エピタキシャルウェーハは、高いゲッタリング能力を有し、かつ、エピタキシャル欠陥の発生が抑制されている。
本発明の一実施形態による半導体エピタキシャルウェーハ１００の製造方法を説明する摸式断面図である。 （Ａ）はクラスターイオンを照射する場合の照射メカニズムを説明する模式図、（Ｂ）はモノマーイオンを注入する場合の注入メカニズムを説明する模式図である。 クラスターイオンとしてＣ３Ｈ５を用いて、加速電圧およびビーム電流値を一定とした場合の、ドーズ量とアモルファス層表面の平均深さとの関係、および、ドーズ量とエピタキシャル欠陥密度との関係を示すグラフである。 クラスターイオンとしてＣ３Ｈ３を用いて、加速電圧およびビーム電流値を一定とした場合の、ドーズ量とアモルファス層表面の平均深さとの関係、および、ドーズ量とエピタキシャル欠陥密度との関係を示すグラフである。 図３に示した実験におけるエピタキシャルシリコンウェーハ（つまりエピタキシャル層形成後）の断面のＴＥＭ画像であり、（Ａ）はドーズ量が１．０×１０１５ａｔｏｍｓ／ｃｍ２の場合（比較例）、（Ｂ）はドーズ量が２．０×１０１５ａｔｏｍｓ／ｃｍ２の場合（発明例）、（Ｃ）はドーズ量が３．０×１０１５ａｔｏｍｓ／ｃｍ２の場合（比較例）である。 図３に示した実験における、クラスターイオン照射後エピタキシャル層形成前の改質層の断面のＴＥＭ画像であり、（Ａ）はドーズ量が１．０×１０１５ａｔｏｍｓ／ｃｍ２の場合（比較例）、（Ｂ）はドーズ量が１．７×１０１５ａｔｏｍｓ／ｃｍ２の場合（発明例）、（Ｃ）はドーズ量が２．０×１０１５ａｔｏｍｓ／ｃｍ２の場合（発明例）、（Ｄ）はドーズ量が３．０×１０１５ａｔｏｍｓ／ｃｍ２の場合（比較例）である。
以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、図１では説明の便宜上、実際の厚さの割合とは異なり、半導体ウェーハ１０に対して改質層１４、アモルファス層１６、およびエピタキシャル層１８の厚さを誇張して示す。
（半導体エピタキシャルウェーハの製造方法）
本発明の一実施形態による半導体エピタキシャルウェーハ１００の製造方法は、図１に示すように、半導体ウェーハ１０の表面１０Ａにクラスターイオン１２を照射して、半導体ウェーハ１０の表面部に、このクラスターイオン１２の構成元素が固溶した改質層１４を形成する第１工程（図１（Ａ），（Ｂ））と、半導体ウェーハ１０の改質層１４上にエピタキシャル層１８を形成する第２工程（図１（Ｃ））と、を有する。図１（Ｃ）は、この製造方法の結果得られた半導体エピタキシャルウェーハ１００の模式断面図である。エピタキシャル層１８は、裏面照射型固体撮像素子等の半導体素子を製造するためのデバイス層となる。
半導体ウェーハ１０としては、例えばシリコン、化合物半導体（ＧａＡｓ、ＧａＮ、ＳｉＣ）からなり、表面にエピタキシャル層を有しないバルクの単結晶ウェーハが挙げられるが、裏面照射型固体撮像素子を製造する場合、一般的にはバルクの単結晶シリコンウェーハを用いる。また、半導体ウェーハ１０は、チョクラルスキ法（ＣＺ法）や浮遊帯域溶融法（ＦＺ法）により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。また、より高いゲッタリング能力を得るために、半導体ウェーハ１０に炭素および／または窒素を添加してもよい。さらに、半導体ウェーハ１０に任意のドーパントを所定濃度添加して、いわゆるｎ＋型もしくはｐ＋型、またはｎ−型もしくはｐ−型の基板としてもよい。
また、半導体ウェーハ１０としては、バルク半導体ウェーハ表面に半導体エピタキシャル層が形成されたエピタキシャル半導体ウェーハを用いてもよい。例えば、バルクの単結晶シリコンウェーハの表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハである。シリコンエピタキシャル層は、ＣＶＤ法により一般的な条件で形成することができる。エピタキシャル層は、厚さが０．１〜１０μｍの範囲内とすることが好ましく、０．２〜５μｍの範囲内とすることがより好ましい。
ここで、本実施形態の特徴的工程は、図１（Ａ）に示すクラスターイオン照射工程である。この工程を採用することの技術的意義を、作用効果とともに説明する。クラスターイオン１２を照射した結果形成される改質層１４は、クラスターイオン１２の構成元素が半導体ウェーハの表面部の結晶の格子間位置または置換位置に固溶して局所的に存在する領域であり、ゲッタリングサイトとして働く。その理由は、以下のように推測される。すなわち、クラスターイオンの形態で照射された炭素等の元素は、シリコン単結晶の置換位置・格子間位置に高密度で局在する。そして、シリコン単結晶の平衡濃度以上にまで炭素等を固溶すると、重金属の固溶度（遷移金属の飽和溶解度）が極めて増加することが実験的に確認された。つまり、平衡濃度以上にまで固溶した炭素等により重金属の固溶度が増加し、これにより重金属に対する捕獲率が顕著に増加したものと考えられる。
なお、本明細書において「クラスターイオン」とは、原子または分子が複数集合して塊となったクラスターに正電荷または負電荷を与え、イオン化したものを意味する。クラスターは、複数（通常２〜２０００個程度）の原子または分子が互いに結合した塊状の集団である。
ここで、本実施形態ではクラスターイオン１２を照射するため、モノマーイオンを注入する場合に比べて、高いゲッタリング能力を得ることができる。本発明者は、このような効果が得られる作用を以下のように考えている。
シリコンウェーハに、例えば炭素のモノマーイオンを注入する場合、図２（Ｂ）に示すように、モノマーイオンは、シリコンウェーハを構成するシリコン原子を弾き飛ばし、シリコンウェーハ中の所定深さ位置に注入される。注入深さは、注入イオンの構成元素の種類およびイオンの加速電圧に依存する。この場合、シリコンウェーハの深さ方向における炭素の濃度プロファイルは、比較的ブロードになり、注入された炭素の存在領域は概ね０．５〜１μｍ程度となる。複数種のイオンを同一エネルギーで同時照射した場合には、軽い元素ほど深く注入され、すなわち、それぞれの元素の質量に応じた異なる位置に注入されるため、注入元素の濃度プロファイルはよりブロードになる。
一方、シリコンウェーハに、例えば炭素と水素からなるクラスターイオンを照射する場合、図２（Ａ）に示すように、クラスターイオン１２は、シリコンウェーハに照射されるとそのエネルギーで瞬間的に１３５０〜１４００℃程度の高温状態となり、シリコンが融解する。その後、シリコンは急速に冷却され、シリコンウェーハ中の表面近傍に炭素および水素が固溶する。すなわち、本明細書における「改質層」とは、照射するイオンの構成元素が半導体ウェーハ表面部の結晶の格子間位置または置換位置に固溶した層を意味する。シリコンウェーハの深さ方向における炭素の濃度プロファイルは、クラスターイオンの加速電圧およびクラスターサイズに依存するが、モノマーイオンの場合に比べてシャープになり、照射された炭素の局所的に存在する領域（すなわち、改質層）の厚みは、概ね５００ｎｍ以下（例えば５０〜４００ｎｍ程度）となる。なお、クラスターイオンの形態で照射された元素は、エピタキシャル層１８の形成過程で多少の熱拡散は起こる。このため、エピタキシャル層１８形成後の炭素の濃度プロファイルは、これらの元素が局所的に存在するピークの両側に、ブロードな拡散領域が形成される。しかし、改質層の厚み（すなわち、ピークの幅）は大きく変化しない。その結果、炭素の析出領域を局所的にかつ高濃度にすることができる。また、改質層１４はシリコンウェーハの表面近傍、すなわちエピタキシャル層１８の直下に形成されるため、近接ゲッタリングが可能となる。以上の結果、高いゲッタリング能力を得ることができるものと考えられる。なお、クラスターイオンの形態であれば、複数種のイオンを同時に照射してもよい。
さらに本実施形態では、図１（Ｂ）に示すように、改質層１４における厚み方向の一部がアモルファス層１６となり、かつ、アモルファス層１６の半導体ウェーハ表面側の表面１６Ａの平均深さが半導体ウェーハ表面１０Ａから２０ｎｍ以上となるように、クラスターイオンの照射を行うことを特徴とする。改質層１４中にアモルファス層１６がある場合に、上記で説明した改質層１４のゲッタリング能力をより十分に得ることができる。よって、本実施形態により得られる半導体エピタキシャルウェーハ１００から製造した裏面照射型固体撮像素子は、白傷欠陥発生の抑制が期待できる。また、アモルファス層１６の表面１６Ａの平均深さが半導体ウェーハ表面１０Ａから２０ｎｍ以上であることによって、その後形成するエピタキシャル層１８におけるエピタキシャル欠陥の発生を十分に抑制することができる。
エピタキシャル欠陥の発生をより十分に抑制する観点から、アモルファス層１６の表面１６Ａの平均深さが半導体ウェーハ表面１０Ａから２０ｎｍ以上２００ｎｍ以下となるようにすることが好ましく、２０ｎｍ以上８０ｎｍ以下となるようにすることがより好ましい。
アモルファス層１６の平均厚さは１００ｎｍ以下であることが好ましく、６０ｎｍ以下であることがより好ましい。１００ｎｍ超えの場合、表面１６Ａの平均深さを半導体ウェーハ表面１０Ａから２０ｎｍ以上にするためのクラスター照射条件の選定が困難となるおそれがあるからである。
なお、図１（Ｂ）や後に説明する図６（Ａ）〜（Ｄ）に示すように、アモルファス層の表面は、横方向の位置によって深さがばらつくが、本発明における「アモルファス層の半導体ウェーハ表面側の表面の平均深さ」は、アモルファス層の断面を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）により観察し、得られたＴＥＭ画像中の表面の平均深さによって定義される。「平均深さ」は、アモルファス層と結晶領域との境界線の最も浅い位置と深い位置の中間の深さとする。また、「アモルファス層の平均厚さ」も、ＴＥＭ画像中のアモルファス層の平均厚さ、すなわちアモルファス層の２つの表面の平均深さの差によって定義される。ＴＥＭ画像の倍率は、アモルファス層が明瞭に観察できる程度であればよく、図６に示す実施例では５０万倍とした。
クラスターイオンは結合様式によって多種のクラスターが存在し、例えば以下の文献に記載されるような公知の方法で生成することができる。ガスクラスタービームの生成法として、（１）特開平９−４１１３８号公報、（２）特開平４−３５４８６５号公報、イオンビームの生成法として、（１）荷電粒子ビーム工学：石川 順三：ISBN978-4-339-00734-3:コロナ社、（２）電子・イオンビーム工学：電気学会：ISBN4-88686-217-9:オーム社、（３）クラスターイオンビーム基礎と応用：ISBN4-526-05765-7:日刊工業新聞社。また、一般的に、正電荷のクラスターイオンの発生にはニールセン型イオン源あるいはカウフマン型イオン源が用いられ、負電荷のクラスターイオンの発生には体積生成法を用いた大電流負イオン源が用いられる。
以下で、クラスターイオンの照射条件について説明する。
まず、照射する元素は特に限定されず、炭素、ホウ素、リン、砒素などを挙げることができる。しかし、より高いゲッタリング能力を得る観点から、クラスターイオンが、構成元素として炭素を含むことが好ましい。格子位置の炭素原子は共有結合半径がシリコン単結晶と比較して小さいため、シリコン結晶格子の収縮場が形成されるため、格子間の不純物を引き付けるゲッタリング能力が高い。
また、照射元素としては炭素を含む２種以上の元素がより好ましい。特に、炭素に加えて、ホウ素、リン、砒素およびアンチモンからなる群より選択された１または２以上のドーパント元素を照射することが好ましい。固溶する元素の種類により効率的にゲッタリング可能な金属の種類が異なるため、２種以上の元素を固溶させることにより、より幅広い金属汚染に対応できるからである。例えば、炭素の場合、ニッケルを効率的にゲッタリングすることができ、ホウ素の場合、銅、鉄を効率的にゲッタリングすることができる。
イオン化させる化合物も特に限定されないが、イオン化が可能な炭素源化合物としては、エタン、メタン、二酸化炭素（ＣＯ２）などを用いることができ、イオン化が可能なホウ素源化合物としては、ジボラン、デカボラン（Ｂ１０Ｈ１４）などを用いることができる。例えば、ジベンジルとデカボランを混合したガスを材料ガスとした場合、炭素、ホウ素および水素が集合した水素化合物クラスターを生成することができる。また、シクロヘキサン（Ｃ６Ｈ１２）を材料ガスとすれば、炭素および水素からなるクラスターイオンを生成することができる。炭素源化合物としては特に、ピレン(Ｃ１６Ｈ１０)、ジベンジル（Ｃ１４Ｈ１４）などより生成したクラスターＣｎＨｍ（３≦ｎ≦１６，３≦ｍ≦１０）を用いることが好ましい。小サイズのクラスターイオンビームを制御し易いためである。
イオン化させる化合物としては、炭素および上記ドーパント元素の両方を含む化合物とすることも好ましい。このような化合物をクラスターイオンとして照射すれば、１回の照射で炭素およびドーパント元素の両方を固溶させることができるからである。
改質層中にアモルファス層が形成されるか否か、および、形成される場合のアモルファス層１６の表面１６Ａの平均深さは、クラスターイオンのドーズ量、クラスターサイズ、クラスターイオンの加速電圧、およびビーム電流値などにより制御され、その中でもドーズ量およびクラスターサイズに大きく依存する。本明細書において「クラスターサイズ」とは、１つのクラスターを構成する原子または分子の個数を意味する。
クラスターサイズは２〜１００個、好ましくは６０個以下、より好ましくは５０個以下で適宜設定することができ、後述する実施例においては、クラスターサイズ８個のＣ３Ｈ５と、クラスターサイズ６個のＣ３Ｈ３を用いた。クラスターサイズの調整は、ノズルから噴出されるガスのガス圧力および真空容器の圧力、イオン化する際のフィラメントへ印加する電圧などを調整することにより行うことができる。なお、クラスターサイズは、四重極高周波電界による質量分析またはタイムオブフライト質量分析によりクラスター個数分布を求め、クラスター個数の平均値をとることにより求めることができる。
クラスターイオンのドーズ量は、イオン照射時間を制御することにより調整することができる。本実施形態において、改質層１４中にアモルファス層１６を形成するためには、ドーズ量は概ね１×１０１５ａｔｏｍｓ／ｃｍ２以上とする必要がある。後述する実施例では、クラスターイオンとしてＣ３Ｈ５を用いる場合、炭素のドーズ量が１．７×１０１５ａｔｏｍｓ／ｃｍ２以上（図３参照）、Ｃ３Ｈ３を用いる場合炭素のドーズ量が２．２×１０１５ａｔｏｍｓ／ｃｍ２以上（図４参照）で、改質層中にアモルファス層が形成された。また、アモルファス層１６の半導体ウェーハ表面側の表面１６Ａの平均深さが半導体ウェーハ表面１０Ａから２０ｎｍ以上となるためには、ドーズ量は概ね１×１０１６ａｔｏｍｓ／ｃｍ２以下とする必要がある。後述する実施例では、クラスターイオンとしてＣ３Ｈ５を用いる場合、炭素のドーズ量が２．０×１０１５ａｔｏｍｓ／ｃｍ２以下（図３参照）、Ｃ３Ｈ３を用いる場合炭素のドーズ量が２．６×１０１５ａｔｏｍｓ／ｃｍ２以下（図４参照）で、表面１６Ａの平均深さが半導体ウェーハ表面１０Ａから２０ｎｍ以上となった。
クラスターイオンの加速電圧は、クラスターサイズとともに、改質層１８における構成元素の深さ方向の濃度プロファイルのピーク位置に影響を与えるので、間接的にアモルファス層の深さにも影響を与える。アモルファス層１６の半導体ウェーハ表面側の表面１６Ａの平均深さが半導体ウェーハ表面１０Ａから２０ｎｍ以上となるために必要な条件として、クラスターイオンとしてＣｎＨｍ（３≦ｎ≦１６，３≦ｍ≦１０）を用いる場合、炭素１原子あたりの加速電圧は、０ｋｅＶ／ａｔｏｍ超え５０ｋｅＶ／ａｔｏｍ以下とし、好ましくは、４０ｋｅＶ／ａｔｏｍ以下とする。
なお、加速電圧の調整には、（１）静電加速、（２）高周波加速の２方法が一般的に用いられる。前者の方法としては、複数の電極を等間隔に並べ、それらの間に等しい電圧を印加して、軸方向に等加速電界を作る方法がある。後者の方法としては、イオンを直線状に走らせながら高周波を用いて加速する線形ライナック法がある。
改質層１４中にアモルファス層１６を形成し、その表面１６Ａの平均深さが半導体ウェーハ表面１０Ａから２０ｎｍ以上となるためには、ビーム電流値は概ね１００μＡ以上１０００μＡ以下とする必要がある。
次に、本実施形態における熱処理について説明する。モノマーイオンは一般的に１５０〜２０００ｋｅＶ程度の加速電圧で注入し、各イオンがそのエネルギーをもってシリコン原子と衝突するため、モノマーイオンが注入されたシリコンウェーハ表面部の結晶性が乱れ、その後にウェーハ表面上に成長させるエピタキシャル層の結晶性を乱す。一方、クラスターイオンは一般的に１０〜１００ｋｅＶ/Cluster程度の加速電圧で照射するが、クラスターは複数の原子または分子の集合体であるため、１原子または１分子あたりのエネルギーを小さくして打ち込むことができ、半導体ウェーハの結晶へ与えるダメージは小さい。そのため、一実施形態では、上記第１工程の後、半導体ウェーハに対して結晶性回復のための熱処理を行うことなく、半導体ウェーハをエピタキシャル成長装置に搬送して上記第２工程を行うことができ、高いゲッタリング能力を有する半導体エピタキシャルウェーハ１００を効率的に製造することができる。すなわち、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）やＲＴＯ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｏｘｉｄａｔｉｏｎ）などの、エピタキシャル装置とは別個の急速昇降温熱処理装置などを用いて回復熱処理を行う必要がない。
それは、以下に述べるエピタキシャル層１８を形成するためのエピタキシャル装置内で、エピタキシャル成長に先立ち行われる水素ベーク処理によって、半導体ウェーハ１０の結晶性を十分回復させることができるからである。水素ベーク処理の一般的な条件は、エピタキシャル成長装置内を水素雰囲気とし、６００℃以上９００℃以下の炉内温度で半導体ウェーハ１０を炉内に投入し、１℃／秒以上１５℃／秒以下の昇温レートで１１００℃以上１２００℃以下の温度範囲にまで昇温させ、その温度で３０秒以上１分以下の間保持するものである。この水素ベーク処理は、本来はエピタキシャル層成長前の洗浄処理によりウェーハ表面に形成された自然酸化膜を除去するためのものであるが、上記条件の水素ベークにより半導体ウェーハ１０の結晶性を十分回復させることができる。
もちろん第１工程の後、第２工程の前に、エピタキシャル装置とは別個の熱処理装置を用いて回復熱処理を行ってもよい。この回復熱処理は、９００℃以上１２００℃以下で１０秒以上１時間以下行えばよい。この回復熱処理は、例えば、半導体ウェーハ１０をエピタキシャル成長装置内に搬送する前に、ＲＴＡやＲＴＯなどの急速昇降温熱処理装置や、バッチ式熱処理装置（縦型熱処理装置、横型熱処理装置）を用いて行うことができる。
改質層１４上に形成するエピタキシャル層１８としては、シリコンエピタキシャル層が挙げられ、一般的な条件により形成することができる。例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをチャンバー内に導入し、使用するソースガスによっても成長温度は異なるが、概ね１０００〜１２００℃の範囲の温度でＣＶＤ法により半導体ウェーハ１０上にエピタキシャル成長させることができる。エピタキシャル層１８は、厚さが１〜１５μｍの範囲内とすることが好ましい。１μｍ未満の場合、半導体ウェーハ１０からのドーパントの外方拡散によりエピタキシャル層１８の抵抗率が変化してしまう可能性があり、また、１５μｍ超えの場合、固体撮像素子の分光感度特性に影響が生じるおそれがあるからである。
（半導体エピタキシャルウェーハ）
次に、上記製造方法により得られる半導体エピタキシャルウェーハ１００について説明する。半導体エピタキシャルウェーハ１００は、図１（Ｃ）に示すように、半導体ウェーハ１０と、この半導体ウェーハ１０の表面部に形成された、半導体ウェーハ１０中に所定元素が固溶した改質層１４と、この改質層１４上のエピタキシャル層１８と、を有する。
改質層１４の定義は既述のとおりであり、ＳＩＭＳ（二次イオン質量分析計）にて半導体ウェーハ１０の表面１０Ａから深さ方向に元素分析を行い、所定元素の深さ方向の濃度プロファイルにおける急峻なピーク部分として特定することができる。改質層１４は通常、半導体ウェーハ１０の表面１０Ａから、当該表面１０Ａからの深さが５０〜４００ｎｍの範囲に延在する。
図１（Ｃ）および後述する図５（Ｂ）に示すように、改質層１８には黒点状欠陥２０が存在する。本明細書において「黒点状欠陥」とは、半導体エピタキシャルウェーハ１００の劈開断面をＴＥＭにて明モードで観察した場合に、改質層１４内に黒点として観察される欠陥を意味するものである。本発明者の検討によれば、黒点状欠陥は、クラスターイオン１２の照射後に改質層１４中にアモルファス層１６が形成される場合にのみ、エピタキシャル層１８の形成後に改質層１４中に発生するものである。一方、改質層中にアモルファス層が形成されない場合は、エピタキシャル層の形成後の改質層中に黒点状欠陥は発生しない。
この黒点状欠陥の発生メカニズムは、おそらく、エピタキシャル層を形成する前の改質層中に形成されたアモルファス層は、エピタキシャル成長時の熱エネルギーを受けることによって結晶回復する再結晶化過程において、シリコン原子だけでなく、クラスター照射により導入されたクラスター元素（炭素原子など）や、シリコンウェーハ中の酸素原子などが再結晶化領域に取り込まれ、再結晶化領域が複合クラスター化した欠陥形態をとり、黒点状の欠陥として観察されたものと推測される。
本発明者の検討によれば、黒点状欠陥２０が存在する半導体エピタキシャルウェーハ１００は、高いゲッタリング能力が得られた。一方、アモルファス層表面１６Ａの平均深さが半導体ウェーハの表面１０Ａから２０ｎｍ以上であれば、エピタキシャル欠陥の発生を抑制でき、平均深さが２０ｎｍ未満になるほどアモルファス層の厚みが厚くなった場合には、黒点が繋がったライン状の欠陥層が形成されてしまい、このライン状の欠陥層が起点となって、エピタキシャル欠陥が発生することを本発明者は見出した。
本実施形態では、エピタキシャル層１８の形成前において、改質層１４中のアモルファス層の表面１６Ａの平均深さを半導体ウェーハの表面１０Ａから２０ｎｍ以上としたので、エピタキシャル層１８のエピタキシャル欠陥密度を０．０４個／ｃｍ２以下とすることができる。
エピタキシャル欠陥の発生を抑制する観点から、黒点状欠陥は、半導体ウェーハの表面から３０ｎｍ以上の深さに存在することが好ましい。
また、黒点状欠陥のサイズは、幅（ウェーハ径方向）が３０〜１００ｎｍ程度、高さ（ウェーハ厚み方向）が２０〜６０ｎｍ程度となる。また、黒点状欠陥の密度は１．０×１０８個／ｃｍ２〜１．０×１０１０個／ｃｍ２となることが好ましい。１．０×１０８個／ｃｍ２以上であれば、エピタキシャル欠陥の発生を抑制する効果を十分に得ることができる。１．０×１０１０個／ｃｍ２以下であれば、上記のようにライン状の欠陥層とならない。
所定元素としては、半導体ウェーハの主材料（シリコンウェーハの場合、シリコン）以外の元素であれば特に限定されないが、炭素または炭素を含む２種以上の元素とすることが好ましいのは既述のとおりである。
本実施形態の半導体エピタキシャルウェーハ１００は、高いゲッタリング能力を有し、かつ、エピタキシャル欠陥の発生が抑制されている。
（固体撮像素子の製造方法）
本発明の実施形態による固体撮像素子の製造方法は、上記の製造方法で製造された半導体エピタキシャルウェーハまたは上記の半導体エピタキシャルウェーハ、すなわち半導体エピタキシャルウェーハ１００の表面に位置するエピタキシャル層１８に、固体撮像素子を形成することを特徴とする。この製造方法により得られる固体撮像素子は、従来に比べ白傷欠陥の発生を十分に抑制することができる。
（実験例１）
（比較例）
ＣＺ単結晶シリコンインゴットから得たｎ型シリコンウェーハ（直径：３００ｍｍ、厚さ：７２５μｍ、ドーパント：リン、ドーパント濃度：５．０×１０１４ａｔｏｍｓ／ｃｍ３）を用意した。次に、クラスターイオン発生装置（日新イオン機器社製、型番：CLARIS）を用いて、シクロヘキサンよりＣ３Ｈ５クラスターを生成して、炭素のドーズ量を１．０×１０１５ａｔｏｍｓ／ｃｍ２として、シリコンウェーハの表面に照射し、改質層を形成した。炭素１原子当りの加速電圧は２３．４ｋｅＶ／ａｔｏｍ、ビーム電流値は４００μＡとした。
クラスターイオン照射後の改質層周辺の断面をＴＥＭにて観察した画像を図６（Ａ）に示す。アモルファス層は、図６（Ｂ）〜（Ｄ）の白く見える部分であり、図６（Ａ）の改質層にはアモルファス層が形成されてなかったことがわかる。
その後、シリコンウェーハを枚葉式エピタキシャル成長装置（アプライドマテリアルズ社製）内に搬送し、装置内で１１２０℃の温度で３０秒の水素ベーク処理を施した後、水素をキャリアガス、トリクロロシランをソースガスとして１１５０℃でＣＶＤ法により、シリコンウェーハの改質層上にシリコンエピタキシャル層（厚さ：８μｍ、ドーパント：リン、ドーパント濃度：１．０×１０１５ａｔｏｍｓ／ｃｍ３）をエピタキシャル成長させ、シリコンエピタキシャルウェーハを得た。
ＳＩＭＳ測定により炭素および水素の濃度プロファイルを測定した。シリコンウェーハ表面から８０ｎｍの範囲において、急峻なピークが確認されたことから、改質層が特定できた。シリコンエピタキシャルウェーハの改質層周辺の断面をＴＥＭで観察した。図５（Ａ）に示す画像中の黒い帯状の部分が改質層であるが、黒点状欠陥は観察されなかった。
（発明例）
炭素のドーズ量を２．０×１０１５ａｔｏｍｓ／ｃｍ２とした以外は、上記比較例と同じ実験を行った。クラスターイオン照射後の改質層周辺の断面をＴＥＭにて観察した。図６（Ｃ）に示すように、改質層中にアモルファス層が形成されていた。図中、白く見える部分がアモルファス層である。
エピタキシャル層形成後に、ＳＩＭＳ測定により炭素および水素の濃度プロファイルを測定した。シリコンウェーハ表面から８０ｎｍの範囲において、急峻なピークが確認されたことから、改質層が特定できた。シリコンエピタキシャルウェーハの改質層周辺の断面を観察した。図５（Ｂ）に示す画像中の黒い帯状の部分が改質層であり、その中に黒点状欠陥が観察された。
＜ゲッタリング能力の評価＞
比較例および発明例で作製したシリコンエピタキシャルウェーハの表面を、Ｎｉ汚染液およびＦｅ汚染液（ともに１．２×１０１３／ｃｍ２）で、それぞれスピンコート汚染法を用いて故意に汚染し、引き続き９００℃、３０分の熱処理を施した。その後、ＳＩＭＳ測定を行い、改質層に捕獲されたＮｉおよびＦｅの濃度を測定した。結果を表１に示す。
発明例は比較例よりも高いゲッタリング能力を示した。発明例では、改質層中にアモルファス層が形成されたことにより、エピタキシャル層の形成後にアモルファス層の領域が再結晶化し、その領域もゲッタリングサイトとして寄与したことによるものと考えられる。
（実験例２）
炭素のドーズ量を図３のプロットに示すように、１．０×１０１５ａｔｏｍｓ／ｃｍ２から１．０×１０１６ａｔｏｍｓ／ｃｍ２までの複数条件とした以外は、実験例１と同じ方法で、シリコンエピタキシャルウェーハを作製した。
クラスターイオン照射後の改質層周辺の断面をＴＥＭにて観察した。改質層にアモルファス層が形成されているか否か、形成されている場合には、アモルファス層の半導体ウェーハ表面側の表面の平均深さとアモルファス層の平均厚みを測定した。ＴＥＭ画像の代表例として、ドーズ量が１．０×１０１５ａｔｏｍｓ／ｃｍ２の場合を図６（Ａ）に、ドーズ量が１．７×１０１５ａｔｏｍｓ／ｃｍ２の場合を図６（Ｂ）に、ドーズ量が２．０×１０１５ａｔｏｍｓ／ｃｍ２の場合を図６（Ｃ）に、ドーズ量が３．０×１０１５ａｔｏｍｓ／ｃｍ２の場合を図６（Ｄ）に示す。アモルファス層の半導体ウェーハ表面側の表面の平均深さは図６（Ｂ）で５５ｎｍ、図６（Ｃ）で２０ｎｍ、図６（Ｄ）で５ｎｍであった。アモルファス層の平均厚みは図６（Ｂ）で５ｎｍ、図６（Ｃ）で３０ｎｍ、図６（Ｄ）で６０ｎｍであった。ドーズ量と平均深さとの関係を図３に示す。ドーズ量が１．７×１０１５ａｔｏｍｓ／ｃｍ２未満では、アモルファス層は形成されなかった。ドーズ量が１．７×１０１５ａｔｏｍｓ／ｃｍ２以上２．０×１０１５ａｔｏｍｓ／ｃｍ２以下の範囲で、平均深さが２０ｎｍ以上となった。
また、各エピタキシャルシリコンウェーハのシリコンエピタキシャル層の表面をＳｕｒｆｓｃａｎ ＳＰ１（ＫＬＡ−Ｔｅｎｃｏｒ社製）にてＮｏｒｍａｌモードにて測定を行い、９０ｎｍ以上のＬＰＤとしてカウントされるもののうち、ＬＰＤ−Ｎとしてカウントされるものをエピタキシャル欠陥と定義した。ドーズ量とエピタキシャル欠陥密度との関係を図３に示す。ドーズ量が２．０×１０１５ａｔｏｍｓ／ｃｍ２を超えると、０．０４個／ｃｍ２を超えるエピタキシャル欠陥が発生した。
以上の結果から、クラスターイオンとしてＣ３Ｈ５を用い、炭素１原子当りの加速電圧は２３．４ｋｅＶ／ａｔｏｍ、ビーム電流値は４００μＡで固定した場合、ドーズ量が１．７×１０１５ａｔｏｍｓ／ｃｍ２以上でアモルファス層は形成され、高いゲッタリング能力が得られ、一方で、ドーズ量が２．０×１０１５ａｔｏｍｓ／ｃｍ２以下で、平均深さが２０ｎｍ以上となり、エピタキシャル欠陥の発生を十分に抑制できることがわかった。
また、ドーズ量が１．７×１０１５ａｔｏｍｓ／ｃｍ２以上２．０×１０１５ａｔｏｍｓ／ｃｍ２以下の範囲では、エピタキシャル層形成後に、代表して既述の図５（Ｂ）に示すような黒点状欠陥が観察された。ドーズ量が１．７×１０１５ａｔｏｍｓ／ｃｍ２未満では、黒点状欠陥は観察されなかった。ドーズ量が２．０×１０１５ａｔｏｍｓ／ｃｍ２を超えた場合では、黒点状欠陥は観察されず、代表して図５（Ｃ）に示すように、黒点が繋がったライン状の欠陥層が観察された。
黒点状欠陥が観察された４つの実験条件における、黒点状欠陥のシリコンウェーハ表面からの深さと、黒点状欠陥の幅および密度を表２に示す。
（実験例３）
クラスターイオン種を、シクロヘキサンより生成したＣ３Ｈ３クラスターとした以外は、実験例２と同じ実験を行い、図４の結果を得た。この場合は、ドーズ量が２．２×１０１５ａｔｏｍｓ／ｃｍ２以上でアモルファス層は形成され、高いゲッタリング能力が得られ、一方で、ドーズ量が２．６×１０１５ａｔｏｍｓ／ｃｍ２以下で、平均深さが２０ｎｍ以上となり、エピタキシャル欠陥の発生を十分に抑制できることがわかった。
また、ドーズ量が２．２×１０１５ａｔｏｍｓ／ｃｍ２以上２．６×１０１５ａｔｏｍｓ／ｃｍ２以下の範囲では、エピタキシャル層形成後に、黒点状欠陥が観察された。ドーズ量が２．２×１０１５ａｔｏｍｓ／ｃｍ２未満では、黒点状欠陥は観察されなかった。ドーズ量が２．６×１０１５ａｔｏｍｓ／ｃｍ２を超えた場合では、黒点状欠陥は観察されず、黒点が繋がったライン状の欠陥層が観察された。
黒点状欠陥が観察された５つの実験条件における、黒点状欠陥のシリコンウェーハ表面からの深さと、黒点状欠陥の幅および密度を表３に示す。
本発明によれば、高いゲッタリング能力を有し、かつ、エピタキシャル層での欠陥の発生を抑制した半導体エピタキシャルウェーハ、およびその製造方法を提供することができる。
１００ 半導体エピタキシャルウェーハ
１０ 半導体ウェーハ
１０Ａ 半導体ウェーハの表面
１２ クラスターイオン
１４ 改質層
１６ アモルファス層
１６Ａ アモルファス層の半導体ウェーハ表面側の表面
１８ エピタキシャル層
２０ 黒点状欠陥

Claims (12)

  1. 半導体ウェーハの表面にクラスターイオンを照射して、該半導体ウェーハの表面部に、前記クラスターイオンの構成元素が固溶した改質層を形成する第１工程と、
    前記半導体ウェーハの改質層上にエピタキシャル層を形成する第２工程と、
    を有し、
    前記第１工程は、前記改質層における厚み方向の一部がアモルファス層となり、かつ、該アモルファス層の前記半導体ウェーハ表面側の表面の平均深さが前記半導体ウェーハ表面から２０ｎｍ以上となるように行うことを特徴とする半導体エピタキシャルウェーハの製造方法。
  2. 前記第１工程は、前記平均深さが前記半導体ウェーハ表面から２０ｎｍ以上２００ｎｍ以下となるように行う請求項１に記載の半導体エピタキシャルウェーハの製造方法。
  3. 前記第１工程は、前記アモルファス層の平均厚さが１００ｎｍ以下となるように行う請求項１または２に記載の半導体エピタキシャルウェーハの製造方法。
  4. 前記クラスターイオンが、構成元素として炭素を含む請求項１〜３のいずれか１項に記載の半導体エピタキシャルウェーハの製造方法。
  5. 前記クラスターイオンが、構成元素として炭素を含む２種以上の元素を含む請求項４に記載の半導体エピタキシャルウェーハの製造方法。
  6. 前記クラスターイオンの炭素数が１６個以下である請求項４または５に記載の半導体エピタキシャルウェーハの製造方法。
  7. 半導体ウェーハと、該半導体ウェーハの表面部に形成された、該半導体ウェーハ中に所定元素が固溶した改質層と、該改質層上のエピタキシャル層と、を有し、
    前記改質層に黒点状欠陥が存在することを特徴とする半導体エピタキシャルウェーハ。
  8. 前記黒点状欠陥が前記半導体ウェーハの表面から３０ｎｍ以上の深さに存在する請求項７に記載の半導体エピタキシャルウェーハ。
  9. 前記黒点状欠陥の幅が３０〜１００ｎｍであり、前記黒点状欠陥の密度が１．０×１０８個／ｃｍ２〜１．０×１０１０個／ｃｍ２である請求項７または８に記載の半導体エピタキシャルウェーハ。
  10. 前記所定元素が炭素を含む請求項７〜９のいずれか１項に記載の半導体エピタキシャルウェーハ。
  11. 前記所定元素が炭素を含む２種以上の元素を含む請求項１０に記載の半導体エピタキシャルウェーハ。
  12. 請求項１〜６のいずれか１項に記載の製造方法で製造された半導体エピタキシャルウェーハまたは請求項７〜１１のいずれか１項に記載の半導体エピタキシャルウェーハの、前記エピタキシャル層に、固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。
JP2014001182A 2014-01-07 2014-01-07 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 Active JP6065848B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2014001182A JP6065848B2 (ja) 2014-01-07 2014-01-07 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
US15/104,396 US10153323B2 (en) 2014-01-07 2014-12-10 Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensor
DE112014005494.1T DE112014005494T5 (de) 2014-01-07 2014-12-10 Verfahren zur Herstellung eines Halbleiter-Epitaxialwafers, ein Halbleiter-Epitaxialwafer und Verfahren zur Herstellung eines Festkörperbildsensors
KR1020177013854A KR101882389B1 (ko) 2014-01-07 2014-12-10 반도체 에피택셜 웨이퍼의 제조방법, 반도체 에피택셜 웨이퍼, 및 고체 촬상 소자의 제조방법
CN201710594191.2A CN107452603B (zh) 2014-01-07 2014-12-10 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法
CN201480068832.5A CN105814671B (zh) 2014-01-07 2014-12-10 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法
PCT/JP2014/083315 WO2015104965A1 (ja) 2014-01-07 2014-12-10 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
KR1020167016695A KR20160078515A (ko) 2014-01-07 2014-12-10 반도체 에피택셜 웨이퍼의 제조방법, 반도체 에피택셜 웨이퍼, 및 고체 촬상 소자의 제조방법
TW104100005A TWI539044B (zh) 2014-01-07 2015-01-05 半導體磊晶晶圓的製造方法、半導體磊晶晶圓以及固態攝影元件的製造方法
US16/139,505 US10629648B2 (en) 2014-01-07 2018-09-24 Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensor
US16/816,883 US11211423B2 (en) 2014-01-07 2020-03-12 Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014001182A JP6065848B2 (ja) 2014-01-07 2014-01-07 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Publications (2)

Publication Number Publication Date
JP2015130402A true JP2015130402A (ja) 2015-07-16
JP6065848B2 JP6065848B2 (ja) 2017-01-25

Family

ID=53523803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014001182A Active JP6065848B2 (ja) 2014-01-07 2014-01-07 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Country Status (7)

Country Link
US (3) US10153323B2 (ja)
JP (1) JP6065848B2 (ja)
KR (2) KR20160078515A (ja)
CN (2) CN105814671B (ja)
DE (1) DE112014005494T5 (ja)
TW (1) TWI539044B (ja)
WO (1) WO2015104965A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018139277A (ja) * 2017-02-24 2018-09-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法および固体撮像素子の製造方法
JP2019004034A (ja) * 2017-06-14 2019-01-10 株式会社Sumco エピタキシャル成長用の半導体ウェーハの製造方法、エピタキシャル成長用の半導体ウェーハ、および半導体エピタキシャルウェーハの製造方法
JP2019004033A (ja) * 2017-06-14 2019-01-10 株式会社Sumco 半導体ウェーハの製造方法および半導体ウェーハ
JP2019021746A (ja) * 2017-07-14 2019-02-07 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP2019153647A (ja) * 2018-03-01 2019-09-12 株式会社Sumco 半導体エピタキシャルウェーハの製造方法
JP2019153648A (ja) * 2018-03-01 2019-09-12 株式会社Sumco 半導体エピタキシャルウェーハの製造方法
JP2019160874A (ja) * 2018-03-08 2019-09-19 株式会社Sumco 半導体ウェーハのゲッタリング能力評価方法
JP2020198444A (ja) * 2020-08-20 2020-12-10 株式会社Sumco エピタキシャル成長用の半導体ウェーハ、および半導体エピタキシャルウェーハの製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6539959B2 (ja) * 2014-08-28 2019-07-10 株式会社Sumco エピタキシャルシリコンウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
JP6137165B2 (ja) 2014-12-25 2017-05-31 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6759626B2 (ja) * 2016-02-25 2020-09-23 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP6737066B2 (ja) 2016-08-22 2020-08-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
JP6327393B1 (ja) 2017-02-28 2018-05-23 株式会社Sumco エピタキシャルシリコンウェーハの不純物ゲッタリング能力の評価方法及びエピタキシャルシリコンウェーハ
JP6380582B1 (ja) * 2017-03-08 2018-08-29 株式会社Sumco エピタキシャルウェーハの裏面検査方法、エピタキシャルウェーハ裏面検査装置、エピタキシャル成長装置のリフトピン管理方法およびエピタキシャルウェーハの製造方法
JP6787268B2 (ja) * 2017-07-20 2020-11-18 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
JP6801682B2 (ja) * 2018-02-27 2020-12-16 株式会社Sumco 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
US20230317761A1 (en) 2020-08-26 2023-10-05 Sumco Corporation Epitaxial silicon wafer, method for producing same, and method for producing semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163216A (ja) * 2001-09-12 2003-06-06 Wacker Nsce Corp エピタキシャルシリコンウエハおよびその製造方法
JP2009518869A (ja) * 2005-12-09 2009-05-07 セムイクウィップ・インコーポレーテッド 炭素クラスターの注入により半導体デバイスを製造するためのシステムおよび方法
JP2010062529A (ja) * 2008-08-04 2010-03-18 Toshiba Corp 半導体装置の製造方法
WO2011125305A1 (ja) * 2010-04-08 2011-10-13 信越半導体株式会社 シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法
WO2012157162A1 (ja) * 2011-05-13 2012-11-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04130731A (ja) * 1990-09-21 1992-05-01 Hitachi Ltd 半導体集積回路装置の製造方法
JP2002368001A (ja) 2001-06-07 2002-12-20 Denso Corp 半導体装置及びその製造方法
AU2003228587A1 (en) * 2002-04-18 2003-11-03 University Of Florida Biomimetic organic/inorganic composites, processes for their production, and methods of use
JP4519592B2 (ja) * 2004-09-24 2010-08-04 株式会社東芝 非水電解質二次電池用負極活物質及び非水電解質二次電池
US8182590B2 (en) * 2005-04-29 2012-05-22 University Of Rochester Ultrathin porous nanoscale membranes, methods of making, and uses thereof
DE102005024073A1 (de) 2005-05-25 2006-11-30 Siltronic Ag Halbleiter-Schichtstruktur und Verfahren zur Herstellung einer Halbleiter-Schichtstruktur
JP2007317760A (ja) 2006-05-24 2007-12-06 Sharp Corp 半導体装置及びその製造方法
JP5204959B2 (ja) * 2006-06-26 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010040864A (ja) * 2008-08-06 2010-02-18 Sumco Corp エピタキシャルシリコンウェーハ及びその製造方法
US8815657B2 (en) * 2008-09-05 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2011253983A (ja) 2010-06-03 2011-12-15 Disco Abrasive Syst Ltd シリコンウェーハへのゲッタリング層付与方法
CN103180030B (zh) * 2010-08-23 2017-04-12 艾克索乔纳斯公司 基于气体团簇离子束技术的中性射束处理方法和设备
US9776177B2 (en) * 2012-03-29 2017-10-03 Wayne State University Bimetal catalysts

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163216A (ja) * 2001-09-12 2003-06-06 Wacker Nsce Corp エピタキシャルシリコンウエハおよびその製造方法
JP2009518869A (ja) * 2005-12-09 2009-05-07 セムイクウィップ・インコーポレーテッド 炭素クラスターの注入により半導体デバイスを製造するためのシステムおよび方法
JP2010062529A (ja) * 2008-08-04 2010-03-18 Toshiba Corp 半導体装置の製造方法
WO2011125305A1 (ja) * 2010-04-08 2011-10-13 信越半導体株式会社 シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法
WO2012157162A1 (ja) * 2011-05-13 2012-11-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018139277A (ja) * 2017-02-24 2018-09-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法および固体撮像素子の製造方法
JP2019004034A (ja) * 2017-06-14 2019-01-10 株式会社Sumco エピタキシャル成長用の半導体ウェーハの製造方法、エピタキシャル成長用の半導体ウェーハ、および半導体エピタキシャルウェーハの製造方法
JP2019004033A (ja) * 2017-06-14 2019-01-10 株式会社Sumco 半導体ウェーハの製造方法および半導体ウェーハ
JP2019021746A (ja) * 2017-07-14 2019-02-07 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP2019153647A (ja) * 2018-03-01 2019-09-12 株式会社Sumco 半導体エピタキシャルウェーハの製造方法
JP2019153648A (ja) * 2018-03-01 2019-09-12 株式会社Sumco 半導体エピタキシャルウェーハの製造方法
JP2019160874A (ja) * 2018-03-08 2019-09-19 株式会社Sumco 半導体ウェーハのゲッタリング能力評価方法
JP7043899B2 (ja) 2018-03-08 2022-03-30 株式会社Sumco 半導体ウェーハのゲッタリング能力評価方法
JP2020198444A (ja) * 2020-08-20 2020-12-10 株式会社Sumco エピタキシャル成長用の半導体ウェーハ、および半導体エピタキシャルウェーハの製造方法
JP7088239B2 (ja) 2020-08-20 2022-06-21 株式会社Sumco エピタキシャル成長用の半導体ウェーハ、および半導体エピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
US10629648B2 (en) 2020-04-21
KR20160078515A (ko) 2016-07-04
CN105814671B (zh) 2019-03-29
CN105814671A (zh) 2016-07-27
KR101882389B1 (ko) 2018-07-26
TWI539044B (zh) 2016-06-21
CN107452603B (zh) 2020-12-18
KR20170059020A (ko) 2017-05-29
JP6065848B2 (ja) 2017-01-25
TW201531600A (zh) 2015-08-16
US20190027533A1 (en) 2019-01-24
CN107452603A (zh) 2017-12-08
WO2015104965A1 (ja) 2015-07-16
US10153323B2 (en) 2018-12-11
US20200219929A1 (en) 2020-07-09
US11211423B2 (en) 2021-12-28
DE112014005494T5 (de) 2016-09-15
US20160315117A1 (en) 2016-10-27

Similar Documents

Publication Publication Date Title
JP6065848B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799936B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
WO2014076933A1 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JPWO2012157162A1 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017157613A (ja) 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法
TWI611482B (zh) 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6427946B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6508030B2 (ja) シリコンエピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6221928B2 (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2014099457A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6280301B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6289805B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6278592B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175145A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015220242A (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6318728B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6361779B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2017175143A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017183736A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150811

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20160401

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161212

R150 Certificate of patent or registration of utility model

Ref document number: 6065848

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250