JP2015126245A - 送信装置及び歪み補償方法 - Google Patents
送信装置及び歪み補償方法 Download PDFInfo
- Publication number
- JP2015126245A JP2015126245A JP2013267168A JP2013267168A JP2015126245A JP 2015126245 A JP2015126245 A JP 2015126245A JP 2013267168 A JP2013267168 A JP 2013267168A JP 2013267168 A JP2013267168 A JP 2013267168A JP 2015126245 A JP2015126245 A JP 2015126245A
- Authority
- JP
- Japan
- Prior art keywords
- code
- distortion compensation
- transmission signal
- signal
- distortion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
- H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
- H04L1/0043—Realisations of complexity reduction techniques, e.g. use of look-up tables
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/36—Modulator circuits; Transmitter circuits
- H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
- H04L27/364—Arrangements for overcoming imperfections in the modulator, e.g. quadrature error or unbalanced I and Q levels
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
Description
図7は、本発明の実施の形態1に係る送信装置10の一部の構成を示すブロック図である。以下、図7を用いて送信装置10の構成について説明する。送信装置10は、スイッチ11、デジタルプリディストーション部12、送信用RF変調部13、アンテナ14及びフィードバック復調部15を備えている。
図8は、本発明の実施の形態2に係る送信装置の一部の構成を示すブロック図である。図8が図7と異なる点は、Iコード用SCPA131aをIコード用SCPA132aに変更し、Qコード用SCPA131bをQコード用SCPA132bに変更した点である。
図9は、本発明の実施の形態3に係る送信装置の一部の構成を示すブロック図である。図9が図7と異なる点は、位相回転部128を追加した点である。
12 デジタルプリディストーション部
13 送信用RF変調部
14 アンテナ
15 フィードバック復調部
121a、121b 乗算器
122a、122b 加算器
123 補間値処理部
124a、124b アドレス生成部
125a、125b 記憶部
126 更新処理部
127 誤差算出部
128 位相回転部
131a、132a Iコード用SCPA
131b、132b Qコード用SCPA
Claims (8)
- 第1入力信号を増幅する第1スイッチトキャパシタ電力増幅器と、
第2入力信号を増幅する第2スイッチトキャパシタ電力増幅器と、
送信信号のIコードの歪み補償を行う複素数のIコード用補正係数からなるIコード用ルックアップテーブルと、前記送信信号のQコードの歪み補償を行う複素数のQコード用補正係数からなるQコード用ルックアップテーブルとを記憶する記憶手段と、
前記Iコード用補正係数を用いて、前記送信信号のIコードの歪み補償を行って前記第1入力信号を生成し、前記Qコード用補正係数を用いて、前記送信信号のQコードの歪み補償を行って前記第2入力信号を生成する歪み補償手段と、
を具備する送信装置。 - 前記記憶手段は、前記Iコード用ルックアップテーブルと前記Qコード用ルックアップテーブルとを共通化して記憶する、
請求項1に記載の送信装置。 - 前記歪み補償手段は、
前記送信信号のIコードに前記Iコード用補正係数を乗算する第1乗算器と、
前記送信信号のQコードに前記Qコード用補正係数を乗算する第2乗算器と、
前記第1乗算器による乗算結果の実部と、前記第2乗算器による乗算結果の虚部とを加算して前記第1入力信号を得る第1加算器と、
前記第1乗算器による乗算結果の虚部と、前記第2乗算器による乗算結果の実部とを加算して前記第2入力信号を得る第2加算器と、
を具備する請求項1に記載の送信装置。 - 前記Iコード用ルックアップテーブルは、ノンオーバーラップ調整値毎に前記Iコード用補正係数が対応付けられ、
前記Qコード用ルックアップテーブルは、ノンオーバーラップ調整値毎に前記Qコード用補正係数が対応付けられる、
請求項1に記載の送信装置。 - 複数の前記Iコード用補正係数及び複数の前記Qコード用補正係数を用いて、線形補間して補間値を求める補間値処理手段をさらに具備する、
請求項4に記載の送信装置。 - 前記第1スイッチトキャパシタ電力増幅器は、前記第1入力信号をAMコードに入力し、前記送信信号のIコードをノンオーバーラップ切替信号に用い、
前記第2スイッチトキャパシタ電力増幅器は、前記第2入力信号をAMコードに入力し、前記送信信号のQコードをノンオーバーラップ切替信号に用いる、
請求項1に記載の送信装置。 - 前記送信信号のIコード及びQコードの位相を回転させる位相回転手段と、
前記位相が回転させられた前記Iコード及び前記Qコードを用いて、前記記憶手段に記憶された前記Iコード用補正係数及び前記Qコード用補正係数を更新する更新処理手段と、
をさらに具備する請求項1に記載の送信装置。 - 送信信号のIコードの歪み補償を行う複素数のIコード用補正係数からなるIコード用ルックアップテーブルと、前記送信信号のQコードの歪み補償を行う複素数のQコード用補正係数からなるQコード用ルックアップテーブルとを更新するステップと、
前記Iコード用補正係数を用いて、前記送信信号のIコードの歪み補償を行って、第1スイッチトキャパシタ電力増幅器に入力するステップと、
前記Qコード用補正係数を用いて、前記送信信号のQコードの歪み補償を行って、第2スイッチトキャパシタ電力増幅器に入力するステップと、
を具備する歪み補償方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013267168A JP6235899B2 (ja) | 2013-12-25 | 2013-12-25 | 送信装置及び歪み補償方法 |
US14/534,921 US9401778B2 (en) | 2013-12-25 | 2014-11-06 | Transmission device and distortion compensation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013267168A JP6235899B2 (ja) | 2013-12-25 | 2013-12-25 | 送信装置及び歪み補償方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015126245A true JP2015126245A (ja) | 2015-07-06 |
JP6235899B2 JP6235899B2 (ja) | 2017-11-22 |
Family
ID=53401300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013267168A Expired - Fee Related JP6235899B2 (ja) | 2013-12-25 | 2013-12-25 | 送信装置及び歪み補償方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9401778B2 (ja) |
JP (1) | JP6235899B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6235899B2 (ja) * | 2013-12-25 | 2017-11-22 | パナソニック株式会社 | 送信装置及び歪み補償方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000069098A (ja) * | 1998-08-24 | 2000-03-03 | Nec Corp | プレディストーション回路 |
JP2005151119A (ja) * | 2003-11-14 | 2005-06-09 | Fujitsu Ltd | 歪補償装置 |
WO2011001591A1 (ja) * | 2009-06-29 | 2011-01-06 | パナソニック株式会社 | D級増幅装置 |
US20120269293A1 (en) * | 2011-04-21 | 2012-10-25 | Chun-Hsien Peng | Rf transmitter architecture, integrated circuit device, wireless communication unit and method therefor |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3560398B2 (ja) | 1995-08-31 | 2004-09-02 | 富士通株式会社 | 歪補償を有する増幅器 |
US5705949A (en) * | 1996-09-13 | 1998-01-06 | U.S. Robotics Access Corp. | Compensation method for I/Q channel imbalance errors |
US7203247B2 (en) * | 2001-07-23 | 2007-04-10 | Agere Systems Inc. | Digital predistortion technique for WCDMA wireless communication system and method of operation thereof |
US6950480B2 (en) * | 2003-01-24 | 2005-09-27 | Texas Instruments Incorporated | Receiver having automatic burst mode I/Q gain and phase balance |
US7676210B2 (en) * | 2003-09-29 | 2010-03-09 | Tod Paulus | Method for performing dual mode image rejection calibration in a receiver |
US8654885B2 (en) * | 2006-06-06 | 2014-02-18 | Qualcomm Incorporated | Fast in-phase and quadrature imbalance calibration |
US8150335B2 (en) * | 2007-08-21 | 2012-04-03 | Texas Instruments Incorporated | Apparatus and method for adaptive cartesian transmitter linearization and wireless transmitter employing the same |
US8023588B1 (en) * | 2008-04-08 | 2011-09-20 | Pmc-Sierra, Inc. | Adaptive predistortion of non-linear amplifiers with burst data |
US8340225B2 (en) * | 2009-09-17 | 2012-12-25 | SiTune Corporation | System and method for performing blind IQ-imbalance estimation and compensation |
US9166707B2 (en) * | 2012-03-28 | 2015-10-20 | Panasonic Corporation | Transmitter, signal generation device, calibration method, and signal generation method |
US8913689B2 (en) * | 2012-09-24 | 2014-12-16 | Dali Systems Co. Ltd. | Wide bandwidth digital predistortion system with reduced sampling rate |
JP6235899B2 (ja) * | 2013-12-25 | 2017-11-22 | パナソニック株式会社 | 送信装置及び歪み補償方法 |
US9088471B1 (en) * | 2014-02-19 | 2015-07-21 | Qualcomm Incorporated | Quadrature combining and adjusting |
-
2013
- 2013-12-25 JP JP2013267168A patent/JP6235899B2/ja not_active Expired - Fee Related
-
2014
- 2014-11-06 US US14/534,921 patent/US9401778B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000069098A (ja) * | 1998-08-24 | 2000-03-03 | Nec Corp | プレディストーション回路 |
JP2005151119A (ja) * | 2003-11-14 | 2005-06-09 | Fujitsu Ltd | 歪補償装置 |
WO2011001591A1 (ja) * | 2009-06-29 | 2011-01-06 | パナソニック株式会社 | D級増幅装置 |
US20120269293A1 (en) * | 2011-04-21 | 2012-10-25 | Chun-Hsien Peng | Rf transmitter architecture, integrated circuit device, wireless communication unit and method therefor |
Also Published As
Publication number | Publication date |
---|---|
US9401778B2 (en) | 2016-07-26 |
US20150180610A1 (en) | 2015-06-25 |
JP6235899B2 (ja) | 2017-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11159129B2 (en) | Power amplifier time-delay invariant predistortion methods and apparatus | |
CN111108685B (zh) | 无线电传输器中的多相数字信号预失真 | |
JP5742186B2 (ja) | 増幅装置 | |
CN108183692B (zh) | 空间数字预失真 | |
CN101911477B (zh) | 前置补偿器 | |
JP2012129661A (ja) | 歪補償装置、歪補償方法、及び無線装置 | |
JP6054739B2 (ja) | 歪み補償装置及び歪み補償方法 | |
US9088472B1 (en) | System for compensating for I/Q impairments in wireless communication system | |
US9548703B2 (en) | Distortion compensation apparatus, transmission apparatus, and distortion compensation method | |
JP5482561B2 (ja) | 歪補償増幅装置及び歪補償方法 | |
JP6235899B2 (ja) | 送信装置及び歪み補償方法 | |
JP2007208684A (ja) | 歪補償機能付き送信装置 | |
JP2006094043A (ja) | 送信装置及び通信装置 | |
EP2118999A2 (en) | Power amplifier time-delay invariant predistortion methods and apparatus | |
JP7268335B2 (ja) | 歪補償回路、送信装置および歪補償方法 | |
KR100939882B1 (ko) | 왜곡 보상 장치 | |
CN114421902B (zh) | 适用于WiFi无记忆功放的预失真校准方法及应用 | |
JP2000031869A (ja) | プリディストーション歪補償機能付送信装置及び方法 | |
JP2014183494A (ja) | 歪補償装置及び歪補償方法 | |
JP6758544B2 (ja) | 歪み補償回路及び無線送信機 | |
JP2013132009A (ja) | 歪補償器 | |
JP2021132253A (ja) | 無線通信装置及び係数更新方法 | |
JP2000244597A (ja) | 非線形歪補償装置 | |
JP2013118577A (ja) | 歪補償器 | |
JP2012165124A (ja) | 増幅装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160721 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170718 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171027 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6235899 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |