JP2015126207A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015126207A
JP2015126207A JP2013271695A JP2013271695A JP2015126207A JP 2015126207 A JP2015126207 A JP 2015126207A JP 2013271695 A JP2013271695 A JP 2013271695A JP 2013271695 A JP2013271695 A JP 2013271695A JP 2015126207 A JP2015126207 A JP 2015126207A
Authority
JP
Japan
Prior art keywords
heat sink
fins
cooling path
semiconductor device
cooling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013271695A
Other languages
English (en)
Inventor
新 飯塚
Arata Iizuka
新 飯塚
貴彦 村上
Takahiko Murakami
貴彦 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013271695A priority Critical patent/JP2015126207A/ja
Publication of JP2015126207A publication Critical patent/JP2015126207A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】加工費の増加と歩留りの悪化を防ぎつつ、冷却効率を向上させることができる半導体装置を得る。
【解決手段】半導体素子6がヒートシンク1の上面に設けられている。冷却媒体が流れる冷却経路8を有する冷却器9がヒートシンク1の下面に取り付けられている。ヒートシンク1の下面に設けられた複数のフィン10が冷却経路8内に露出されている。軟材11が冷却経路8の底面と複数のフィン10との間に設けられている。ヒートシンク1の下面と冷却経路8の底面は互いに対向している。複数のフィン10は軟材11を介して冷却経路8の底面に押し付けられている。
【選択図】図1

Description

本発明は、電力用半導体装置に関する。
近年、更なる高電圧化と大電流化が求められる電力用半導体装置では、熱損失の対策が重要となっている。電力用半導体装置のスペックアップに伴う熱損失の増加に対応するため、フィン付ヒートシンクと冷却器を組み付けて直接冷却媒体を接触させる直冷構造が考案されている(例えば、特許文献1参照)。
特開2010−177529号公報
ヒートシンクと冷却器の平面度またはフィンの寸法誤差によってフィンと冷却器との間に隙間が生じた場合、冷却経路内の冷却媒体の流量が隙間に集中して不均一となり、冷却効率が悪化する。隙間を無くすため、部材の要求加工精度が上がり、加工費の増加と歩留りの悪化が懸念される。また、フィンの寸法が冷却器の寸法よりも大きい場合、冷却器とヒートシンクの間に隙間が生じてしまい、冷却媒体が漏出する可能性がある。
本発明は、上述のような課題を解決するためになされたもので、その目的は加工費の増加と歩留りの悪化を防ぎつつ、冷却効率を向上させることができる半導体装置を得るものである。
本発明に係る半導体装置は、ヒートシンクと、前記ヒートシンクの上面に設けられた半導体素子と、冷却媒体が流れる冷却経路を有し、前記ヒートシンクの下面に取り付けられた冷却器と、前記冷却経路内に露出され、前記ヒートシンクの下面に設けられた複数のフィンと、前記冷却経路の底面と前記複数のフィンとの間に設けられ、前記複数のフィンよりも柔らかい軟材とを備え、前記ヒートシンクの下面と前記冷却経路の底面は互いに対向し、前記複数のフィンは前記軟材を介して前記冷却経路の底面に押し付けられていることを特徴とする。
本発明では軟材の変形によって冷却経路の底面とフィンの隙間を埋める。これにより、加工費の増加と歩留りの悪化を防ぎつつ、冷却効率を向上させることができる。
本発明の実施の形態1に係る半導体装置を示す断面図である。 本発明の実施の形態1に係る半導体装置のヒートシンクを示す下面図である。 比較例1に係る半導体装置を示す断面図である。 比較例2に係る半導体装置を示す断面図である。 本発明の実施の形態2に係る半導体装置を示す断面図である。 本発明の実施の形態3に係る半導体装置を示す断面図である。 本発明の実施の形態4に係る半導体装置を示す断面図である。 本発明の実施の形態5に係る半導体装置を示す断面図である。 本発明の実施の形態5に係る半導体装置の冷却器を示す上面図である。 本発明の実施の形態6に係る半導体装置を示す断面図である。 本発明の実施の形態6に係る半導体装置のヒートシンクを示す下面図である。 本発明の実施の形態7に係る半導体装置を示す断面図である。 本発明の実施の形態7に係る半導体装置のフィンの配置を示す上面からの透過図である。 本発明の実施の形態8に係る半導体装置を示す断面図である。
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態1.
図1は、本発明の実施の形態1に係る半導体装置を示す断面図である。図2は、本発明の実施の形態1に係る半導体装置のヒートシンクを示す下面図である。ヒートシンク1は、Cu、Al、Cuを主成分とする合金などの熱伝導率の高い材料からなる。AlNなどの絶縁材2の上下にAl,Cuなどの導電パターン3,4がそれぞれ設けられた絶縁基板がヒートシンク1の上面にはんだ5で接合されている。IGBT、MOSFET、FwDiなどの半導体素子6が導電パターン3にはんだ7で接合されている。
冷却媒体が流れる冷却経路8を有する冷却器9がヒートシンク1の下面に取り付けられている。冷却器9はAl,Cuなどからなる。冷却経路8は一定の深さを持つ凹部である。ヒートシンク1の下面に設けられた複数のフィン10が冷却経路8内に露出されている。複数のフィン10はAl,Cuなどからなる。
複数のフィン10よりも柔らかいゴムやAlなどの軟材11が冷却経路8の底面と複数のフィン10との間に設けられている。ヒートシンク1の下面と冷却経路8の底面は互いに対向している。
ヒートシンク1を冷却器9にねじ12で取り付ける際に、複数のフィン10は軟材11を介して冷却経路8の底面に押し付けられる。この際に軟材11は変形する。ヒートシンク1と冷却器9の間はゴムなどの封止材13で封止されている。
続いて、本実施の形態の効果を比較例1,2と比較して説明する。図3は、比較例1に係る半導体装置を示す断面図である。図4は、比較例2に係る半導体装置を示す断面図である。比較例1,2には軟材11が存在しない。比較例1では、ヒートシンク1と冷却器9の平面度またはフィン10の寸法誤差によって冷却経路8の底面とフィン10との間に隙間が生じている。冷却媒体の流量が隙間に集中して不均一となり、冷却効率が悪化する。隙間を無くそうとすると、部材の要求加工精度が上がり、加工費の増加と歩留りの悪化が懸念される。比較例2では、フィン10の長さが冷却経路8の深さよりも大きいため、冷却器9とヒートシンク1の間に隙間が生じてしまい、冷却媒体が漏出する可能性がある。
これに対して本実施の形態では、軟材11の変形によって冷却経路8の底面とフィン10の隙間を埋める。従って、冷却媒体が冷却経路8内を均一に流れるようになるため、冷却器9の平面度またはフィン10の寸法精度を向上させる必要が無い。このため、加工費の増加と歩留りの悪化を防ぎつつ、冷却効率を向上させることができる。
なお、本実施の形態において、ヒートシンク1と導電パターン4ははんだ5を介して接合しているが、ヒートシンク1と導電パターン4を一体に形成してもよい。その場合、たとえば一体型を用いたダイキャストによりヒートシンク1を形成することができる。
実施の形態2.
図5は、本発明の実施の形態2に係る半導体装置を示す断面図である。冷却経路8の底面に設けられた複数のフィン14が冷却経路8内に露出されている。複数のフィン14よりも柔らかいゴムやAlなどの軟材11がヒートシンク1の下面と複数のフィン14との間に設けられている。複数のフィン14は軟材11を介してヒートシンク1の下面に押し付けられている。この場合でも実施の形態1と同様の効果を得ることができる。なお、軟材11の熱伝導率が高ければ高いほど熱拡散が期待でき、半導体装置の冷却性能の向上(熱抵抗の低減)が期待できる。
実施の形態3.
図6は、本発明の実施の形態3に係る半導体装置を示す断面図である。軟材11は複数のフィン10の先端にそれぞれ個別に設けられている。これにより実施の形態1と同様の効果を得ることができる。また、実施の形態1よりも冷却媒体の流路を大きくすることができるため、冷却効率を更に向上させることができる。
実施の形態4.
図7は、本発明の実施の形態4に係る半導体装置を示す断面図である。軟材11は複数のフィン14の先端にそれぞれ個別に設けられている。これにより実施の形態2と同様の効果を得ることができる。また、実施の形態2よりも冷却媒体の流路を大きくすることができるため、冷却効率を更に向上させることができる。
実施の形態5.
図8は、本発明の実施の形態5に係る半導体装置を示す断面図である。図9は、本発明の実施の形態5に係る半導体装置の冷却器を示す上面図である。冷却経路8の底面に複数の溝15を有するディンプル構造16が設けられている。ディンプル構造16はAlなどからなる。ヒートシンク1の下面に設けられた複数のフィン10が複数の溝15に一定の長さ差し込まれる。これにより、冷却器9の平面度またはフィン10の寸法誤差に関係なくフィン10と冷却器9の隙間を埋めることが可能となり、冷却媒体が冷却経路8内を均一に流れることで冷却効率を向上させることができる。
実施の形態6.
図10は、本発明の実施の形態6に係る半導体装置を示す断面図である。図11は、本発明の実施の形態6に係る半導体装置のヒートシンクを示す下面図である。ヒートシンク1の下面に複数の溝15を有するディンプル構造16が設けられている。冷却経路8の底面に設けられた複数のフィン14が複数の溝15に一定の長さ差し込まれる。これにより実施の形態5と同様の効果を得ることができる。また、ディンプル構造16の熱伝導率が高ければ高いほど熱拡散が期待でき、半導体素子6の冷却性能の向上(熱抵抗の低減)が期待できる。
実施の形態7.
図12は、本発明の実施の形態7に係る半導体装置を示す断面図である。図13は、本発明の実施の形態7に係る半導体装置のフィンの配置を示す上面からの透過図である。ヒートシンク1の下面に設けられた複数のフィン10と冷却経路8の底面に設けられた複数のフィン14が冷却経路8内に露出されている。フィン10とフィン14は同数かつ同形状である。複数のフィン14は複数のフィン10の隙間に配置されている。ヒートシンク1側と冷却器9側に同程度の隙間を生じさせ、冷却媒体が冷却経路8内を均一に流れることで冷却効率を向上させることができる。
実施の形態8.
図14は、本発明の実施の形態8に係る半導体装置を示す断面図である。実施の形態1〜7ではねじ12と封止材13を用いてヒートシンク1と冷却器9を締結しているが、本実施の形態でははんだ、AlSiなどのろう材17を用いて両者を締結している。この場合、ろう材17を介して冷却器9のフィン14へと熱が伝わるため、更なる冷却効率の向上が期待できる。または、固相拡散結合などの異種金属間結合を用いてヒートシンク1と冷却器9を締結してもよい。
なお、実施の形態1〜7においてフィン10,14は円柱状であるが、板状、波状、又は三角錐状でも同様の効果を得ることができる。この場合、円柱状のフィンよりも加工費の削減が可能となる。
また、半導体素子6は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体素子は、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された素子を用いることで、この素子を組み込んだ半導体装置も小型化できる。また、素子の耐熱性が高いため、フィン10,14を小型化できるので、半導体装置を更に小型化できる。また、素子の電力損失が低く高効率であるため、半導体装置を高効率化できる。
1 ヒートシンク、6 半導体素子、8 冷却経路、9 冷却器、10,14 フィン、11 軟材、15 溝、16 ディンプル構造、17 ろう材

Claims (9)

  1. ヒートシンクと、
    前記ヒートシンクの上面に設けられた半導体素子と、
    冷却媒体が流れる冷却経路を有し、前記ヒートシンクの下面に取り付けられた冷却器と、
    前記冷却経路内に露出され、前記ヒートシンクの下面に設けられた複数のフィンと、
    前記冷却経路の底面と前記複数のフィンとの間に設けられ、前記複数のフィンよりも柔らかい軟材とを備え、
    前記ヒートシンクの下面と前記冷却経路の底面は互いに対向し、
    前記複数のフィンは前記軟材を介して前記冷却経路の底面に押し付けられていることを特徴とする半導体装置。
  2. ヒートシンクと、
    前記ヒートシンクの上面に設けられた半導体素子と、
    冷却媒体が流れる冷却経路を有し、前記ヒートシンクの下面に取り付けられた冷却器と、
    前記冷却経路内に露出され、前記冷却経路の底面に設けられた複数のフィンと、
    前記ヒートシンクの下面と前記複数のフィンとの間に設けられ、前記複数のフィンよりも柔らかい軟材とを備え、
    前記ヒートシンクの下面と前記冷却経路の底面は互いに対向し、
    前記複数のフィンは前記軟材を介して前記ヒートシンクの下面に押し付けられていることを特徴とする半導体装置。
  3. 前記軟材は前記複数のフィンの先端にそれぞれ個別に設けられていることを特徴とする請求項1又は2に記載の半導体装置。
  4. ヒートシンクと、
    前記ヒートシンクの上面に設けられた半導体素子と、
    冷却媒体が流れる冷却経路を有し、前記ヒートシンクの下面に取り付けられた冷却器と、
    前記冷却経路内に露出され、前記ヒートシンクの下面に設けられた複数のフィンとを備え、
    前記ヒートシンクの下面と前記冷却経路の底面は互いに対向し、
    前記冷却経路の底面に複数の溝を有するディンプル構造が設けられ、
    前記複数のフィンは前記複数の溝に差し込まれることを特徴とする半導体装置。
  5. ヒートシンクと、
    前記ヒートシンクの上面に設けられた半導体素子と、
    冷却媒体が流れる冷却経路を有し、前記ヒートシンクの下面に取り付けられた冷却器と、
    前記冷却経路内に露出され、前記冷却経路の底面に設けられた複数のフィンとを備え、
    前記ヒートシンクの下面と前記冷却経路の底面は互いに対向し、
    前記ヒートシンクの下面に複数の溝を有するディンプル構造が設けられ、
    前記複数のフィンは前記複数の溝に差し込まれることを特徴とする半導体装置。
  6. ヒートシンクと、
    前記ヒートシンクの上面に設けられた半導体素子と、
    冷却媒体が流れる冷却経路を有し、前記ヒートシンクの下面に取り付けられた冷却器と、
    前記冷却経路内に露出され、前記ヒートシンクの下面に設けられた複数の第1フィンと、
    前記冷却経路内に露出され、前記冷却経路の底面に設けられた複数の第2フィンとを備え、
    前記ヒートシンクの下面と前記冷却経路の底面は互いに対向し、
    前記複数の第2フィンは前記複数の第1フィンの隙間に配置されていることを特徴とする半導体装置。
  7. 前記複数のフィンは板状、波状、又は三角錐状であることを特徴とする請求項1〜5の何れか1項に記載の半導体装置。
  8. 前記複数の第1及び第2フィンは板状、波状、又は三角錐状であることを特徴とする請求項6に記載の半導体装置。
  9. 前記ヒートシンクと前記冷却器はろう材により締結されていることを特徴とする請求項1〜8の何れか1項に記載の半導体装置。
JP2013271695A 2013-12-27 2013-12-27 半導体装置 Pending JP2015126207A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013271695A JP2015126207A (ja) 2013-12-27 2013-12-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013271695A JP2015126207A (ja) 2013-12-27 2013-12-27 半導体装置

Publications (1)

Publication Number Publication Date
JP2015126207A true JP2015126207A (ja) 2015-07-06

Family

ID=53536686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013271695A Pending JP2015126207A (ja) 2013-12-27 2013-12-27 半導体装置

Country Status (1)

Country Link
JP (1) JP2015126207A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017084978A (ja) * 2015-10-28 2017-05-18 株式会社豊田自動織機 冷却器
JP2017092468A (ja) * 2015-11-10 2017-05-25 昭和電工株式会社 パワーモジュール用ベース
JP2021111684A (ja) * 2020-01-09 2021-08-02 株式会社フジクラ コールドプレート

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141164A (ja) * 2000-10-31 2002-05-17 Miyaden Co Ltd 大電力高周波誘導加熱用トランジスタインバータ装置
JP2005302898A (ja) * 2004-04-08 2005-10-27 Mitsubishi Electric Corp ヒートシンク
JP2007110025A (ja) * 2005-10-17 2007-04-26 Mitsubishi Electric Corp 電力変換装置
JP2008187754A (ja) * 2007-01-26 2008-08-14 Aisin Aw Co Ltd 発熱体冷却構造及び駆動装置
JP2012004405A (ja) * 2010-06-18 2012-01-05 Denso Corp 冷却器およびその製造方法
WO2012114475A1 (ja) * 2011-02-23 2012-08-30 トヨタ自動車株式会社 冷却器
JP2013239666A (ja) * 2012-05-17 2013-11-28 T Rad Co Ltd ヒートシンク

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141164A (ja) * 2000-10-31 2002-05-17 Miyaden Co Ltd 大電力高周波誘導加熱用トランジスタインバータ装置
JP2005302898A (ja) * 2004-04-08 2005-10-27 Mitsubishi Electric Corp ヒートシンク
JP2007110025A (ja) * 2005-10-17 2007-04-26 Mitsubishi Electric Corp 電力変換装置
JP2008187754A (ja) * 2007-01-26 2008-08-14 Aisin Aw Co Ltd 発熱体冷却構造及び駆動装置
JP2012004405A (ja) * 2010-06-18 2012-01-05 Denso Corp 冷却器およびその製造方法
WO2012114475A1 (ja) * 2011-02-23 2012-08-30 トヨタ自動車株式会社 冷却器
JP2013239666A (ja) * 2012-05-17 2013-11-28 T Rad Co Ltd ヒートシンク

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017084978A (ja) * 2015-10-28 2017-05-18 株式会社豊田自動織機 冷却器
JP2017092468A (ja) * 2015-11-10 2017-05-25 昭和電工株式会社 パワーモジュール用ベース
JP2021111684A (ja) * 2020-01-09 2021-08-02 株式会社フジクラ コールドプレート
JP6997229B2 (ja) 2020-01-09 2022-01-17 株式会社フジクラ コールドプレート

Similar Documents

Publication Publication Date Title
JP5900620B2 (ja) 半導体装置
CA2780658C (en) Cooling device for a power module, and a related method thereof
JP5538653B2 (ja) ヒートシンクおよび当該ヒートシンクを備えた半導体装置
WO2015064232A1 (ja) 半導体モジュール
JPWO2014045766A1 (ja) 半導体装置及び半導体装置の製造方法
JP6370257B2 (ja) 半導体装置
JP2015073012A (ja) 半導体装置
JP2013021254A (ja) 半導体装置および半導体装置の製造方法
CN111052353B (zh) 半导体装置
CN110047807B (zh) 半导体装置
JP2015015274A (ja) 電力用半導体装置
JP2017107937A (ja) 電力用半導体装置
JP2015126207A (ja) 半導体装置
JP2015090965A (ja) 半導体装置
JP6213562B2 (ja) 半導体装置
JP2011211017A (ja) 半導体モジュールおよびそれを備えた半導体装置
JPWO2015004716A1 (ja) 半導体装置
JP5092274B2 (ja) 半導体装置
WO2014045758A1 (ja) パワー半導体モジュール
JP2006004961A (ja) 半導体モジュール
JP2017073406A (ja) 電極リードおよび半導体装置
JP6252412B2 (ja) 半導体装置
JP6642719B2 (ja) 半導体装置
JP7136367B2 (ja) 半導体パッケージ
JP2019047094A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170425