JP2015119555A - 過電流保護回路及び回路装置 - Google Patents

Abstract

【課題】スイッチング素子の導通／非導通の切り替えを制御する制御回路などの故障が発生した場合であっても、スイッチング素子を非導通状態として過電流が流れることを阻止できる過電流保護回路及び回路装置を提供する。
【解決手段】ＤＣ−ＤＣコンバータは、過電流検知部１０が過電流を検知した場合、スイッチＳＷ１の切替制御を行うことで電源２２から制御回路２１への電力供給を遮断する。過電流検知部１０が過電流を検知した場合に、スイッチＳＷ２の切替制御を行うことでＦＥＴ５及びＦＥＴ６のゲートに蓄積された電荷を放電する。過電流検知回路１１は、出力電圧Ｖｏｕｔ、抵抗Ｒに加わる電圧Ｖ１、及び、逆接続保護用のＦＥＴ７に加わる電圧Ｖ２等に基づいて過電流を検知する。検知信号ラッチ回路１２が過電流検知回路１１の検知結果を保持し、検知信号ラッチ回路１２が保持した検知結果によりスイッチＳＷ１及びＳＷ２の切替制御を行う。
【選択図】図１

Description

本発明は、過電流が流れることによる故障などから被保護回路を保護する過電流保護回路及び回路装置に関する。

特許文献１においては、スイッチング素子がオンした場合に、スイッチ電流が所定の閾値を超えている過電流状態であるか否かを判定する判定部と、判定部の判定結果に応じてカウンタ出力が増減するオフ期間設定カウンタ部と、スイッチング素子をオンするタイミング間隔がオフ期間設定カウンタ部のカウンタ出力に応じた長さとなるように、スイッチング素子の駆動信号を生成する駆動信号生成部とを含んだ過電流保護回路が提案されている。

また特許文献２においては、負荷に供給される電流に比例する入力電流を監視して過電流を検出する過電流検出部と、負荷への電流経路に設けられたスイッチング素子と、検出された過電流の値が第１の値未満のときにスイッチング素子をオン状態に保持し、過電流の値が第１の値以上で第２の値未満のとき過電流の値に応じて幅が変化するパルスにてスイッチング素子を動作させ、過電流の値が第２の値以上のときスイッチング素子を遮断させる制御回路部とを備えたＤＣ−ＤＣコンバータの過電流保護回路が提案されている。

特開２０１２−１０５７７号公報 特開平５−１９９７４０号公報

しかしながら特許文献１及び２に記載の過電流保護回路では、過電流を検知した場合であってもＤＣ−ＤＣコンバータは動作を継続する構成であるため、例えばスイッチング素子の導通／非導通の切り替えを制御する制御回路などが故障し、スイッチング素子が常時導通状態となった場合に過電流が流れ続けて回路の破壊などが発生する虞がある。

本発明は、斯かる事情に鑑みてなされたものであって、その目的とするところは、スイッチング素子の導通／非導通の切り替えを制御する制御回路などの故障が発生した場合であっても、スイッチング素子を非導通状態として過電流が流れることを阻止できる過電流保護回路及び回路装置を提供することにある。

本発明に係る過電流保護回路は、スイッチング素子及び該スイッチング素子の導通／非導通の切り替えを制御する制御信号を出力する制御部を有する被保護回路に過電流が流れることを防止する過電流保護回路において、前記被保護回路に過電流が流れたことを検知する過電流検知部と、該過電流検知部が過電流を検知した場合に、前記制御部への電力供給を遮断する遮断部とを備えることを特徴とする。

また、本発明に係る過電流保護回路は、前記スイッチング素子が、前記制御部からの制御信号が入力される入力端子を有し、前記過電流検知部が過電流を検知した場合に、前記入力端子に蓄積された電荷を放電する放電部を備え、該放電部の放電により前記スイッチング素子を非導通状態とするようにしてあることを特徴とする。

また、本発明に係る過電流保護回路は、前記過電流検知部が、前記スイッチング素子に直列接続された抵抗に加わる電圧に基づいて過電流の検知を行うようにしてあることを特徴とする。

また、本発明に係る過電流保護回路は、前記被保護回路が、入力電圧に対して前記スイッチング素子の制御により電圧値を変更した出力電圧を出力する回路であり、前記過電流検知部は、前記出力電圧値に基づいて過電流の検知を行うようにしてあることを特徴とする。

また、本発明に係る過電流保護回路は、前記過電流検知部が、前記被保護回路及び固定電位間に接続された回路素子に加わる電圧に基づいて過電流の検知を行うようにしてあることを特徴とする。

また、本発明に係る過電流保護回路は、前記過電流検知部の検知結果を保持する保持部を備え、前記遮断部は、前記保持部が保持した検知結果に基づいて遮断を行うようにしてあることを特徴とする。

また、本発明に係る回路装置は、上述の過電流保護回路と、前記被保護回路とを備えることを特徴とする。

本発明においては、スイッチング素子及びこれの導通／非導通の切替制御の制御信号を出力する制御部を有するＤＣ−ＤＣコンバータなどの被保護回路に過電流が流れたことを検知した場合、被保護回路の制御部への電力供給を遮断する。これにより制御部の動作が停止され、スイッチング素子への制御信号が出力されなくなるため、スイッチング素子が非導通状態となり、スイッチング素子を通して過電流が流れることを防止できる。なおスイッチング素子は、制御部から制御信号が与えられない場合には、非導通状態となる素子であるものとする。

また、本発明においては、スイッチング素子は制御部からの制御信号が入力される入力端子（例えばＦＥＴ（Field Effect Transistor）のゲートなど）を有し、過電流保護回路は過電流を検知した場合にスイッチング素子の入力端子に蓄積された電荷を放電し、スイッチング素子を非導通状態とする。これにより、過電流の検知により制御部の動作を停止した後、入力端子に蓄積された電荷の影響によりスイッチング素子の導通状態が維持されることを防止し、過電流の検知から遮断までの遅延時間を短縮することができる。

過電流の検知は、例えばスイッチング素子に直列接続された抵抗に加わる電圧に基づいて行うことができる。また例えば、被保護回路がＤＣ−ＤＣコンバータなどである場合、出力電圧値に基づいて過電流の検知を行うことができる。また例えば、被保護回路及び固定電位（例えば接地電位）間に回路素子が接続されている場合、この回路素子に加わる電圧に基づいて過電流の検知を行うことができる。なおこの回路素子には、例えば電源の逆接続から被保護回路を保護するためのトランジスタ又はダイオード等の保護素子が利用できる。

また、本発明においては、過電流の検知結果を保持する保持部（例えばラッチ回路など）を備え、保持部が保持した検知結果に基づいて過電流の遮断を行う。遮断により過電流が検知されなくなった場合に、過電流の遮断が解除されることを防止でき、過電流の発生及びその遮断が繰り返して行われることを防止できる。

本発明による場合は、被保護回路に過電流が流れたことを検知した場合に、スイッチング素子の導通／非導通の切替制御を行う制御部への電力供給を遮断する構成とすることにより、制御部に故障が発生した場合であっても、スイッチング素子を非導通状態として過電流が流れることを阻止することができる。

本実施の形態に係るＤＣ−ＤＣコンバータの構成を示す回路図である。 本実施の形態に係るＤＣ−ＤＣコンバータのおける過電流保護を説明するための模式図である。 変形例１に係るＤＣ−ＤＣコンバータの構成を示す回路図である。 変形例２に係るＤＣ−ＤＣコンバータの構成を示す回路図である。 変形例３に係るＤＣ−ＤＣコンバータの構成を示す回路図である。

以下、本発明をその実施の形態を示す図面に基づき具体的に説明する。図１は、本実施の形態に係るＤＣ−ＤＣコンバータの構成を示す回路図である。本実施の形態に係るＤＣ−ＤＣコンバータは、同期整流型昇圧ＤＣ−ＤＣコンバータであり、電源１の電圧を昇圧してＶｏｕｔとして負荷３へ出力する回路である。ＤＣ−ＤＣコンバータは、コイルＬ、コンデンサＣ、抵抗Ｒ及びＦＥＴ５〜７等の回路素子と、これら回路素子にて構成される回路の動作を制御する制御管理部２とを備えて構成されている。制御管理部２は、ＦＥＴ５、６の導通／非導通の切り替えを制御するための制御信号を生成して出力する制御回路２１と、この制御回路２１へ電力を供給する電源２２とを有している。

本実施の形態に係るＤＣ−ＤＣコンバータは、電源１の正側端子にコイルＬの一端が接続され、コイルＬの他端にＦＥＴ５のドレインが接続され、ＦＥＴ５のソースに抵抗Ｒの一端が接続されている。またコイルＬの他端にはＦＥＴ６のドレインが接続され、ＦＥＴ６のソースにコンデンサの一端が接続されている。ＦＥＴ６及びコンデンサＣを接続するノードには負荷３の一端が接続され、このノードの電圧が出力電圧Ｖｏｕｔとして負荷３に印加される。

抵抗Ｒの他端、コンデンサＣの他端及び負荷３の他端はＦＥＴ７のソースに接続され、ＦＥＴ７のドレインが接地電位（又は電源１の負側端子）に接続されている。ＦＥＴ７のゲートは電源１の正側端子に接続されている。ＦＥＴ７は、電源１の正負が逆接続された場合に、ＤＣ−ＤＣコンバータ内の回路素子に逆方向の電圧が印加されて回路素子が破壊されることを防止するためのものである。

ＦＥＴ５及びＦＥＴ６は、そのゲートが制御管理部２の制御回路２１にそれぞれ個別に接続されており、制御回路２１が出力する制御信号により導通／非導通の切り替えが制御されている。制御回路２１は、ＦＥＴ５及びＦＥＴ６を所定のデューティ比で交互に導通／非導通を切り替えることにより、電源１からの入力電圧を昇圧する。なお制御回路２１は、電源２２から供給される電力により動作している。

また本実施の形態に係るＤＣ−ＤＣコンバータは、過電流保護機能に関し、ダイオードＤ１及びＤ２、スイッチＳＷ１及びＳＷ２、並びに、過電流検知部１０等を備えている。スイッチＳＷ１は、制御管理部２内の電源２２から制御回路２１への電力供給経路中に配され、この電力供給経路の接続／遮断を切り替えるスイッチである。スイッチＳＷ１は、過電流検知部１０から与えられる検知信号により接続／遮断の切替制御がなされる。なおスイッチＳＷ１は、通常状態（過電流検知部１０からの検知信号が与えられていない状態）において閉状態を維持する。よって通常状態では、制御回路２１は電源２２からの電力供給がなされ、動作が可能である。

ダイオードＤ１のアノードはＦＥＴ５のゲートに接続され、ダイオードＤ２のアノードはＦＥＴ６のゲートに接続され、ダイオードＤ１及びＤ２のカソードは共にスイッチＳＷ２を介してＦＥＴ７のソースに接続されている。スイッチＳＷ２は、ＦＥＴ５及びＦＥＴ６のゲートに蓄積された電荷を、ダイオードＤ１、Ｄ２及びＦＥＴ７を介して接地電位へ放電するためのスイッチである。スイッチＳＷ２は、過電流検知部１０から与えられる検知信号により接続／遮断の切替制御がなされる。なおスイッチＳＷ２は、スイッチＳＷ１とは逆に、通常状態において開状態を維持する。よって通常状態では、スイッチＳＷ２による放電は行われない。

過電流検知部１０は、過電流検知回路１１及び検知信号ラッチ回路１２を有している。過電流検知回路１１は、ＤＣ−ＤＣコンバータ内の各部の電圧又は電流を監視することにより、過電流が流れたことを検知する。本実施の形態において過電流検知回路１１は、ＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔ、抵抗Ｒの両端間の電圧Ｖ１、及び、ＦＥＴ７のソース−ドレイン間の電圧Ｖ２を監視し、これらの電圧が閾値を超えた場合に過電流が流れたと判断して検知信号を出力する。

検知信号ラッチ回路１２は、過電流検知回路１１が出力する検知信号が入力され、入力された検知信号（の過電流検知状態）を保持する。例えば検知信号は過電流が検知されない場合にローレベルであり、過電流が検知された場合にハイレベルに変化する信号である場合、検知信号ラッチ回路１２は、検知信号がローレベルからハイレベルに変化した際に、このハイレベル状態を保持する。その後、検知信号ラッチ回路１２は、検知信号がハイレベルからローレベルへ変化した場合であってもハイレベル状態を保持し続ける。検知信号ラッチ回路１２は、例えばＤＣ−ＤＣコンバータに対するリセット又は電源オフ等がなされるまで検知信号を保持し続ける。

過電流検知部１０は、検知信号ラッチ回路１２が保持した検知信号を出力し、この信号によりスイッチＳＷ１及びＳＷ２の切替制御がなされる。上記の例に従えば、過電流が検知されずに過電流検知部１０が出力する検知信号がローレベルである場合、スイッチＳＷ１は接続状態となって電源２２から制御回路２１へ電力が供給されると共に、スイッチＳＷ２は遮断状態となってＦＥＴ５及びＦＥＴ６のゲートの放電は行われない。過電流が検知されて検知信号がハイレベルへ変化した場合、スイッチＳＷ１は遮断状態となって電源２２から制御回路２１への電力供給が遮断される。またスイッチＳＷ２は接続状態となってＦＥＴ５及びＦＥＴ６のゲートに蓄積された電荷が放電され、ＦＥＴ５及びＦＥＴ６はオフ状態となる。

図２は、本実施の形態に係るＤＣ−ＤＣコンバータのおける過電流保護を説明するための模式図である。図２においては上から順に、ＤＣ−ＤＣコンバータを流れる電流の時間変化、過電流検知部１０が出力する検知信号の時間変化、制御回路２１へ供給される電源電圧の時間変化、ＦＥＴ５及びＦＥＴ６のゲート電圧の時間変化を示してある。

例えば故障又は回路の動作異常等の要因によりＤＣ−ＤＣコンバータに流れる電流が増大した場合、Ｖｏｕｔ、Ｖ１又はＶ２の電圧が増大する。過電流検知部１０はこれらの電圧値が閾値を超えた場合にハイレベルの検知信号を出力する（図中の時刻ｔ１を参照）。過電流検知部１０が出力する検知信号がハイレベルとなることにより、スイッチＳＷ１が遮断状態へ切り替えられ、電源２２からの電力供給が遮断されるため制御回路２１の電源電圧は徐々に低下していく。これにより制御回路２は動作が停止され、ＦＥＴ５及びＦＥＴ６への制御信号の出力が停止される。また検知信号がハイレベルとなることにより、スイッチＳＷ２が接続状態へ切り替えられ、ＦＥＴ５及びＦＥＴ６のゲートに蓄積された電荷が放電されるため、このゲート電圧は徐々に低下していく。ゲート電圧がＦＥＴ５及びＦＥＴ６をオンするために必要な電圧に満たなくなった場合（図中の時刻ｔ２を参照）、ＦＥＴ５及びＦＥＴ６がオフ状態となり、過電流が遮断されるため、ＤＣ−ＤＣコンバータに流れる電流は徐々に低下していく。

以上の構成の本実施の形態に係るＤＣ−ＤＣコンバータは、過電流検知部１０がＤＣ−ＤＣコンバータに過電流が流れたことを検知した場合、スイッチＳＷ１の切替制御を行うことで電源２２から制御回路２１への電力供給を遮断する。これにより制御部２１の動作が停止され、ＦＥＴ５及びＦＥＴ６への制御信号が出力されなくなるため、ＦＥＴ５及びＦＥＴ６が非導通状態となり、ＦＥＴ５及びＦＥＴ６を通して過電流が流れることを防止できる。

またＦＥＴ５及びＦＥＴ６はそのゲート端子に制御回路２１からの制御信号がそれぞれ入力され、過電流検知部１０が過電流を検知した場合に、スイッチＳＷ２の切替制御を行うことでＦＥＴ５及びＦＥＴ６のゲートに蓄積された電荷を放電する。これにより、過電流の検知により制御回路２１の動作を停止した後、ゲートに蓄積された電荷の影響によりＦＥＴ５及びＦＥＴ６の導通状態が維持されることを防止し、過電流の検知から遮断までの遅延時間を短縮することができる。

また過電流検知部１０の過電流検知回路１１は、ＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔ、ＦＥＴ５に直列接続された抵抗Ｒに加わる電圧Ｖ１、及び、ＤＣ−ＤＣコンバータ及び接地電位間に接続された逆接続保護用のＦＥＴ７に加わる電圧Ｖ２等に基づいて過電流を検知することができる。また過電流検知部１０の検知信号ラッチ回路１２が過電流検知回路１１の検知結果を保持し、検知信号ラッチ回路１２が保持した検知結果によりスイッチＳＷ１及びＳＷ２の切替制御を行う。これにより、例えば過電流を検知して遮断を行った後、この遮断により過電流検知回路１１にて過電流が検知されなくなった場合に、過電流の遮断が解除されることを防止でき、過電流の発生及びその遮断が繰り返して行われることを防止できる。

なお本実施の形態においては、過電流からの保護を行う被保護回路としてＤＣ−ＤＣコンバータを例に説明を行ったが、被保護回路はＤＣ−ＤＣコンバータに限らず、その他の種々の回路としてよい。また電源１の逆接続保護のためにＦＥＴ７をＤＣ−ＤＣコンバータ及び接地電位間に設ける構成としたが、ＦＥＴ７は設けられていなくてもよい。また電源１及び電源２２をそれぞれ個別の電源としたが、これらを共通の電源としてもよい。また図１に示したＤＣ−ＤＣコンバータの回路構成は一例であり、これに限るものではない。これ以外の回路構成例を、以下の変形例１〜３に示す。

（変形例１）
図３は、変形例１に係るＤＣ−ＤＣコンバータの構成を示す回路図である。変形例１に係るＤＣ−ＤＣコンバータは、非同期整流型昇圧ＤＣ−ＤＣコンバータである。変形例１に係る非同期整流型昇圧ＤＣ−ＤＣコンバータは、図１に示した同期整流型昇圧ＤＣ−ＤＣコンバータのＦＥＴ６をダイオードＤ１０に置き換えた構成である。即ちコイルＬ及びＦＥＴ５のドレインにダイオードＤ１０のアノードが接続され、ダイオードＤ１０のカソードがコンデンサＣに接続された構成である。変形例１に係るＤＣ−ＤＣコンバータは、ＦＥＴ６が存在しないことから、図１のダイオードＤ２を備える必要はない。変形例１に係る非同期整流型昇圧ＤＣ−ＤＣコンバータのその他の構成及び過電流保護の方法等は、図１に示した同期整流型ＤＣ−ＤＣコンバータと略同じである。

（変形例２）
図４は、変形例２に係るＤＣ−ＤＣコンバータの構成を示す回路図である。変形例２に係るＤＣ−ＤＣコンバータは、同期整流型降圧ＤＣ−ＤＣコンバータである。変形例２に係る同期整流型降圧ＤＣ−ＤＣコンバータは、図１に示した同期整流型昇圧ＤＣ−ＤＣコンバータと比較して、コイルＬ、抵抗Ｒ、ＦＥＴ５及びＦＥＴ６の配置が異なる。

変形例２に係るＤＣ−ＤＣコンバータは、電源１の正側端子に抵抗Ｒの一端が接続され、抵抗Ｒの他端にＦＥＴ５のドレインが接続され、ＦＥＴ５のソースにコイルＬの一端及びＦＥＴ６のドレインが接続されている。コイルＬの他端にはコンデンサＣの一端が接続されている。コイルＬ及びコンデンサＣを接続するノードには負荷３の一端が接続され、このノードの電圧が出力電圧Ｖｏｕｔとして負荷３に印加される。ＦＥＴ６のソース、コンデンサＣの他端及び負荷３の他端はＦＥＴ７のソースに接続され、ＦＥＴ７のドレインが接地電位に接続されている。ＦＥＴ５及びＦＥＴ６のゲートは制御回路２１にそれぞれ接続されている。

変形例２に係る同期整流型降圧ＤＣ−ＤＣコンバータのその他の構成及び過電流保護の方法等は、図１に示した同期整流型ＤＣ−ＤＣコンバータと略同じである。

（変形例３）
図５は、変形例３に係るＤＣ−ＤＣコンバータの構成を示す回路図である。変形例３に係るＤＣ−ＤＣコンバータは、非同期整流型降圧ＤＣ−ＤＣコンバータである。変形例３に係る非同期整流型降圧ＤＣ−ＤＣコンバータは、図４に示した変形例２に係る同期整流型降圧ＤＣ−ＤＣコンバータのＦＥＴ６をダイオードＤ２０に置き換えた構成である。即ちＦＥＴ５のソース及びコイルＬにダイオードＤ２０のカソードが接続され、ダイオードＤ２０のアノードがＦＥＴ７のソースに接続された構成である。変形例３に係るＤＣ−ＤＣコンバータは、ＦＥＴ６が存在しないことから、図４のダイオードＤ２を備える必要はない。変形例３に係る非同期整流型降圧ＤＣ−ＤＣコンバータのその他の構成及び過電流保護の方法等は、図１に示した同期整流型ＤＣ−ＤＣコンバータと略同じである。

１ 電源
２ 制御管理部
３ 負荷
５〜７ ＦＥＴ（スイッチング素子）
１０ 過電流検知部（遮断部、放電部）
１１ 過電流検知回路
１２ 検知信号ラッチ回路（保持部）
２１ 制御回路（制御部）
２２ 電源
Ｃ コンデンサ
Ｄ１、Ｄ２ ダイオード
Ｌ コイル
ＳＷ１ スイッチ（遮断部）
ＳＷ２ スイッチ（放電部）

Claims (7)

1. スイッチング素子及び該スイッチング素子の導通／非導通の切り替えを制御する制御信号を出力する制御部を有する被保護回路に過電流が流れることを防止する過電流保護回路において、
   前記被保護回路に過電流が流れたことを検知する過電流検知部と、
   該過電流検知部が過電流を検知した場合に、前記制御部への電力供給を遮断する遮断部と
   を備えることを特徴とする過電流保護回路。
2. 前記スイッチング素子は、前記制御部からの制御信号が入力される入力端子を有し、
   前記過電流検知部が過電流を検知した場合に、前記入力端子に蓄積された電荷を放電する放電部を備え、
   該放電部の放電により前記スイッチング素子を非導通状態とするようにしてあること
   を特徴とする請求項１に記載の過電流保護回路。
3. 前記過電流検知部は、前記スイッチング素子に直列接続された抵抗に加わる電圧に基づいて過電流の検知を行うようにしてあること
   を特徴とする請求項１又は請求項２に記載の過電流保護回路。
4. 前記被保護回路は、入力電圧に対して前記スイッチング素子の制御により電圧値を変更した出力電圧を出力する回路であり、
   前記過電流検知部は、前記出力電圧値に基づいて過電流の検知を行うようにしてあること
   を特徴とする請求項１乃至請求項３のいずれか１つに記載の過電流保護回路。
5. 前記過電流検知部は、前記被保護回路及び固定電位間に接続された回路素子に加わる電圧に基づいて過電流の検知を行うようにしてあること
   を特徴とする請求項１乃至請求項４のいずれか１つに記載の過電流保護回路。
6. 前記過電流検知部の検知結果を保持する保持部を備え、
   前記遮断部は、前記保持部が保持した検知結果に基づいて遮断を行うようにしてあること
   を特徴とする請求項１乃至請求項５のいずれか１つに記載の過電流保護回路。
7. 請求項１乃至請求項６のいずれか１つに記載の過電流保護回路と、
   前記被保護回路と
   を備えることを特徴とする回路装置。

Images