JP2015119170A5

JP2015119170A5 - 半導体チップの製造方法

Info

Publication number: JP2015119170A5
Application number: JP2014218512A
Authority: JP
Filing date: 2014-10-27
Publication date: 2016-09-15
Anticipated expiration: 2034-10-27

Description

実施形態によれば、半導体チップの製造方法は、保護膜を各々が含む複数のエッチングマスクを半導体基板上に形成して、前記半導体基板のうち前記複数のエッチングマスクによって保護された複数の第１領域と、前記半導体基板のうち露出した領域である第２領域とを画定することと、前記第２領域を化学的エッチング処理により異方的に除去して、前記エッチングマスクの端面と同一面内に少なくとも一部が位置した側壁と、前記半導体基板の裏面に到達した底部とを各々が有する複数の溝を形成し、これにより、前記半導体基板を、前記複数の第１領域に対応した複数のチップ本体へと個片化することとを含み、前記化学的エッチング処理は、前記第２領域に粒状の貴金属触媒を設け、その後、前記半導体基板にエッチング液又はエッチングガスを接触させることを含み、前記化学的エッチング処理は、前記複数のチップ本体の各々が、その端面に、前記チップ本体の前記保護膜が形成されている面から反対側の面へ向けて各々が延びた筋状の凹部又は凸部を有するように行なうことを含む。

本実施形態は、以下の態様を含む。
（１）
保護膜を各々が含む複数のエッチングマスクを半導体基板上に形成して、前記半導体基板のうち前記複数のエッチングマスクによって保護された複数の第１領域と、前記半導体基板のうち露出した領域である第２領域とを画定することと、
前記第２領域を化学的エッチング処理により異方的に除去して、前記エッチングマスクの端面と同一面内に少なくとも一部が位置した側壁と、前記半導体基板の裏面に到達した底部とを各々が有する複数の溝を形成し、これにより、前記半導体基板を、前記複数の第１領域に対応した複数のチップ本体へと個片化することとを含んだ半導体チップの製造方法。
（２）
前記エッチングマスクの上面は、一端同士が接した２つの線分によって規定される角部を有していない（１）に記載の方法。
（３）
前記エッチングマスクの上面は、５以上の辺を有する多角形である（１）に記載の方法。
（４）
前記化学的エッチング処理は、前記第２領域に貴金属触媒を設け、その後、前記半導体基板にエッチング液又はエッチングガスを接触させることを含む（１）乃至（３）の何れかに記載の方法。
（５）
無電解めっきにより前記第２領域に前記貴金属触媒を設ける（４）に記載の方法。
（６）
前記貴金属触媒は粒状である（４）又は（５）に記載の方法。
（７）
前記化学的エッチング処理は、前記半導体基板に前記エッチング液を接触させることを含み、前記エッチング液は、フッ化水素酸と過酸化水素とを含んだ（４）乃至（６）の何れかに記載の方法。
（８）
前記化学的エッチング処理は、前記複数のチップ本体の各々が、その端面に、前記チップ本体の前記保護膜が形成されている面から反対側の面へ向けて各々が延びた筋状の凹部又は凸部を有するように行う（１）乃至（７）の何れかに記載の方法。
（９）
前記凹部又は凸部の各々は１０乃至１００ｎｍの幅を有する（８）に記載の方法。
（１０）
前記凹部又は凸部の各々は１０乃至５０ｎｍの幅を有する（８）に記載の方法。
（１１）
前記複数の第１領域は、電極パッドを有する半導体素子を含んだ（１）乃至（１０）の何れかに記載の方法。
（１２）
前記半導体基板はシリコン基板である（１）乃至（１１）の何れかに記載の方法。
（１３）
半導体素子を含んだ表面領域を有しているチップ本体を具備し、前記チップ本体の端面はエッチング痕を有している半導体チップ。
（１４）
前記エッチング痕は、前記チップ本体の前記表面領域側の面から反対側の面へ向けて各々が延びた筋状の凹部又は凸部である（１３）に記載の半導体チップ。
（１５）
前記凹部又は凸部の各々は１０乃至１００ｎｍの幅を有する（１４）に記載の半導体チップ。
（１６）
前記凹部又は凸部の各々は１０乃至５０ｎｍの幅を有する（４）に記載の半導体チップ。
（１７）
前記表面領域を覆った保護膜を更に具備し、前記チップ本体の前記表面領域側の面の輪郭は、前記表面領域側の面を含む平面への前記保護膜の正射影の輪郭と少なくとも部分的に一致している（１３）乃至（１６）の何れかに記載の半導体チップ。
（１８）
前記チップ本体の前記表面領域側の面は、一端同士が接した２つの線分によって規定される角部を有していない（１３）乃至（１７）の何れかに記載の半導体チップ。
（１９）
半導体素子を含んだ表面領域を有しているチップ本体と、前記表面領域を覆った保護膜とを具備し、前記チップ本体は、前記保護膜を含んだエッチングマスクを半導体基板上に形成し、この半導体基板を貴金属触媒とエッチング液又はエッチングガスとを用いた化学的エッチング処理に供することによって個片化されたものであり、前記チップ本体の前記表面領域側の面の輪郭は、この上面を含む平面への前記保護膜の正射影の輪郭と少なくとも部分的に一致している半導体チップ。
（２０）
半導体素子を含んだ表面領域を有しているチップ本体を具備し、前記チップ本体は、保護膜を含んだエッチングマスクを半導体基板上に形成し、この半導体基板を貴金属触媒とエッチング液又はエッチングガスとを用いた化学的エッチング処理に供することによって個片化されたものであり、前記チップ本体の前記表面領域側の面は、一端同士が接した２つの線分によって規定される角部を有していない半導体チップ。
（２１）
支持部材と、
前記支持部材上に位置した、
（１３）乃至（２０）の何れかに記載の半導体チップと、
前記半導体チップを覆うように前記支持部材上に設けられたモールド樹脂とを具備した半導体装置。
（２２）
支持部材と、
前記支持部材上に位置した、（１３）乃至（２０）の何れか１項に記載の半導体チップと、
前記支持部材と前記半導体チップとの間に介在した接合部材とを具備した半導体装置。
以下に、当初の特許請求の範囲に記載していた発明を付記する。
［１］
保護膜を各々が含む複数のエッチングマスクを半導体基板上に形成して、前記半導体基板のうち前記複数のエッチングマスクによって保護された複数の第１領域と、前記半導体基板のうち露出した領域である第２領域とを画定することと、
前記第２領域を化学的エッチング処理により異方的に除去して、前記エッチングマスクの端面と同一面内に少なくとも一部が位置した側壁と、前記半導体基板の裏面に到達した底部とを各々が有する複数の溝を形成し、これにより、前記半導体基板を、前記複数の第１領域に対応した複数のチップ本体へと個片化することとを含んだ半導体チップの製造方法。
［２］
前記エッチングマスクの上面は、一端同士が接した２つの線分によって規定される角部を有していない［１］に記載の方法。
［３］
前記化学的エッチング処理は、前記第２領域に貴金属触媒を設け、その後、前記半導体基板にエッチング液又はエッチングガスを接触させることを含む［１］又は［２］に記載の方法。
［４］
前記貴金属触媒は粒状である［３］に記載の方法。
［５］
前記化学的エッチング処理は、前記複数のチップ本体の各々が、その端面に、前記チップ本体の前記保護膜が形成されている面から反対側の面へ向けて各々が延びた筋状の凹部又は凸部を有するように行う［１］乃至［４］の何れかに記載の方法。
［６］
前記凹部又は凸部の各々は１０乃至１００ｎｍの幅を有する［５］に記載の方法。
［７］
前記半導体基板はシリコン基板である［１］乃至［６］の何れかに記載の方法。
［８］
半導体素子を含んだ表面領域を有しているチップ本体を具備し、前記チップ本体の端面は前記チップ本体の前記表面領域側の面から反対側の面へ向けて各々が延びた筋状の凹部又は凸部であるエッチング痕を有している半導体チップ。
［９］
前記凹部又は凸部の各々は１０乃至１００ｎｍの幅を有する［８］に記載の半導体チップ。
［１０］
前記表面領域を覆った保護膜を更に具備し、前記チップ本体の前記表面領域側の面の輪郭は、前記表面領域側の面を含む平面への前記保護膜の正射影の輪郭と少なくとも部分的に一致している［８］又は［９］に記載の半導体チップ。
［１１］
前記チップ本体の前記表面領域側の面は、一端同士が接した２つの線分によって規定される角部を有していない［８］乃至［１０］の何れかに記載の半導体チップ。
［１２］
半導体素子を含んだ表面領域を有しているチップ本体と、前記表面領域を覆った保護膜とを具備し、前記チップ本体は、前記保護膜を含んだエッチングマスクを半導体基板上に形成し、この半導体基板を貴金属触媒とエッチング液又はエッチングガスとを用いた化学的エッチング処理に供することによって個片化されたものであり、前記チップ本体の前記表面領域側の面の輪郭は、この上面を含む平面への前記保護膜の正射影の輪郭と少なくとも部分的に一致している半導体チップ。
［１３］
半導体素子を含んだ表面領域を有しているチップ本体を具備し、前記チップ本体は、保護膜を含んだエッチングマスクを半導体基板上に形成し、この半導体基板を貴金属触媒とエッチング液又はエッチングガスとを用いた化学的エッチング処理に供することによって個片化されたものであり、前記チップ本体の前記表面領域側の面は、一端同士が接した２つの線分によって規定される角部を有していない半導体チップ。
［１４］
支持部材と、
前記支持部材上に位置した、［８］乃至［１３］の何れかに記載の半導体チップと、
前記半導体チップを覆うように前記支持部材上に設けられたモールド樹脂とを具備した半導体装置。
［１５］
支持部材と、
前記支持部材上に位置した、［８］乃至［１３］の何れかに記載の半導体チップと、
前記支持部材と前記半導体チップとの間に介在した接合部材とを具備した半導体装置。

Claims

保護膜を各々が含む複数のエッチングマスクを半導体基板上に形成して、前記半導体基板のうち前記複数のエッチングマスクによって保護された複数の第１領域と、前記半導体基板のうち露出した領域である第２領域とを画定することと、
前記第２領域を化学的エッチング処理により異方的に除去して、前記エッチングマスクの端面と同一面内に少なくとも一部が位置した側壁と、前記半導体基板の裏面に到達した底部とを各々が有する複数の溝を形成し、これにより、前記半導体基板を、前記複数の第１領域に対応した複数のチップ本体へと個片化することとを含み、
前記化学的エッチング処理は、前記第２領域に粒状の貴金属触媒を設け、その後、前記半導体基板にエッチング液又はエッチングガスを接触させることを含み、
前記化学的エッチング処理は、前記複数のチップ本体の各々が、その端面に、前記チップ本体の前記保護膜が形成されている面から反対側の面へ向けて各々が延びた筋状の凹部又は凸部を有するように行なう半導体チップの製造方法。
前記エッチングマスクの上面は、一端同士が接した２つの線分によって規定される角部を有していない請求項１に記載の方法。
前記凹部又は凸部の各々は１０乃至１００ｎｍの幅を有する請求項１又は２に記載の方法。
前記半導体基板はシリコン基板である請求項１乃至３の何れか１項に記載の方法。
前記化学的エッチング処理は、前記複数のチップ本体の各々が、その全ての端面に、前記筋状の凹部又は凸部を有するように行なう請求項１乃至４の何れか１項に記載の方法。
前記複数のエッチングマスクの各々の上面は、矩形、ラウンド状の角部を有する矩形、５以上の辺を有する多角形、円形、及び回転対称性を有していない形状からなる群より選択される形状を有している請求項１乃至５の何れか１項に記載の方法。
前記複数のエッチングマスクの各々の上面は、矩形、ラウンド状の角部を有する矩形、六角形、円形、及び１以上の角部の形状が他の角部の形状とは異なっている形状からなる群より選択される形状を有している請求項１乃至５の何れか１項に記載の方法。
前記複数のエッチングマスクの各々の上面は、矩形状、ラウンド状の角部を有する矩形状、５以上の辺を有する多角形、及び円形からなる群より選択される形状を有している請求項１乃至５の何れか１項に記載の方法。
前記半導体チップは前記チップ本体と前記保護膜とを具備するように製造される請求項１乃至８の何れか１項に記載の方法。