KR20130012376A - 반도체 발광소자 제조방법 - Google Patents
반도체 발광소자 제조방법 Download PDFInfo
- Publication number
- KR20130012376A KR20130012376A KR1020110073530A KR20110073530A KR20130012376A KR 20130012376 A KR20130012376 A KR 20130012376A KR 1020110073530 A KR1020110073530 A KR 1020110073530A KR 20110073530 A KR20110073530 A KR 20110073530A KR 20130012376 A KR20130012376 A KR 20130012376A
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- substrate
- main surface
- emitting device
- groove
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 238000000034 method Methods 0.000 claims abstract description 48
- 239000000463 material Substances 0.000 claims description 36
- 238000011049 filling Methods 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000007517 polishing process Methods 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 5
- 229920005989 resin Polymers 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000000605 extraction Methods 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 4
- -1 CF 4 Chemical class 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000000149 argon plasma sintering Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910010093 LiAlO Inorganic materials 0.000 description 1
- 229910020068 MgAl Inorganic materials 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 125000001309 chloro group Chemical class Cl* 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 125000001153 fluoro group Chemical class F* 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
본 발명은 반도체 발광소자 제조방법에 관한 것으로,
본 발명의 일 측면은, 서로 대향하는 제1 및 제2 주면을 갖는 기판을 마련하는 단계와, 상기 기판의 제1 주면에 기둥 형상을 갖는 복수의 볼록부를 형성하는 단계와, 상기 볼록부가 형성된 제1 주면 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광적층체를 형성하는 단계와, 상기 발광적층체 중 상기 볼록부 주위의 홈부에 대응하는 영역에 형성된 부분을 제거하여 복수의 발광구조물을 형성하는 단계와, 상기 기판 상에 형성된 복수의 발광구조물로부터 개별 소자가 얻어지도록 상기 홈부를 따라 상기 기판을 분리하는 단계를 포함하는 반도체 발광소자 제조방법을 제공한다.
본 발명의 일 측면은, 서로 대향하는 제1 및 제2 주면을 갖는 기판을 마련하는 단계와, 상기 기판의 제1 주면에 기둥 형상을 갖는 복수의 볼록부를 형성하는 단계와, 상기 볼록부가 형성된 제1 주면 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광적층체를 형성하는 단계와, 상기 발광적층체 중 상기 볼록부 주위의 홈부에 대응하는 영역에 형성된 부분을 제거하여 복수의 발광구조물을 형성하는 단계와, 상기 기판 상에 형성된 복수의 발광구조물로부터 개별 소자가 얻어지도록 상기 홈부를 따라 상기 기판을 분리하는 단계를 포함하는 반도체 발광소자 제조방법을 제공한다.
Description
본 발명은 반도체 발광소자 제조방법에 관한 것이다.
일반적으로 발광 다이오드(light emitting diode: LED)는 화합물 반도체의 특성을 이용하여, 전기 에너지를 적외선, 가시광선 또는 빛의 형태로 변환시킨 신호를 발신하는데 사용되는 소자이다. 발광 다이오드는 EL의 일종이며, 현재 Ⅲ-Ⅴ족 화합물 반도체를 이용한 발광 다이오드가 실용화되고 있다. Ⅲ족 질화물계 화합물 반도체는 직접천이형 반도체이며, 다른 반도체를 이용한 소자보다 고온에서 안정된 동작을 얻을 수 있어서, 발광 다이오드(LED)나 레이저 다이오드(laser diode: LD) 등의 발광 소자에 널리 응용되고 있다.
이러한 발광 소자를 구성하는 각각의 칩(Chip)은 일반적으로 하나의 웨이퍼 상에 반도체층을 성장한 후, 절단 공정을 통해 웨이퍼를 칩 단위로 분리함으로써 이루어질 수 있다. 이때, 칩 단위 분리 공정은 팁(tip) 또는 블레이드(blade)를 이용한 스크라이빙(scribing), 브레이킹(breaking), 레이저(laser)를 이용한 스크라이빙, 브레이킹 공정 등이 적용될 수 있다. 레이저를 이용하는 스크라이빙 공정은 기존보다 작업 속도를 높일 수 있어 생산성이 향상되는 효과를 얻을 수 있으나, 칩(전극 또는 활성층)에 손상을 주게 되어 반도체 발광소자의 특성이 열화되는 문제가 있으며, 스텔스 레이저(stealth laser)를 사용하는 경우 개질층(modified layer)이 외부 광 추출을 방해하는 문제가 발생할 수 있다.
본 발명의 목적 중 하나는, 간단한 공정을 통해 광 추출 효율이 향상된 반도체 발광소자의 제조방법을 제공하는 것이다.
본 발명의 목적 중 다른 하나는, 소자의 신뢰성을 개선시킬 수 있는 반도체 발광소자 제조방법을 제공하는 것이다.
본 발명의 목적 중 또 다른 하나는, 소자의 집적도가 향상된 반도체 발광소자 제조방법을 제공하는 것이다.
본 발명의 일 측면은,
서로 대향하는 제1 및 제2 주면을 갖는 기판을 마련하는 단계와, 상기 기판의 제1 주면에 기둥 형상을 갖는 복수의 볼록부를 형성하는 단계와, 상기 볼록부가 형성된 제1 주면 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광적층체를 형성하는 단계와, 상기 발광적층체 중 상기 볼록부 주위의 홈부에 대응하는 영역에 형성된 부분을 제거하여 복수의 발광구조물을 형성하는 단계와, 상기 기판 상에 형성된 복수의 발광구조물로부터 개별 소자가 얻어지도록 상기 홈부를 따라 상기 기판을 분리하는 단계를 포함하는 반도체 발광소자 제조방법을 제공한다.
본 발명의 일 실시 예에서, 상기 발광적층체 중 상기 볼록부 주위의 홈부에 대응하는 영역에 형성된 부분을 제거하는 단계에서 상기 홈부는 외부로 노출될 수 있다.
본 발명의 일 실시 예에서, 상기 제1 주면 상에 상기 발광구조물을 형성하는 단계에서, 상기 홈부의 적어도 일부는 빈 공간으로 유지될 수 있다.
본 발명의 일 실시 예에서, 상기 홈부는 10㎛ 내지 50㎛의 폭을 가질 수 있다.
본 발명의 일 실시 예에서, 상기 홈부의 적어도 일부를 충진 물질로 채우는 단계를 더 포함할 수 있다.
본 발명의 일 실시 예에서, 상기 충진 물질은 수지 또는 금속일 수 있다.
이 경우, 상기 충진 물질은 상기 기판에 대하여 큰 선택적 식각비를 가질 수 있다.
이 경우, 상기 제2 주면으로부터 상기 기판의 일부를 제거하여 홈부 내의 충진 물질을 외부로 노출시키는 단계를 더 포함할 수 있다.
이 경우, 상기 복수의 볼록부를 개별화하는 단계에서 상기 외부로 노출된 충진 물질이 제거될 수 있으며, 이때, 상기 충진 물질을 제거하는 단계는 습식 식각이 적용될 수 있다.
본 발명의 일 실시 예에서, 상기 개별 소자의 단위 영역에 해당하는 발광구조물 상에 전극을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시 예에서, 상기 볼록부 표면에 요철을 형성하는 단계를 더 포함할 수 있다.
이 경우, 상기 발광구조물은 상기 요철의 요부 측면에서 성장될 수 있다.
본 발명의 일 실시 예에서, 상기 홈부를 따라 상기 기판을 분리하는 단계에서 상기 제2 주면으로부터 상기 기판의 일부가 제거될 수 있다.
본 발명의 일 실시 예에서, 상기 발광적층체 중 상기 홈부에 대응하는 영역에 형성된 부분을 제거한 후에, 상기 제1 주면 상에 지지기판을 부착하는 단계를 더 포함할 수 있다.
이 경우, 상기 지지기판을 부착한 후에, 연마 공정을 통해 상기 제2 주면으로부터 상기 기판의 일부를 제거할 수 있다.
본 발명의 일 실시형태에 따르면, 다양한 형상을 가짐으로써 광 방출면인 발광소자 측면에서의 임계각이 변경되어 외부 광 추출 효율이 향상된 반도체 발광소자의 제조방법을 제공할 수 있다.
본 발명의 일 실시형태에 따르면, 웨이퍼 상에 형성된 발광구조물을 개별 칩 단위로 분리하기 위한 공정에서 레이저 조사 공정이 생략될 수 있으므로, 레이저 조사에 의한 발광구조물 표면 손상을 억제하여 소자의 신뢰성이 개선된 반도체 발광소자 제조방법을 제공할 수 있다.
본 발명의 일 실시형태에 따르면, 홈에 의해 형성된 복수 개의 볼록부를 포함하는 웨이퍼 전면에 발광구조물을 적층한 후 개별 칩 단위로 분리함으로써 하나의 웨이퍼 상에서 제조되는 소자의 집적도(net die)를 향상시킬 수 있다.
도 1 내지 도 6은 본 발명의 다양한 실시형태에 따른 반도체 발광소자 제조방법을 나타내기 위한 개략적인 도면이다.
도 7은 본 발명의 일 실시형태에 따라 제조된 반도체 발광소자의 광출력을 나타내기 위한 그래프이다.
도 7은 본 발명의 일 실시형태에 따라 제조된 반도체 발광소자의 광출력을 나타내기 위한 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1 내지 도 6은 본 발명의 다양한 실시형태에 따른 반도체 발광소자 제조방법을 나타내기 위한 개략적인 도면이다.
우선, 도 1a에 도시된 바와 같이, 서로 대향하는 제1 및 제2 주면(10a, 10b)을 갖는 기판(10)을 마련하고, 상기 기판(10)의 제1 주면(10a)에 기둥 형상의 볼록부(c)를 형성할 수 있다. 본 실시형태의 경우, 상기 제1 주면(10a) 상에 육각기둥 형상의 볼록부(c)가 형성되는 것으로 도시되었으나 이에 제한되는 것은 아니며, 사각기둥, 오각기둥, 육각기둥, 원기둥 등 다양한 형상을 갖도록 볼록부(c)를 형성할 수 있다.
본 실시형태에서, 상기 하나의 볼록부(c)는 소자의 단위 영역에 대응할 수 있으며, 따라서, 상기 볼록부(c) 상에 형성되는 발광소자는 상기 볼록부(c)에 대응하는 형상을 가질 수 있다. 이 경우, 상기 볼록부(c) 상에 형성되는 발광소자는 다각기둥 또는 원기둥의 형상을 가짐으로써 공기와 발광소자 사이 계면에서의 임계각이 변경되어 외부 광 추출 효율이 향상될 수 있다. 특히, 본 실시형태에서와 같이 발광소자가 육각기둥 형상을 갖는 경우, 임계각 변경을 통해 외부 광 추출 효율이 향상됨과 동시에 웨이퍼 상에서 소자 사이의 간격이 최소화되어 소자의 집적도(net-die)를 향상시킬 수 있다.
상기 기판(10)은 반도체 성장용 기판일 수 있으며, 구체적으로, 사파이어, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등의 물질로 이루어진 기판을 사용할 수 있다. 이 경우, 사파이어는 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a축 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다.
상기 기판(10) 상에 볼록부(c)를 형성하는 단계는, 상기 기판(10)의 제1 주면(10a) 상에 UV 레이저, 다이싱, 스크라이빙, 에칭 공정 등을 통해 홈부(g)를 형성하여 이루어질 수 있으며, 다른 측면에서 이는 상기 기판(10)의 제1 주면(10a) 상에 볼록 영역(c)을 형성하는 것으로 이해할 수 있을 것이다. 이와는 달리, 필요에 따라 상기 기판의 제1 주면에 별도의 볼록부를 형성할 수도 있을 것이다.
상기 홈부(g)는 칩 단위 분리 영역에 형성될 수 있으며, 이에 제한되는 것은 아니나 약 100㎛내지 170㎛의 깊이와 약 10㎛ 내지 50㎛의 폭을 갖도록 형성될 수 있다. 상기 홈부(g)가 약 10㎛ 내지 50㎛의 폭(t)을 갖는 경우, 상기 기판(10)의 제1 주면(10a)에 반도체층이 적층되는 공정이 진행되는 동안에도 상기 홈부(g)의 적어도 일부는 빈 공간으로 유지될 수 있으며, 그 결과, 상기 홈부(g) 내에는 에어 갭(air gap)이 형성될 수 있다.
예를 들면, 상기 기판(10)의 제1 주면(10a) 상에 상기 홈부(g)가 형성될 영역에 대응하는 개방영역을 갖는 포토레지스트 패턴을 형성한 후, 건식 또는 습식 식각 공정을 이용하여 홈부(g)를 형성할 수 있다. 상기 홈부(g)는 상기 기판(10)의 중앙영역뿐만 아니라, 기판(10) 상에서 최대한 많은 수의 소자가 제조될 수 있도록 기판(10) 외측 영역을 포함하는 전면에 형성될 수 있다. 건식 식각 공정을 이용하는 경우, CF4, SF6 등의 플루오린(Fluorine) 계열, Cl2, BCl3 등의 염소(Chlorine) 계열, 아르곤(Ar) 등의 식각 가스를 이용할 수 있으나, 이에 제한되는 것은 아니며, 공지된 다양한 식각 가스가 적용될 수 있을 것이다.
도 1b는 본 발명의 다른 실시형태에 따른 반도체 발광소자 제조방법의 단계를 설명하기 위한 도면이다.
본 실시형태의 경우, 기판(11)의 제1 주면(11a) 상에 형성된 볼록부(c) 주위 홈부(g)의 적어도 일부를 충진 물질(40)로 채우는 단계를 더 포함할 수 있다. 상기 충진 물질(40)은 반드시 상기 제1 주면(11a) 상에 형성된 홈부(g)를 완전히 채울 필요는 없으며, 그 일부만을 채우는 형태로 형성될 수 있다. 본 실시형태에서 상기 홈부(g)의 폭은 특별히 제한되지 않으나 가능한 좁은 폭을 갖도록 형성하여 웨이퍼 상에서 소자의 집적도를 향상시킬 수 있다.
상기 충진 물질(40)은 수지 또는 금속일 수 있으며, MOCVD, MBE, HVPE 등과 같은 반도체층 성장 공정에서 열적 안정성이 우수한 물질이 적용될 수 있다. 상기 충진 물질(40)은 상기 기판(11) 및 그 상부에 형성되는 반도체층(미도시)에 대하여 큰 선택적 식각비를 갖는 물질, 예를 들면, SiO2, SixNy 등을 포함하는 합성 수지, W, Ti, Zn과 같은 고융점 금속 또는 SOG(Spin-On-Glass) 등이 적용될 수 있다.
이어, 도 1c에 도시된 바와 같이, 기둥 형상의 볼록부(c)가 형성된 기판(12)의 제1 주면(12a) 상에 요철 패턴(p)을 형성하는 공정이 추가적으로 진행될 수 있다.
구체적으로, 상기 요철 패턴(p)은 상기 볼록부(c) 상에 형성될 수 있으며, 이때, 기판(12)과 그 상면에 형성되는 반도체층(미도시) 사이에서 광 산란 비율을 증가시켜 외부 광 추출 효율을 향상시킬 수 있다. 또한, 상기 요철 패턴(p)은 도 1c에 도시된 바와 같이 표면의 적어도 일부가 곡면을 갖도록 형성되어, 그 상면에 형성되는 반도체층이 상기 요철 패턴(p)의 요부 측면에서 성장하도록 함으로써 전위 결함이 상부로 전파되는 것을 방지할 수 있다. 앞서 설명한 광 산란 효과와 전위 결함 전파 방지 기능을 고려할 때, 상기 요철 패턴(p)의 요부 밑면의 직경은 10nm 내지 20㎛일 수 있고, 높이는 10nm내지 10㎛일 수 있으며, 상기 요부 사이의 간격은 1nm 내지 10㎛일 수 있다. 여기서 직경이라는 용어는 상기 요부 밑면의 형상을 원형으로 제한하고자 하는 것은 아니며, 요부의 밑면은 다양한 형상을 가질 수 있다. 이 경우, 상기 요부의 밑면은 평균적으로 10nm 내지 20㎛의 폭을 갖도록 형성될 수 있다.
한편, 도 1c에서는 홈부(g)가 외부로 노출된 상태에서 요철 패턴(p)을 형성하는 것으로 도시하였으나, 도 1b와 같이 충진 물질(40)을 홈부(g)에 충진하는 공정을 적용한 후에 상기 기판(12)의 제1 주면(12a)에 요철 패턴(p)을 형성할 수도 있다. 다만, 도 1c에 도시된 공정은 본 발명에 있어서 반드시 요구되는 것은 아니며, 필요에 따라 선택적으로 적용 가능할 것이다.
다음으로, 도 2에 도시된 바와 같이, 제1 주면(10a)에 볼록부(c)가 형성된 기판(10) 상에 MOCVD, MBE, HVPE 등과 같은 반도체층 성장 공정을 이용하여 제1 도전형 반도체층(21), 활성층(22) 및 제2 도전형 반도체층(23)을 포함하는 발광적층체(20)를 형성할 수 있다. 구체적으로 도시하지는 않았으나, 상기 기판(10) 상에 성장되는 발광적층체(20)의 격자 결함 완화를 위해, 질화물 등으로 이루어진 언도프 반도체층으로 이루어진 버퍼층(미도시)이 개재될 수 있다. 본 실시형태의 경우, 상기 기판(10) 상에 발광적층체(20)가 형성되는 단계에서 상기 기판(10)의 제1 주면(10a) 상에 형성된 홈부(g)의 적어도 일부는 빈 공간으로 유지되어 에어 갭(air gap)을 형성할 수 있다. 또는, 도 1b에서 도시한 바와 같이 상기 홈부(g)가 별도의 충진 물질(40)로 충진된 상태에서 그 상부에 상기 발광적층체(20)가 형성될 수 있다.
상기 발광적층체(20)를 구성하는 제1 및 제2 도전형 반도체층(21, 23)은 각각 n형 및 p형 반도체층이 될 수 있으며, 질화물 반도체로 이루어질 수 있다. 따라서, 이에 제한되는 것은 아니지만, 본 실시 형태의 경우, 제1 및 제2 도전형은 각각 n형 및 p형 의미하는 것으로 이해될 수 있다. 제1 및 제2 도전형 반도체층(21, 23)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 가지며, 예컨대, GaN, AlGaN, InGaN 등의 물질이 이에 해당될 수 있다. 제1 및 제2 도전형 반도체층(21, 23) 사이에 형성되는 활성층(22)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조로 이루어질 수 있다. 다중 양자우물 구조의 경우, 예컨대, InGaN/GaN 구조가 적용될 수 있다.
다음으로, 도 3에 도시된 바와 같이, 상기 볼록부(c) 주위 홈부(g)에 대응하는 영역에 형성된 발광적층체(20)를 제거하여 복수의 발광구조물을 형성할 수 있다. 상기 복수의 발광구조물 상에는 각각 전극(21a, 23a)이 형성될 수 있다. 상기 홈부(g)가 형성된 영역은 소자 분리 영역에 대응할 수 있으며, 상기 기판(10)의 제1 주면(10a)에 형성된 홈부(g)가 빈 공간을 갖는 경우 상기 발광적층체(20)의 일부가 제거되어 홈부(g)가 외부로 노출될 수 있다. 다만, 이와 달리 상기 홈부(g)의 내부가 별도의 충진 물질(40)로 채워진 경우 상기 발광적층체(20) 중 상기 홈부(g)에 대응하는 부분이 제거되어 상기 충진 물질(40)이 노출될 수 있다.
상기 발광적층체(20)가 분리되어 형성되는 복수의 발광구조물 각각에 형성되는 제1 및 제2 전극(21a, 23a)은, Au, Ni, Al, Cu, W, Si, Se, GaAs 중 어느 하나를 포함하는 물질로 이루어질 수 있으며, 도금, 스퍼터링, 증착 등의 공정을 이용하여 형성될 수 있다. 상기 제1 및 제2 전극(21a, 23a)은 각각 제1 및 제2 도전형 반도체층(21, 23)과 전기적으로 연결되어 외부로부터 전기 신호를 인가받을 수 있다. 본 실시형태의 경우, 상기 제2 도전형 반도체층(23), 활성층(22) 및 제1 도전형 반도체층(21)의 일부를 제거하여 노출된 제1 도전형 반도체층(21) 상에 제1 전극(21a)을 형성하는 것으로 도시하였으나, 전극의 개수, 형상, 위치 등은 필요에 따라 다양하게 변경될 수 있을 것이다.
다음으로, 도 4에 도시된 바와 같이, 상기 발광적층체(20) 중 상기 볼록부(c) 주위의 홈부(g)에 대응하는 부분이 제거된 후에, 상기 제1 주면(10a) 상에 지지기판(30)을 부착할 수 있다. 상기 지지기판(30)은 후술할 기판(10) 연마 공정에서 상기 복수의 발광구조물을 지지하는 지지체의 역할을 수행할 수 있다. 상기 지지기판(30)을 구성하는 물질은 특별히 제한이 없으며, 예를 들면, 유리 또는 금속 등에 도포된 접착 물질(미도시)을 이용하여 상기 복수의 발광구조물 상면과 부착될 수 있다.
다음으로, 도 5a에 도시된 바와 같이, 상기 기판(10) 상에 형성된 복수의 발광구조물로부터 개별 소자(20')가 얻어지도록 상기 홈부(g)를 따라 상기 기판(10)을 분리할 수 있다. 예를 들어, 상기 기판(10)의 제2 주면(10b)으로부터 상기 기판(10)의 일부를 제거하여 상기 홈부(g)에서 상기 발광구조물(20)이 형성된 기판(10)이 소자 단위로 분리되도록 할 수 있다. 상기 기판(10)의 일부를 제거하는 단계는, 랩핑(lapping), 그라인딩(Grinding), 폴리싱(polishing) 등의 연마 공정이 적용될 수 있다. 이러한 연마 공정 등을 통해 상기 기판(10)의 두께를 감소시키며, 에어 갭(air gap)을 형성하는 홈부(g)가 외부로 노출될 때까지 연마 공정이 진행됨으로써 도 5a에 도시된 바와 같이 상기 기판(10) 상에 형성된 복수의 발광구조물은 개별 소자(20') 단위로 분리될 수 있다.
이 경우, 상기 개별 소자(20')는 상기 기판(10)의 제1 주면(10a)에 형성되는 볼록부(c)와 대응하는 형상, 즉, 본 실시형태의 경우 육각기둥과 유사한 형상을 가질 수 있다. 다만, 상기 홈부(g)를 따라 기판(10)을 분리하는 방법이 이에 제한되는 것은 아니며, 상기 홈부(g)를 따라 브레이킹(breaking) 또는 다이싱(dicing) 공정을 적용하여 개별 소자(20')가 얻어지도록 할 수 있다.
한편, 도 5b를 참조하면, 상기 홈부(g)에 별도의 충진 물질(40)이 채워진 실시형태의 경우, 상기 홈부(g)에 채워진 충진 물질(40)이 외부로 노출되도록 할 수 있다. 상기 충진 물질(40)이 외부로 노출되도록 하기 위해, 상기 기판(11)의 제2 주면(11b)으로부터 상기 기판(11)의 일부를 제거할 수 있다. 다만, 이 경우에도, 상기 기판(11)의 홈부(g)를 따라 브레이킹 또는 다이싱 공정이 적용될 수 있음을 물론이다. 상기 충진 물질(40)은 상기 기판(11) 및 그 상부에 형성되는 발광구조물에 대하여 큰 선택적 식각비를 갖는 물질, 예를 들면, SiO2, SixNy 등을 포함하는 수지, W, Ti, Zn과 같은 고융점 금속 또는 SOG(Spin-On-Glass) 등이 적용될 수 있다. 본 실시형태의 경우, 상기 홈부(g)가 노출된 상태에서도 상기 기판(10)이 완전히 분리되지는 않으나, 상기 홈부(g) 내의 충진 물질(40)을 제거함으로써 상기 기판(10)이 홈부(g)에서 분리되어 개별 소자(20'')가 얻어질 수 있다.
상기 홈부(g)에 채워진 충진 물질(40)은 상기 기판(11) 및 발광구조물에 대하여 에 대하여 큰 선택적 식각비를 가지므로, 상기 제2 주면(11b)으로부터 상기 기판(11)의 일부를 제거하여 노출된 홈부(g) 내의 충진 물질(40)을 제거하는 단계는 식각 용액을 이용한 습식 식각에 의해 이루어질 수 있다. 이때 사용되는 식각 용액은 충진 물질(40)의 종류 및 두께에 따라 달라질 수 있으며, 예를 들면, HF, HNO, KOH 등의 산(acid) 또는 염기(base) 계열의 화학 약품이 적용될 수 있다.
다음으로, 도 6에 도시된 바와 같이 상기 복수 개의 발광구조물로부터 상기 지지기판(30)을 제거하여 복수 개의 반도체 발광소자(20')를 제조할 수 있다. 본 실시형태에 따른 반도체 발광소자 제조방법의 경우, 제1 주면에 복수 개의 볼록부를 갖는 웨이퍼 상에서 이루어질 수 있으며, 이때, 상기 각각의 볼록부는 개별 소자의 단위 영역 각각에 대응할 수 있다. 한편, 구체적으로 도시하지는 않았으나, 상기 지지기판(30)을 제거하기 전에 상기 발광소자(20')의 위치를 고정하기 위하여 상기 기판(10)의 제2 주면(10b)에 테이프가 부착될 수 있다. 상기 테이프는 폴리에틸렌, PET 등이 적용될 수 있으나, 테이프 부착 공정은 반드시 요구되는 것은 아니며 필요에 따라 생략될 수 있다.
본 발명의 일 실시형태에 따르면, 기판의 일면에 기둥 형상의 볼록부를 형성하고, 상기 볼록부가 형성된 기판의 일면에 발광구조물을 형성함으로써 간단한 공정을 통해 상기 볼록부와 대응하는 형상의 반도체 발광소자를 제조할 수 있다. 반도체 발광소자가 다양한 표면 각도를 갖는 기둥 형상으로 구성되는 경우, 광 방출면인 발광소자 측면에서의 임계각이 변경되어 내부에서 광이 전반사되는 비율을 감소시킴으로써 외부 광 추출 효율을 향상시킬 수 있다. 또한, 본 실시형태의 경우 웨이퍼 상에 형성된 발광구조물을 개별 칩 단위로 분리하기 위한 공정에서 레이저 조사 공정이 생략될 수 있으므로, 레이저 조사에 의한 발광구조물 표면 손상을 억제하여 소자의 신뢰성을 개선할 수 있다.
도 7은 본 발명의 일 실시형태에 따라 제조된 반도체 발광소자의 광 출력을 나타내기 위한 그래프이다. 구체적으로, 도 7(a)는 서로 다른 형상을 갖는 발광소자에 대하여 주입 전류 증가에 따른 광 출력의 변화를 도시한 그래프이고, 도 7(b)는 발광소자의 측벽을 이루는 면의 수에 따른 광 출력의 변화를 나타낸다.
우선 도 7(a)를 참조하면, 상면이 사각형 형상을 갖는 발광소자가 그 상면이 삼각형, 오각형, 육각형, 칠각형 형상을 갖는 발광소자에 비해 주입 전류와 관계없이 가장 낮은 광 출력을 나타냄을 알 수 있다. 이는 발광구조물의 활성층에서 방출된 광이 사각형 형상을 갖는 칩 표면에서 임계각 이하로 입사하여 칩 내부로 전반사되는 비율이 상대적으로 높기 때문이며, 칩이 사각기둥이 아닌 다각기둥 또는 원기둥의 형상을 가질 때 임계각이 변화되어 외부 광 추출 효율이 증가할 수 있다.
본 발명의 일 실시형태의 경우, 기둥 형상의 볼록부를 갖는 반도체 성장용 기판 상면에 발광구조물을 형성함으로써 볼록부와 대응하는 형상을 갖는 발광소자를 제조할 수 있으므로, 간단한 방법으로 외부 광 추출 효율이 향상된 반도체 발광소자를 제조할 수 있다. 또한, 발광구조물을 칩 단위로 분리하기 위한 레이저 조사 공정이 제거되므로 레이저 조사로 인한 칩 측면 손상을 억제하여 발광소자의 특성 열화를 방지할 수 있으며, 원형 웨이퍼를 사용하는 경우에 발광구조물이 형성되지 않는 영역을 최소화하여 칩의 집적도(net die)를 향상시킬 수 있다. 구체적으로, 레이저를 이용하여 원형 웨이퍼 상에 형성된 발광구조물을 사각형 형상의 개별 칩 단위로 분리하는 경우, 웨이퍼 외측에 인접한 곡선 영역의 대부분은 버리게 된다. 그러나, 본 실시형태의 경우, 홈에 의해 형성된 복수 개의 볼록부를 포함하는 웨이퍼 전체에 발광구조물을 적층한 후 개별 칩 단위로 분리함으로써 하나의 웨이퍼에서 제조되는 칩의 집적도(net die)를 향상시킬 수 있다.
도 7(b)는 발광소자를 구성하는 측벽의 수에 따른 발광소자의 광 출력과 이를 이용한 시뮬레이션 결과를 나타낸다. 도 7(a)에서 보인 바와 같이 발광소자의 상면이 삼각형, 사각형, 오각형, 육각형, 칠각형의 형상을 갖는 경우 사각형이 가장 낮은 광 출력을 나타내며, 시뮬레이션 결과, 7개 이상의 측벽(7각형)을 갖는 경우에도 사각형에 비해 더 큰 광 출력을 얻을 수 있음을 알 수 있다. 다만, 도 7(a) 및 도 7(b)는, 다각기둥 또는 원기둥과 같은 다양한 형상의 발광구조물에서 외부 광 추출 효율이 향상되는 효과를 얻을 수 있으며, 본 발명의 일 실시형태의 따르면 외부 광 추출 효율이 향상된 발광구조물을 간단하고 효과적으로 제조할 수 있는 방법을 제공할 수 있음을 보여주기 위한 것으로, 사각기둥 형상의 발광구조물을 본 발명에서 제외하고자 함은 아니다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
10, 11, 12: 기판 10a, 11a, 12a: 제1 주면
10b, 11b, 12b: 제2 주면 g: 홈부
c: 볼록부 20: 발광적층체
21: 제1 도전형 반도체층 22: 활성층
23: 제2 도전형 반도체층 21a: 제1 전극
23a: 제2 전극 20', 20'': 발광소자
30: 지지기판 40: 충진 물질
10b, 11b, 12b: 제2 주면 g: 홈부
c: 볼록부 20: 발광적층체
21: 제1 도전형 반도체층 22: 활성층
23: 제2 도전형 반도체층 21a: 제1 전극
23a: 제2 전극 20', 20'': 발광소자
30: 지지기판 40: 충진 물질
Claims (16)
- 서로 대향하는 제1 및 제2 주면을 갖는 기판을 마련하는 단계;
상기 기판의 제1 주면에 기둥 형상을 갖는 복수의 볼록부를 형성하는 단계;
상기 볼록부가 형성된 제1 주면 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광적층체를 형성하는 단계;
상기 발광적층체 중 상기 볼록부 주위의 홈부에 대응하는 영역에 형성된 부분을 제거하여 복수의 발광구조물을 형성하는 단계; 및
상기 기판 상에 형성된 복수의 발광구조물로부터 개별 소자가 얻어지도록 상기 홈부를 따라 상기 기판을 분리하는 단계;
를 포함하는 반도체 발광소자 제조방법.
- 제1항에 있어서,
상기 발광적층체 중 상기 볼록부 주위의 홈부에 대응하는 영역에 형성된 부분을 제거하는 단계에서 상기 홈부는 외부로 노출되는 것을 특징으로 하는 반도체 발광소자 제조방법.
- 제1항에 있어서,
상기 제1 주면 상에 상기 발광구조물을 형성하는 단계에서, 상기 홈부의 적어도 일부는 빈 공간으로 유지되는 것을 특징으로 하는 반도체 발광소자 제조방법.
- 제1항에 있어서,
상기 홈부는 10㎛ 내지 50㎛의 폭을 갖는 것을 특징으로 하는 반도체 발광소자 제조방법.
- 제1항에 있어서,
상기 홈부의 적어도 일부를 충진 물질로 채우는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
- 제5항에 있어서,
상기 충진 물질은 수지 또는 금속인 것을 특징으로 하는 반도체 발광소자 제조방법.
- 제5항에 있어서,
상기 충진 물질은 상기 기판에 대하여 큰 선택적 식각비를 갖는 것을 특징으로 하는 반도체 발광소자 제조방법.
- 제5항에 있어서,
상기 제2 주면으로부터 상기 기판의 일부를 제거하여 홈부 내의 충진 물질을 외부로 노출시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
- 제8항에 있어서,
상기 홈부를 따라 상기 기판을 분리하는 단계에서 상기 외부로 노출된 충진 물질을 제거하는 것을 특징으로 하는 반도체 발광소자 제조방법.
- 제9항에 있어서,
상기 충진 물질을 제거하는 단계에서 습식 식각이 적용되는 것을 특징으로 하는 반도체 발광소자 제조방법.
- 제1항에 있어서,
상기 복수의 발광구조물 상에 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
- 제1항에 있어서,
상기 볼록부 표면에 요철을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
- 제12항에 있어서,
상기 발광적층체는 상기 요철의 요부 측면에서 성장되는 것을 특징으로 하는 반도체 발광소자 제조방법.
- 제1항에 있어서,
상기 홈부를 따라 상기 기판을 분리하는 단계에서 상기 제2 주면으로부터 상기 기판의 일부가 제거되는 것을 특징으로 하는 반도체 발광소자 제조방법.
- 제1항에 있어서,
상기 발광적층체 중 상기 홈부에 대응하는 영역에 형성된 부분을 제거한 후에, 상기 제1 주면 상에 지지기판을 부착하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
- 제15항에 있어서,
상기 지지기판을 부착한 후에, 연마 공정을 통해 상기 제2 주면으로부터 상기 기판의 일부를 제거하는 것을 특징으로 하는 반도체 발광소자 제조방법.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110073530A KR20130012376A (ko) | 2011-07-25 | 2011-07-25 | 반도체 발광소자 제조방법 |
| DE102012106663A DE102012106663A1 (de) | 2011-07-25 | 2012-07-23 | Verfahren zum Herstellen einer lichtemittierenden Halbleitervorrichtung |
| TW101126640A TW201306301A (zh) | 2011-07-25 | 2012-07-24 | 製造半導體發光二極體的方法 |
| JP2012164079A JP2013026628A (ja) | 2011-07-25 | 2012-07-24 | 半導体発光素子の製造方法 |
| US13/558,051 US20130029445A1 (en) | 2011-07-25 | 2012-07-25 | Method of manufacturing semiconductor light emitting device |
| CN2012103062424A CN102903814A (zh) | 2011-07-25 | 2012-07-25 | 制造半导体发光器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110073530A KR20130012376A (ko) | 2011-07-25 | 2011-07-25 | 반도체 발광소자 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20130012376A true KR20130012376A (ko) | 2013-02-04 |
Family
ID=47503245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110073530A KR20130012376A (ko) | 2011-07-25 | 2011-07-25 | 반도체 발광소자 제조방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20130029445A1 (ko) |
| JP (1) | JP2013026628A (ko) |
| KR (1) | KR20130012376A (ko) |
| CN (1) | CN102903814A (ko) |
| DE (1) | DE102012106663A1 (ko) |
| TW (1) | TW201306301A (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9053952B2 (en) * | 2012-09-28 | 2015-06-09 | Apple Inc. | Silicon shaping |
| US10079327B2 (en) * | 2013-07-22 | 2018-09-18 | Lumileds Llc | Method of separating light emitting devices formed on a substrate wafer |
| JP6441025B2 (ja) | 2013-11-13 | 2018-12-19 | 株式会社東芝 | 半導体チップの製造方法 |
| TWI671812B (zh) * | 2013-11-13 | 2019-09-11 | 東芝股份有限公司 | 半導體晶片之製造方法、半導體晶片及半導體裝置 |
| KR102263041B1 (ko) | 2016-02-26 | 2021-06-09 | 삼성전자주식회사 | 멀티 컬러를 구현할 수 있는 발광 소자 |
| US10277535B2 (en) * | 2017-03-31 | 2019-04-30 | Hewlett Packard Enterprise Development Lp | Network switch systems including logical switches |
| CN109755370A (zh) * | 2017-11-03 | 2019-05-14 | 展晶科技(深圳)有限公司 | 发光二极管微晶粒的制作方法 |
| CN111430404B (zh) * | 2020-04-26 | 2024-05-14 | 厦门未来显示技术研究院有限公司 | 可用于微转移的微元件及其制作和转移方法、显示装置 |
| KR102625710B1 (ko) * | 2021-09-24 | 2024-01-16 | 주식회사 루츠 | 형광체의 제조방법 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58108229A (ja) * | 1981-12-21 | 1983-06-28 | Hitachi Ltd | ポリイミド系樹脂膜の選択エツチング方法 |
| JP3417008B2 (ja) * | 1993-11-04 | 2003-06-16 | 株式会社デンソー | 半導体ウエハのエッチング方法 |
| US5874747A (en) * | 1996-02-05 | 1999-02-23 | Advanced Technology Materials, Inc. | High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same |
| US6266355B1 (en) * | 1997-09-12 | 2001-07-24 | Sdl, Inc. | Group III-V nitride laser devices with cladding layers to suppress defects such as cracking |
| US6277665B1 (en) * | 2000-01-10 | 2001-08-21 | United Epitaxy Company, Ltd. | Fabrication process of semiconductor light-emitting device with enhanced external quantum efficiency |
| TW579608B (en) * | 2000-11-24 | 2004-03-11 | High Link Technology Corp | Method and structure of forming electrode for light emitting device |
| JP3548735B2 (ja) * | 2001-06-29 | 2004-07-28 | 士郎 酒井 | 窒化ガリウム系化合物半導体の製造方法 |
| US6881600B2 (en) * | 2002-07-29 | 2005-04-19 | Digital Optics Corp | Etching in combination with other processing techniques to facilitate alignment of a die in a system and structures formed thereby |
| WO2004086579A1 (ja) * | 2003-03-25 | 2004-10-07 | Matsushita Electric Industrial Co., Ltd. | 窒化物半導体素子およびその製造方法 |
| EP3699963A1 (en) * | 2003-08-19 | 2020-08-26 | Nichia Corporation | Semiconductor light emitting diode and method of manufacturing its substrate |
| US7157297B2 (en) * | 2004-05-10 | 2007-01-02 | Sharp Kabushiki Kaisha | Method for fabrication of semiconductor device |
| KR101163788B1 (ko) * | 2006-03-05 | 2012-07-09 | 엘지이노텍 주식회사 | 질화물 반도체 발광소자 및 그 제조방법 |
| KR100828873B1 (ko) * | 2006-04-25 | 2008-05-09 | 엘지이노텍 주식회사 | 질화물 반도체 발광소자 및 그 제조방법 |
| KR100736623B1 (ko) * | 2006-05-08 | 2007-07-09 | 엘지전자 주식회사 | 수직형 발광 소자 및 그 제조방법 |
| JP5076746B2 (ja) * | 2006-09-04 | 2012-11-21 | 日亜化学工業株式会社 | 窒化物半導体レーザ素子及びその製造方法 |
| JP4290745B2 (ja) * | 2007-03-16 | 2009-07-08 | 豊田合成株式会社 | Ｉｉｉ−ｖ族半導体素子の製造方法 |
| TWI464899B (zh) * | 2008-05-09 | 2014-12-11 | Advanced Optoelectronic Tech | A method for manufacturing a semiconductor element |
| US20100076553A1 (en) | 2008-09-22 | 2010-03-25 | Pugh Randall B | Energized ophthalmic lens |
| TW201029073A (en) * | 2009-01-21 | 2010-08-01 | Univ Nat Chunghsing | Epitaxial wafer with low surface defect density |
| JP4686625B2 (ja) * | 2009-08-03 | 2011-05-25 | 株式会社東芝 | 半導体発光装置の製造方法 |
| JP5095842B2 (ja) * | 2011-05-24 | 2012-12-12 | 株式会社東芝 | 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ |
| CN103035785B (zh) * | 2011-10-07 | 2015-11-25 | 清华大学 | 发光二极管的制备方法 |
-
2011
- 2011-07-25 KR KR1020110073530A patent/KR20130012376A/ko not_active Application Discontinuation
-
2012
- 2012-07-23 DE DE102012106663A patent/DE102012106663A1/de not_active Withdrawn
- 2012-07-24 JP JP2012164079A patent/JP2013026628A/ja active Pending
- 2012-07-24 TW TW101126640A patent/TW201306301A/zh unknown
- 2012-07-25 US US13/558,051 patent/US20130029445A1/en not_active Abandoned
- 2012-07-25 CN CN2012103062424A patent/CN102903814A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013026628A (ja) | 2013-02-04 |
| US20130029445A1 (en) | 2013-01-31 |
| TW201306301A (zh) | 2013-02-01 |
| DE102012106663A1 (de) | 2013-01-31 |
| CN102903814A (zh) | 2013-01-30 |
| DE102012106663A8 (de) | 2013-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20130012376A (ko) | 반도체 발광소자 제조방법 | |
| JP6025933B2 (ja) | 発光ダイオードの製造方法 | |
| JP4687109B2 (ja) | 集積型発光ダイオードの製造方法 | |
| KR100649769B1 (ko) | 반도체 발광 다이오드 및 그 제조 방법 | |
| KR101259483B1 (ko) | 반도체 발광 소자 및 그 제조 방법 | |
| KR101969308B1 (ko) | 반도체 발광소자 및 그 제조 방법 | |
| TWI774759B (zh) | 發光元件及其製造方法 | |
| JP5287665B2 (ja) | 半導体発光素子の製造方法 | |
| KR101425167B1 (ko) | 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자 | |
| JP6321013B2 (ja) | 成形された基板を含む発光デバイス | |
| KR20130091501A (ko) | 반도체 발광소자 및 그 제조방법 | |
| TW201725660A (zh) | 發光元件及其製造方法 | |
| KR101283444B1 (ko) | 수평형 파워 ｌｅｄ 소자 및 그 제조방법 | |
| KR20130104518A (ko) | 반도체 발광소자의 제조방법 | |
| US8921204B2 (en) | Method for fabricating semiconductor dice by separating a substrate from semiconductor structures using multiple laser pulses | |
| JP5599675B2 (ja) | Ｌｅｄデバイスチップの製造方法 | |
| KR101055778B1 (ko) | 발광 다이오드 및 이의 제조 방법 | |
| US9130114B2 (en) | Vertical light emitting diode (VLED) dice having confinement layers with roughened surfaces and methods of fabrication | |
| KR20080081620A (ko) | 수직형 발광 다이오드의 제조방법 | |
| US9548420B2 (en) | Light-emitting device and manufacturing method thereof | |
| KR101340322B1 (ko) | 수평형 파워 led 소자 | |
| KR20100054594A (ko) | 질화물 반도체 발광소자 및 그 제조방법 | |
| KR101048921B1 (ko) | 발광소자 및 그의 제조방법 | |
| KR101116067B1 (ko) | 수평 구조형 발광다이오드 소자 제조방법 | |
| TWI546978B (zh) | 半導體發光元件及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |