JP2015115671A - Module and manufacturing method of the same - Google Patents

Module and manufacturing method of the same Download PDF

Info

Publication number
JP2015115671A
JP2015115671A JP2013254554A JP2013254554A JP2015115671A JP 2015115671 A JP2015115671 A JP 2015115671A JP 2013254554 A JP2013254554 A JP 2013254554A JP 2013254554 A JP2013254554 A JP 2013254554A JP 2015115671 A JP2015115671 A JP 2015115671A
Authority
JP
Japan
Prior art keywords
plate
chip
substrate
device chip
chip component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013254554A
Other languages
Japanese (ja)
Other versions
JP6360678B2 (en
Inventor
卓 宮川
Taku Miyagawa
卓 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2013254554A priority Critical patent/JP6360678B2/en
Publication of JP2015115671A publication Critical patent/JP2015115671A/en
Application granted granted Critical
Publication of JP6360678B2 publication Critical patent/JP6360678B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a module which enables downsizing while maintaining high airtightness of a device chip, and to provide a manufacturing method of the module.SOLUTION: A module includes: a substrate 10; a device chip 24 which is mounted on the substrate 10 in a flip chip method; a chip component 26 mounted on the substrate; a plate-like member 40 provided on the device chip and the chip component, the plate-like member 40 including the side of the device chip and chip component formed by an insulator; and a sealing metal 20 which is provided on the substrate and seals the device chip and the chip component with the plate-like member so that gaps are formed on a lower surface of the device chip and periphery of the chip component.

Description

本発明はモジュールおよびその製造方法に関し、例えばデバイスチップを基板にフリップチップ実装するモジュールおよびその製造方法に関する。   The present invention relates to a module and a manufacturing method thereof, for example, a module for flip-chip mounting a device chip on a substrate and a manufacturing method thereof.

近年、高周波部品の小型化、低コスト化、および高機能化の要求に伴い、基板上に高周波デバイスチップだけでなく、チップインダクタ、チップキャパシタおよびチップ抵抗等のいわゆるチップ部品も実装し、高集積化を図った高周波数用モジュールが利用されている。こうしたモジュールに、異物付着や外部からの水分の浸入等があると、デバイスチップの機能が損なわれることがある。特に、デバイスチップがＳＡＷ（Surface Acoustic Wave）共振器またはＦＢＡＲ（Film Bulk Acoustic Resonator）等を含む弾性波デバイスである場合、その特性が悪化しやすい。特性悪化を抑制するために、デバイスチップを封止する技術が用いられている。   In recent years, with the demands for high-frequency component miniaturization, cost reduction, and high functionality, not only high-frequency device chips, but also so-called chip components such as chip inductors, chip capacitors, and chip resistors are mounted on the substrate for high integration. High-frequency modules designed for high frequency are used. If such a module has adhesion of foreign matter or intrusion of moisture from the outside, the function of the device chip may be impaired. In particular, when the device chip is an elastic wave device including a SAW (Surface Acoustic Wave) resonator or an FBAR (Film Bulk Acoustic Resonator), the characteristics are likely to deteriorate. In order to suppress deterioration of characteristics, a technique for sealing a device chip is used.

特許文献１には、電気絶縁性基板上に回路部品を実装し、回路部品を樹脂により封止する技術が記載されている。特許文献２には、多層基板上に高周波用チップをフリップチップ実装し充填剤により封止する技術が記載されている。特許文献３には、基板上にデバイスチップをフリップチップ実装し、デバイスチップの下面を空隙に露出させ、基板上にチップ部品を実装する。デバイスチップを封止半田で封止し、チップ部品を封止半田で封止しない技術が記載されている。   Patent Document 1 describes a technique of mounting a circuit component on an electrically insulating substrate and sealing the circuit component with a resin. Patent Document 2 describes a technique in which a high-frequency chip is flip-chip mounted on a multilayer substrate and sealed with a filler. In Patent Document 3, a device chip is flip-chip mounted on a substrate, a lower surface of the device chip is exposed to a gap, and a chip component is mounted on the substrate. A technique is described in which a device chip is sealed with sealing solder and a chip component is not sealed with sealing solder.

特開２００３−３４７４８３号公報Japanese Patent Laid-Open No. 2003-347483 特表２００６−５１３５６４号公報JP-T-2006-513564 特開２０１１−９１１６５号公報JP 2011-911165 A

しかしながら、特許文献１および２のように樹脂による封止では気密性が十分ではない。特許文献３では、デバイスチップを半田で封止するため高い気密性を保つことができる。しかしながら、半田封止する部品としない部品を設けるため小型化が難しい。   However, as in Patent Documents 1 and 2, sealing with resin is not sufficient for airtightness. In Patent Document 3, since the device chip is sealed with solder, high airtightness can be maintained. However, it is difficult to reduce the size because parts to be soldered and parts to be soldered are provided.

本発明は、上記課題に鑑み、デバイスチップの高い気密性を保ちつつ、小型化が可能なモジュールおよびその製造方法を提供することを目的とする。   In view of the above problems, an object of the present invention is to provide a module that can be miniaturized while maintaining high airtightness of a device chip and a method for manufacturing the module.

本発明は、基板と、前記基板上にフリップチップ実装されたデバイスチップと、前記基板上に実装されたチップ部品と、前記デバイスチップおよび前記チップ部品上に設けられ、前記デバイスチップおよび前記チップ部品側が絶縁体である板状部材と、前記基板上に設けられ、前記デバイスチップの下面および前記チップ部品の周囲に空隙が形成されるように、前記デバイスチップおよび前記チップ部品を前記板状部材とともに封止する封止金属と、を具備することを特徴とするモジュールである。   The present invention provides a substrate, a device chip flip-chip mounted on the substrate, a chip component mounted on the substrate, the device chip and the chip component, and the device chip and the chip component. A plate-like member whose side is an insulator, and the device chip and the chip component together with the plate-like member, provided on the substrate, so that a gap is formed around the lower surface of the device chip and the chip component. And a sealing metal to be sealed.

上記構成において、前記板状部材は、前記デバイスチップおよび前記チップ部品の上面の少なくとも一部に接している構成とすることができる。   The said structure WHEREIN: The said plate-shaped member can be set as the structure which contact | connects at least one part of the upper surface of the said device chip and the said chip component.

上記構成において、前記基板と前記板状部材との間に設けられたスペーサを具備し、
前記デバイスチップおよび前記チップ部品と前記板状部材との間には前記空隙が形成されていることを特徴とするモジュール。 In the above-described configuration, a spacer provided between the substrate and the plate member is provided,
The module, wherein the gap is formed between the device chip and the chip component and the plate member.

上記構成において、前記封止金属は、前記板状部材を囲むように設けられている構成とすることができる。   The said structure WHEREIN: The said sealing metal can be set as the structure provided so that the said plate-shaped member may be enclosed.

上記構成において、前記封止金属は、前記板状部材下に設けられている構成とすることができる。   The said structure WHEREIN: The said sealing metal can be set as the structure provided under the said plate-shaped member.

本発明は、基板上にデバイスチップをフリップチップ実装する工程と、前記基板上にチップ部品を実装する工程と、前記デバイスチップおよび前記チップ部品上に、前記デバイスチップおよび前記チップ部品側が絶縁体である板状部材を配置する工程と、前記デバイスチップの下面および前記チップ部品の周囲に空隙が形成されるように、前記板状部材と前記基板上に設けられた封止金属とで前記デバイスチップおよび前記チップ部品を封止する工程と、を含むことを特徴とするモジュールの製造方法である。   The present invention includes a step of flip-chip mounting a device chip on a substrate, a step of mounting a chip component on the substrate, an insulator on the device chip and the chip component, and the device chip and the chip component side. The device chip includes a step of arranging a certain plate-like member, and the plate-like member and a sealing metal provided on the substrate so that a gap is formed around the lower surface of the device chip and the chip component. And a step of sealing the chip component.

上記構成において、前記板状部材を配置する工程は、前記デバイスチップおよび前記チップ部品の上面の少なくとも一部が前記板状部材に接するように前記板状部材を配置する工程を含む構成とすることができる。   In the above configuration, the step of arranging the plate-like member includes a step of arranging the plate-like member so that at least a part of the upper surface of the device chip and the chip component is in contact with the plate-like member. Can do.

上記構成において、前記基板上にスペーサを配置する工程を含み、前記板状部材を配置する工程は、前記スペーサの上面に前記板状部材が接することにより、前記デバイスチップおよび前記チップ部品の上面と前記板状部材との間に前記空隙が形成されるように、前記板状部材を配置する工程を含むことを特徴とするモジュールの製造方法とすることができる。   In the above configuration, the method includes a step of arranging a spacer on the substrate, and the step of arranging the plate-shaped member includes the upper surface of the device chip and the chip component by contacting the plate-shaped member with the upper surface of the spacer. It can be set as the manufacturing method of the module characterized by including the process of arrange | positioning the said plate-shaped member so that the said space | gap may be formed between the said plate-shaped members.

上記構成において、前記デバイスチップおよび前記チップ部品を封止する工程は、前記板状部材上に封止金属となる金属シートを配置し、前記金属シートを前記板状部材に押圧する工程を含む構成とすることができる。   The said structure WHEREIN: The process of sealing the said device chip and the said chip components includes the process of arrange | positioning the metal sheet used as sealing metal on the said plate-shaped member, and pressing the said metal sheet to the said plate-shaped member. It can be.

上記構成において、前記板状部材を配置する工程は、各板状部材に複数の前記デバイスチップの少なくとも１つと複数の前記チップ部品の少なくとも１つが含まれるように、複数の前記板状部材が連結部で連結された部材を配置する工程であり、前記連結部および前記基板を切断する工程を含構成とすることができる。   In the above-described configuration, the step of arranging the plate-shaped members includes connecting the plurality of plate-shaped members so that each plate-shaped member includes at least one of the plurality of device chips and at least one of the plurality of chip components. It is the process of arrange | positioning the member connected by the part, and can include the process of cut | disconnecting the said connection part and the said board | substrate.

上記構成において、前記デバイスチップおよび前記チップ部品を封止する工程は、複数の開口のそれぞれ内に複数の前記デバイスチップの少なくとも１つと複数の前記チップ部品の少なくとも１つが含まれるように、前記複数の開口を有し前記封止金属となる金属シートを前記基板上に配置する工程と、前記板状部材を前記金属シートに押圧する工程と、を含み、前記板状部材および前記基板を切断する工程を含む構成とすることができる。   In the above configuration, the step of sealing the device chip and the chip component includes the plurality of the plurality of openings so that each of the plurality of openings includes at least one of the plurality of device chips and at least one of the plurality of chip components. A step of disposing the metal sheet to be the sealing metal on the substrate and a step of pressing the plate member against the metal sheet, and cutting the plate member and the substrate. It can be set as the structure containing a process.

本発明によれば、デバイスチップの高い気密性を保ちつつ、小型化が可能なモジュールおよびその製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the module which can be reduced in size, and its manufacturing method can be provided, maintaining the high airtightness of a device chip.

図１（ａ）および図１（ｂ）は、それぞれ実施例１に係るモジュールの断面図および平面図である。FIG. 1A and FIG. 1B are a cross-sectional view and a plan view, respectively, of a module according to the first embodiment. 図２（ａ）から図２（ｄ）は、実施例１に係るモジュールの製造工程を示す断面図（その１）である。FIG. 2A to FIG. 2D are cross-sectional views (part 1) illustrating the manufacturing process of the module according to the first embodiment. 図３（ａ）から図３（ｃ）は、実施例１に係るモジュールの製造工程を示す断面図（その２）である。FIG. 3A to FIG. 3C are cross-sectional views (part 2) illustrating the manufacturing process of the module according to the first embodiment. 図４は、実施例２に係るモジュールの断面図である。FIG. 4 is a cross-sectional view of the module according to the second embodiment. 図５（ａ）から図５（ｃ）は、実施例２に係るモジュールの製造工程を示す断面図である。FIG. 5A to FIG. 5C are cross-sectional views illustrating the manufacturing process of the module according to the second embodiment. 図６は、実施例２に係るモジュールの製造工程を示す平面図である。FIG. 6 is a plan view illustrating the module manufacturing process according to the second embodiment. 図７は、図６の領域Ｃの拡大図である。FIG. 7 is an enlarged view of region C in FIG. 図８（ａ）および図８（ｂ）は、それぞれ実施例３に係るモジュールの断面図および平面図である。FIG. 8A and FIG. 8B are a cross-sectional view and a plan view, respectively, of the module according to the third embodiment. 図９（ａ）および図９（ｂ）は、それぞれ実施例４に係るモジュールの断面図および平面図である。FIG. 9A and FIG. 9B are a cross-sectional view and a plan view of a module according to the fourth embodiment, respectively. 図１０（ａ）から図１０（ｃ）は、実施例４に係るモジュールの製造工程を示す断面図である。FIG. 10A to FIG. 10C are cross-sectional views illustrating the manufacturing process of the module according to the fourth embodiment. 図１１は、実施例４に係るモジュールの製造工程を示す平面図である。FIG. 11 is a plan view illustrating manufacturing steps of the module according to the fourth embodiment. 図１２は、図１１の領域Ｃの拡大図である。FIG. 12 is an enlarged view of a region C in FIG. 図１３（ａ）および図１３（ｂ）は、それぞれ実施例５に係るモジュールの断面図および平面図である。FIG. 13A and FIG. 13B are a cross-sectional view and a plan view, respectively, of a module according to the fifth embodiment. 図１４は、実施例６に係るモジュールの断面図である。FIG. 14 is a cross-sectional view of the module according to the sixth embodiment.

図面を用いて、本発明の実施例について説明する。   Embodiments of the present invention will be described with reference to the drawings.

図１（ａ）および図１（ｂ）は、それぞれ実施例１に係るモジュールの断面図および平面図である。図１（ｂ）は、保護膜、リッドおよび板状部材を透視した図である。図１（ａ）は、図１（ｂ）のＡ−Ａ断面に相当する図である。なお、断面図において、断面はハッチングあり、側面はハッチングなしとして図示している。以下の図も同様である。   FIG. 1A and FIG. 1B are a cross-sectional view and a plan view, respectively, of a module according to the first embodiment. FIG. 1B is a perspective view of the protective film, the lid, and the plate-like member. FIG. 1A is a view corresponding to the AA cross section of FIG. In the cross-sectional view, the cross section is shown as hatched and the side face is shown as not hatched. The same applies to the following figures.

図１（ａ）に示すように、基板１０の下面に電極１４が、基板１０内に配線１２が、基板１０の上面に金属層１６が形成されている。基板１０は、例えばＨＴＣＣ（High Temperature Co- fired Ceramic）基板である。基板１０は、絶縁体基板であり、ＬＴＣＣ（Low Temperature Co- fired Ceramic）基板等のセラミック基板でもよく、樹脂基板でもよい。基板１０は多層基板でもよいし、単層基板でもよい。電極１４、配線１２および金属層１６は、Ｃｕ（銅）またはＡｕ（金）等の金属を主に含む。電極１４と金属層１６とは、配線１２と基板１０に形成されたビア金属とを介し、電気的に接続されている。   As shown in FIG. 1A, the electrode 14 is formed on the lower surface of the substrate 10, the wiring 12 is formed in the substrate 10, and the metal layer 16 is formed on the upper surface of the substrate 10. The substrate 10 is, for example, an HTCC (High Temperature Ceramic Ceramic) substrate. The substrate 10 is an insulator substrate, and may be a ceramic substrate such as an LTCC (Low Temperature Ceramic Ceramic) substrate or a resin substrate. The substrate 10 may be a multilayer substrate or a single layer substrate. The electrode 14, the wiring 12, and the metal layer 16 mainly contain a metal such as Cu (copper) or Au (gold). The electrode 14 and the metal layer 16 are electrically connected via the wiring 12 and the via metal formed in the substrate 10.

基板１０上にデバイスチップ２４がバンプ２５を介しフリップチップ実装されている。デバイスチップ２４の下面には、ＳＡＷ共振器またはＦＢＡＲ等の弾性波素子が形成されている。複数のデバイスチップ２４が基板１０上に実装されていてもよい。バンプ２５は、金属層１６上に形成されており、Ａｕまたは半田等の金属である。基板１０上にチップ部品２６が実装されている。チップ部品２６の電極部２７が金属層１６に例えば半田等の接合材料２８を用い接合されている。接合材料２８はＡｇペーストまたはＣｕペースト等の金属ペーストでもよい。チップ部品２６は、例えばチップ抵抗、チップコンデンサ、および／またはチップインダクタである。チップ部品２６の表面には電極部２７が形成されている。基板１０の上面からデバイスチップ２４およびチップ部品２６の上面までの高さは、例えば約０．２ｍｍから０．３ｍｍである。   A device chip 24 is flip-chip mounted on the substrate 10 via bumps 25. On the lower surface of the device chip 24, an acoustic wave element such as a SAW resonator or FBAR is formed. A plurality of device chips 24 may be mounted on the substrate 10. The bump 25 is formed on the metal layer 16 and is a metal such as Au or solder. A chip component 26 is mounted on the substrate 10. The electrode part 27 of the chip component 26 is bonded to the metal layer 16 using a bonding material 28 such as solder. The bonding material 28 may be a metal paste such as an Ag paste or a Cu paste. The chip component 26 is, for example, a chip resistor, a chip capacitor, and / or a chip inductor. An electrode portion 27 is formed on the surface of the chip component 26. The height from the upper surface of the substrate 10 to the upper surfaces of the device chip 24 and the chip component 26 is, for example, about 0.2 mm to 0.3 mm.

デバイスチップ２４およびチップ部品２６上に板状部材４０が設けられている。板状部材４０は、絶縁体板４１と接着層４２を備えている。接着層４２は絶縁体板４１の下面に設けられている。絶縁体板４１は、例えば平板状であり、例えばサファイア基板である。絶縁体板４１は、セラミック板または樹脂板でもよい。接着層４２により、デバイスチップ２４およびチップ部品２６の上面が板状部材４０と接着されている。接着層４２は、絶縁性であり、例えば樹脂接着剤である。接着層４２により、板状部材４０は、デバイスチップ２４およびチップ部品２６の上面の少なくとも一部に接着される。デバイスチップ２４とチップ部品２６との高さが異なる場合、板状部材４０は、デバイスチップ２４とチップ部品２６との高い方の上面に接着される。   A plate-like member 40 is provided on the device chip 24 and the chip component 26. The plate-like member 40 includes an insulator plate 41 and an adhesive layer 42. The adhesive layer 42 is provided on the lower surface of the insulator plate 41. The insulator plate 41 is, for example, a flat plate, and is, for example, a sapphire substrate. The insulator plate 41 may be a ceramic plate or a resin plate. The upper surface of the device chip 24 and the chip component 26 is bonded to the plate member 40 by the adhesive layer 42. The adhesive layer 42 is insulative and is, for example, a resin adhesive. The plate-like member 40 is bonded to at least a part of the upper surfaces of the device chip 24 and the chip component 26 by the adhesive layer 42. When the device chip 24 and the chip component 26 have different heights, the plate-like member 40 is bonded to the upper surface of the device chip 24 and the chip component 26 which are higher.

板状部材４０上にはリッド３０が設けられている。リッド３０は、例えばコバール合金板である。リッド３０としては金属板または絶縁体板を用いることができる。リッド３０と基板１０との間に封止金属２０が設けられている。封止金属２０は、金属層１６上に設けられ、板状部材４０の周りに設けられている。封止金属２０は、例えばＡｇ（銀）−Ｓｎ（錫）等の半田である。封止金属２０は、例えば金属層１６を介しグランドに接続されている。   A lid 30 is provided on the plate-like member 40. The lid 30 is, for example, a Kovar alloy plate. As the lid 30, a metal plate or an insulator plate can be used. A sealing metal 20 is provided between the lid 30 and the substrate 10. The sealing metal 20 is provided on the metal layer 16 and is provided around the plate-like member 40. The sealing metal 20 is, for example, solder such as Ag (silver) -Sn (tin). The sealing metal 20 is connected to the ground via the metal layer 16, for example.

封止金属２０およびリッド３０を覆うように、保護膜３２が形成されている。保護膜３２は、例えばＮｉ（ニッケル）膜である。保護膜３２は、封止金属２０が変形することを抑制する膜であり、金属膜または絶縁膜である。   A protective film 32 is formed so as to cover the sealing metal 20 and the lid 30. The protective film 32 is, for example, a Ni (nickel) film. The protective film 32 is a film that suppresses deformation of the sealing metal 20 and is a metal film or an insulating film.

図１（ｂ）に示すように、封止金属２０がデバイスチップ２４およびチップ部品２６を囲っている。これにより、デバイスチップ２４は、封止金属２０およびリッド３０により気密封止される。よって、デバイスチップ２４の下面に形成された弾性波素子は空隙２２に露出する。   As shown in FIG. 1B, the sealing metal 20 surrounds the device chip 24 and the chip component 26. Thereby, the device chip 24 is hermetically sealed by the sealing metal 20 and the lid 30. Therefore, the acoustic wave element formed on the lower surface of the device chip 24 is exposed to the gap 22.

図２（ａ）から図３（ｃ）は、実施例１に係るモジュールの製造工程を示す断面図である。図２（ａ）に示すように、基板１０上に、デバイスチップ２４をバンプ２５を介しフリップチップ実装する。基板１０上にチップ部品２６を実装する。チップ部品２６の電極部２７を接合材料２８を用い金属層１６に接合する。図２（ｂ）に示すように、デバイスチップ２４およびチップ部品２６上に板状部材４０を位置合わせし配置する。板状部材４０は、後に個片化される領域ごとに配置される。図２（ｃ）に示すように、下面に金属シート２１が設けられたリッド３０を板状部材４０上に配置する。１つのリッド３０が複数の板状部材４０上を覆う。   FIG. 2A to FIG. 3C are cross-sectional views illustrating manufacturing steps of the module according to the first embodiment. As shown in FIG. 2A, the device chip 24 is flip-chip mounted on the substrate 10 via the bumps 25. A chip component 26 is mounted on the substrate 10. The electrode part 27 of the chip component 26 is bonded to the metal layer 16 using the bonding material 28. As shown in FIG. 2B, the plate-like member 40 is aligned and arranged on the device chip 24 and the chip component 26. The plate-like member 40 is disposed for each region that will be separated later. As shown in FIG. 2C, the lid 30 having the lower surface provided with the metal sheet 21 is disposed on the plate-like member 40. One lid 30 covers the plurality of plate-like members 40.

図２（ｄ）に示すように、金属シート２１が溶融する温度に基板１０を加熱し、リッド３０を板状部材４０に押圧する。金属シート２１がＡｇ−Ｓｎの場合、溶融温度は２７０℃である。金属シート２１は溶融し、板状部材４０の側面を覆い、金属層１６と接合する封止金属２０となる。金属層１６は、デバイスチップ２４およびチップ部品２６の周辺に形成されており、封止金属２０はデバイスチップ２４およびチップ部品２６の周囲を完全に囲むように形成される。金属層１６の表面は濡れ性があるため、封止金属２０と金属層１６とは接合する。封止金属２０の表面張力により、封止金属２０は板状部材４０と基板１０との間には侵入しない。以上により、板状部材４０および封止金属２０の上面をリッド３０が覆うように、デバイスチップ２４およびチップ部品２６が封止金属２０で封止される。   As shown in FIG. 2D, the substrate 10 is heated to a temperature at which the metal sheet 21 melts, and the lid 30 is pressed against the plate-like member 40. When the metal sheet 21 is Ag—Sn, the melting temperature is 270 ° C. The metal sheet 21 is melted, covers the side surface of the plate-like member 40, and becomes the sealing metal 20 bonded to the metal layer 16. The metal layer 16 is formed around the device chip 24 and the chip component 26, and the sealing metal 20 is formed so as to completely surround the periphery of the device chip 24 and the chip component 26. Since the surface of the metal layer 16 has wettability, the sealing metal 20 and the metal layer 16 are joined. Due to the surface tension of the sealing metal 20, the sealing metal 20 does not enter between the plate member 40 and the substrate 10. As described above, the device chip 24 and the chip component 26 are sealed with the sealing metal 20 so that the lid 30 covers the upper surfaces of the plate-like member 40 and the sealing metal 20.

図３（ａ）に示すように、リッド３０および封止金属２０をダイシングブレード８０を用い切断する。図３（ｂ）に示すように、封止金属２０に基板１０まで達する溝８２が形成される。例えばＮｉ等の金属からなる保護膜３２を電解メッキ法を用い形成する。保護膜３２は、リッド３０の上面および封止金属２０の側面を覆うように形成される。図３（ｃ）に示すように、ダイシングブレード８４を用い、基板１０を切断する。これにより、モジュールが個片化される。   As shown in FIG. 3A, the lid 30 and the sealing metal 20 are cut using a dicing blade 80. As shown in FIG. 3B, a groove 82 reaching the substrate 10 is formed in the sealing metal 20. For example, the protective film 32 made of a metal such as Ni is formed using an electrolytic plating method. The protective film 32 is formed so as to cover the upper surface of the lid 30 and the side surface of the sealing metal 20. As shown in FIG. 3C, the substrate 10 is cut using a dicing blade 84. Thereby, a module is separated into pieces.

実施例１によれば、図１（ａ）および図１（ｂ）のように、板状部材４０がデバイスチップ２４およびチップ部品２６上に設けられている。封止金属２０および板状部材４０は、デバイスチップ２４の下面およびチップ部品２６の周囲に空隙２２が形成されるように、デバイスチップ２４およびチップ部品２６を封止する。金属により、デバイスチップ２４およびチップ部品２６を封止するため、特許文献１および２のような樹脂封止に比べ、気密性を高めることができる。また、デバイスチップ２４の下面に空隙２２が形成されるため、デバイスチップ２４の下面に形成された素子を気密封止することができる。また、空隙２２により、デバイスチップ２４の下面に形成されたＳＡＷ共振器またはＦＢＡＲ等の弾性波素子の振動が規制されない。   According to the first embodiment, the plate-like member 40 is provided on the device chip 24 and the chip component 26 as shown in FIGS. 1 (a) and 1 (b). The sealing metal 20 and the plate-like member 40 seal the device chip 24 and the chip component 26 so that the gap 22 is formed around the lower surface of the device chip 24 and the chip component 26. Since the device chip 24 and the chip component 26 are sealed with metal, the airtightness can be improved as compared with the resin sealing as in Patent Documents 1 and 2. Moreover, since the space | gap 22 is formed in the lower surface of the device chip 24, the element formed in the lower surface of the device chip 24 can be airtightly sealed. Further, the air gap 22 does not restrict the vibration of an acoustic wave element such as a SAW resonator or FBAR formed on the lower surface of the device chip 24.

チップ部品２６の周囲（例えば上から見た周囲）においてに空隙２２が形成されるため、チップ部品２６の電極部２７が封止金属２０とのショートを抑制できる。電極部２７は空隙２２に露出されることが好ましい。さらに、板状部材４０は、デバイスチップ２４およびチップ部品２６側が絶縁体である。これにより、デバイスチップ２４およびチップ部品２６とリッド３０等とのショートを抑制できる。チップ部品２６の表面に電極部２７が形成されている場合、チップ部品２６とリッド３０等とがショートしやすい。よって、板状部材４０のチップ部品２６側が絶縁体であることが好ましい。   Since the gap 22 is formed around the chip component 26 (for example, the periphery viewed from above), the electrode portion 27 of the chip component 26 can suppress a short circuit with the sealing metal 20. The electrode part 27 is preferably exposed in the gap 22. Further, the plate-like member 40 is an insulator on the device chip 24 and chip component 26 side. Thereby, a short circuit between the device chip 24 and the chip component 26 and the lid 30 can be suppressed. When the electrode part 27 is formed on the surface of the chip component 26, the chip component 26 and the lid 30 are easily short-circuited. Therefore, it is preferable that the chip component 26 side of the plate-like member 40 is an insulator.

また、板状部材４０がデバイスチップ２４およびチップ部品２６の上面の少なくとも一部に接している。これにより、板状部材４０の高さを維持できる。   Further, the plate-like member 40 is in contact with at least a part of the upper surfaces of the device chip 24 and the chip component 26. Thereby, the height of the plate-like member 40 can be maintained.

図２（ｃ）のように、デバイスチップ２４およびチップ部品２６の上面の少なくとも一部に接するように板状部材４０を配置する。図２（ｄ）のように、板状部材４０上に金属シート２１を配置し、金属シート２１を板状部材４０に押圧する。これにより、板状部材４０と基板１０との間に空隙２２が形成できる。このように、封止金属２０を形成することにより、封止金属２０は、基板１０上に設けられ、板状部材４０を囲むように設けられる。また、リッド３０を用い金属シート２１を押圧することにより、金属シート２１を一様に押圧できる。   As shown in FIG. 2C, the plate-like member 40 is disposed so as to be in contact with at least part of the upper surfaces of the device chip 24 and the chip component 26. As shown in FIG. 2D, the metal sheet 21 is disposed on the plate-like member 40 and the metal sheet 21 is pressed against the plate-like member 40. Thereby, the gap 22 can be formed between the plate-like member 40 and the substrate 10. Thus, by forming the sealing metal 20, the sealing metal 20 is provided on the substrate 10 so as to surround the plate-like member 40. Moreover, the metal sheet 21 can be uniformly pressed by pressing the metal sheet 21 using the lid 30.

実施例２は、板状部材が連結部により連結された例である。図４は、実施例２に係るモジュールの断面図である。図４に示すように、板状部材４０は、金属板４４および絶縁層４６を備えている。金属板４４の下面に絶縁層４６が形成されている。板状部材４０には連結部４５が接続されている。金属板４４および連結部４５は、例えばコバール合金または銅であり、一体に形成されている。すなわち、金属板４４および連結部４５は、同じ膜厚であり同じ材料から形成されている。絶縁層４６は、例えば樹脂または無機絶縁体である。その他の構成は実施例１と同じであり、説明を省略する。   Example 2 is an example in which plate-like members are connected by a connecting portion. FIG. 4 is a cross-sectional view of the module according to the second embodiment. As shown in FIG. 4, the plate-like member 40 includes a metal plate 44 and an insulating layer 46. An insulating layer 46 is formed on the lower surface of the metal plate 44. A connecting portion 45 is connected to the plate-like member 40. The metal plate 44 and the connecting portion 45 are made of, for example, Kovar alloy or copper, and are integrally formed. That is, the metal plate 44 and the connection part 45 are the same film thickness, and are formed from the same material. The insulating layer 46 is, for example, a resin or an inorganic insulator. Other configurations are the same as those of the first embodiment, and the description thereof is omitted.

図５（ａ）から図５（ｃ）は、実施例２に係るモジュールの製造工程を示す断面図である。図６は、実施例２に係るモジュールの製造工程を示す平面図である。図６は、基板１０、板状部材４０および連結部４５を示している。図７は、図６の領域Ｃの拡大図である。図７は、板状部材４０および連結部４５を破線で示し、板状部材４０および４５を透視して図示している。   FIG. 5A to FIG. 5C are cross-sectional views illustrating the manufacturing process of the module according to the second embodiment. FIG. 6 is a plan view illustrating the module manufacturing process according to the second embodiment. FIG. 6 shows the substrate 10, the plate-like member 40, and the connecting portion 45. FIG. 7 is an enlarged view of region C in FIG. FIG. 7 shows the plate-like member 40 and the connecting portion 45 with broken lines, and shows the plate-like members 40 and 45 through.

図５（ａ）に示すように、実施例１と同様に、基板１０上にデバイスチップ２４およびチップ部品２６を実装する。デバイスチップ２４およびチップ部品２６上に部材５８を配置する。図６に示すように、部材５８は、複数の板状部材４０と板状部材４０を連結する連結部４５を有している。部材５８を基板１０上に配置する。図７に示すように、デバイスチップ２４およびチップ部品２６上に板状部材４０が配置されている。デバイスチップ２４およびチップ部品２６を囲むように、金属層１６が設けられている。   As shown in FIG. 5A, the device chip 24 and the chip component 26 are mounted on the substrate 10 as in the first embodiment. A member 58 is disposed on the device chip 24 and the chip component 26. As shown in FIG. 6, the member 58 has a plurality of plate-like members 40 and a connecting portion 45 that connects the plate-like members 40. The member 58 is disposed on the substrate 10. As shown in FIG. 7, a plate-like member 40 is disposed on the device chip 24 and the chip component 26. A metal layer 16 is provided so as to surround the device chip 24 and the chip component 26.

図５（ｂ）に示すように、部材５８上にリッド３０および金属シート２１を配置する。実施例１と同様に、金属シート２１が溶融するように基板１０を加熱する。リッド３０を用い、金属シート２１を板状部材４０に押圧する。実施例１と同様に、封止金属２０がデバイスチップ２４およびチップ部品２６を囲むように形成される。このとき、連結部４５の幅は、板状部材４０に比べ十分小さい。これにより、連結部４５の下に封止金属２０が回りこむ。よって、空隙２２の気密性は損なわれない。   As shown in FIG. 5B, the lid 30 and the metal sheet 21 are disposed on the member 58. Similarly to Example 1, the substrate 10 is heated so that the metal sheet 21 is melted. The lid 30 is used to press the metal sheet 21 against the plate member 40. Similar to the first embodiment, the sealing metal 20 is formed so as to surround the device chip 24 and the chip component 26. At this time, the width of the connecting portion 45 is sufficiently smaller than that of the plate-like member 40. Thereby, the sealing metal 20 wraps under the connecting portion 45. Therefore, the airtightness of the gap 22 is not impaired.

図５（ｃ）に示すように、ダイシングブレード８０を用い、リッド３０、連結部４５および封止金属２０を切断する。その後、実施例１と同様に保護膜の形成および基板１０の切断を行なう。その他の構成および製造方法は実施例１と同じであり、説明を省略する。   As shown in FIG. 5C, the lid 30, the connecting portion 45, and the sealing metal 20 are cut using a dicing blade 80. Thereafter, the protective film is formed and the substrate 10 is cut as in the first embodiment. Other configurations and manufacturing methods are the same as those in the first embodiment, and the description is omitted.

実施例２によれば、図７のように、基板１０上に、複数のデバイスチップ２４がフリップチップ実装されており、複数のチップ部品２６が形成されている。デバイスチップ２４およびチップ部品２６上に複数の板状部材４０が連結部４５で連結された部材を配置する。このとき、１つの板状部材４０下には、複数のデバイスチップ２４の少なくとも１つと複数のチップ部品２６の少なくとも１つが含まれる。図５（ｃ）のように、連結部４５および基板１０を切断する。   According to the second embodiment, as shown in FIG. 7, a plurality of device chips 24 are flip-chip mounted on the substrate 10, and a plurality of chip components 26 are formed. A member in which a plurality of plate-like members 40 are connected by connecting portions 45 is disposed on the device chip 24 and the chip component 26. At this time, at least one of the plurality of device chips 24 and at least one of the plurality of chip components 26 are included under one plate-like member 40. The connection part 45 and the board | substrate 10 are cut | disconnected like FIG.5 (c).

このように、板状部材４０が連結部４５により接続されているため、実施例１の図２（ｂ）のように、板状部材４０を１つずつ配置しなくてもよい。よって、製造工程を簡略化することができる。   Thus, since the plate-shaped member 40 is connected by the connection part 45, it is not necessary to arrange | position the plate-shaped member 40 one by one like FIG.2 (b) of Example 1. FIG. Therefore, the manufacturing process can be simplified.

連結部４５は、板状部材４０の金属板４４と一体形成することにより、容易に形成することができる。絶縁層４６により、金属板４４と、デバイスチップ２４およびチップ部品２６と、が電気的に接続することを抑制できる。   The connecting portion 45 can be easily formed by integrally forming the metal plate 44 of the plate-like member 40. The insulating layer 46 can suppress electrical connection between the metal plate 44 and the device chip 24 and the chip component 26.

実施例３は、板状部材をスペーサにより固定した例である。図８（ａ）および図８（ｂ）は、それぞれ実施例３に係るモジュールの断面図および平面図である。図８（ｂ）は、保護膜、リッドおよび板状部材を透視した図である。図８（ａ）は、図８（ｂ）のＡ−Ａ断面に相当する図である。   Example 3 is an example in which a plate-like member is fixed by a spacer. FIG. 8A and FIG. 8B are a cross-sectional view and a plan view, respectively, of the module according to the third embodiment. FIG. 8B is a perspective view of the protective film, the lid, and the plate-like member. Fig.8 (a) is a figure corresponded in the AA cross section of FIG.8 (b).

図８（ａ）に示すように、基板１０上にスペーサ５２が配置されている。スペーサ５２は、例えばＣｕ、半田または樹脂であり、金属部材または絶縁体部材である。スペーサ５２の下面と金属層１６とは、例えば半田または金属ペーストにより接合されている。スペーサ５２上には絶縁基板４８が搭載されている。絶縁基板４８の下面には金属層５０が形成されている。絶縁基板４８は、例えばＨＴＣＣ基板である。絶縁基板４８は、ＬＴＣＣ基板または樹脂基板でもよい。金属層５０は、例えばＣｕ層またはＡｕ層である。スペーサ５２と金属層５０とは例えば半田または金属ペーストにより接合されている。スペーサ５２の高さはデバイスチップ２４およびチップ部品２６より高い。よって、絶縁基板４８は、スペーサ５２に接し、絶縁基板４８と、デバイスチップ２４およびチップ部品２６との間には空隙２２が形成される。   As shown in FIG. 8A, the spacer 52 is disposed on the substrate 10. The spacer 52 is, for example, Cu, solder, or resin, and is a metal member or an insulator member. The lower surface of the spacer 52 and the metal layer 16 are joined by, for example, solder or metal paste. An insulating substrate 48 is mounted on the spacer 52. A metal layer 50 is formed on the lower surface of the insulating substrate 48. The insulating substrate 48 is, for example, an HTCC substrate. The insulating substrate 48 may be an LTCC substrate or a resin substrate. The metal layer 50 is, for example, a Cu layer or an Au layer. The spacer 52 and the metal layer 50 are joined by, for example, solder or metal paste. The height of the spacer 52 is higher than that of the device chip 24 and the chip component 26. Therefore, the insulating substrate 48 is in contact with the spacer 52, and a gap 22 is formed between the insulating substrate 48, the device chip 24 and the chip component 26.

図８（ｂ）に示すように、スペーサ５２は、空隙２２内の四隅に設けられている。封止金属２０は、スペーサ５２を囲むように形成されている。その他の構成は実施例１と同じであり、説明を省略する。   As shown in FIG. 8B, the spacers 52 are provided at the four corners in the gap 22. The sealing metal 20 is formed so as to surround the spacer 52. Other configurations are the same as those of the first embodiment, and the description thereof is omitted.

実施例３によれば、スペーサ５２が基板１０と板状部材４０との間に設けられている。デバイスチップ２４およびチップ部品２６と板状部材４０との間には空隙２２が形成されている。このように、スペーサ５２により、板状部材４０の高さを規定することにより、デバイスチップ２４およびチップ部品２６のショートをより抑制できる。なお、スペーサ５２を設け、かつデバイスチップ２４およびチップ部品２６の上面の少なくとも一部が板状部材４０と接していてもよい。   According to the third embodiment, the spacer 52 is provided between the substrate 10 and the plate member 40. A gap 22 is formed between the device chip 24 and the chip component 26 and the plate-like member 40. As described above, by defining the height of the plate-like member 40 with the spacer 52, the short circuit between the device chip 24 and the chip component 26 can be further suppressed. The spacer 52 may be provided, and at least part of the upper surfaces of the device chip 24 and the chip component 26 may be in contact with the plate member 40.

基板１０と絶縁基板４８との材料を同じとすることで、線熱膨張係数の差に起因した応力を緩和できる。   By making the material of the substrate 10 and the insulating substrate 48 the same, the stress caused by the difference in linear thermal expansion coefficient can be relieved.

実施例４は、封止金属が基板上かつ板状部材下に設けられた例である。図９（ａ）および図９（ｂ）は、それぞれ実施例４に係るモジュールの断面図および平面図である。図９（ｂ）は、板状部材を透視した図である。図９（ａ）は、図９（ｂ）のＡ−Ａ断面に相当する図である。   Example 4 is an example in which the sealing metal is provided on the substrate and below the plate-like member. FIG. 9A and FIG. 9B are a cross-sectional view and a plan view of a module according to the fourth embodiment, respectively. FIG. 9B is a perspective view of the plate member. Fig.9 (a) is a figure corresponded in the AA cross section of FIG.9 (b).

図９（ａ）に示すように、板状部材４０は、絶縁基板５４である。絶縁基板５４は、例えばＨＴＣＣ基板である。絶縁基板５４は、ＬＴＣＣ基板または樹脂基板でもよい。絶縁基板５４の下面に金属層５６が形成されている。金属層５６は、例えばＣｕ層またはＡｕ層である。封止金属２０は、基板１０上であり、かつ絶縁基板５４の下に設けられている。封止金属２０は金属層５６と接合されている。スペーサ５２の上面と金属層５６とは例えば半田または金属ペーストにより接合されている。封止金属２０の側面には保護膜３２が形成されている。   As shown in FIG. 9A, the plate member 40 is an insulating substrate 54. The insulating substrate 54 is, for example, an HTCC substrate. The insulating substrate 54 may be an LTCC substrate or a resin substrate. A metal layer 56 is formed on the lower surface of the insulating substrate 54. The metal layer 56 is, for example, a Cu layer or an Au layer. The sealing metal 20 is provided on the substrate 10 and below the insulating substrate 54. The sealing metal 20 is bonded to the metal layer 56. The upper surface of the spacer 52 and the metal layer 56 are joined by, for example, solder or metal paste. A protective film 32 is formed on the side surface of the sealing metal 20.

図９（ｂ）に示すように、デバイスチップ２４、チップ部品２６およびスペーサ５２を囲むように、封止金属２０が設けられている、スペーサ５２は、空隙２２の四隅に設けられている。   As shown in FIG. 9B, the sealing metal 20 is provided so as to surround the device chip 24, the chip component 26, and the spacer 52. The spacer 52 is provided at the four corners of the gap 22.

図１０（ａ）から図１０（ｃ）は、実施例４に係るモジュールの製造工程を示す断面図である。図１１は、実施例４に係るモジュールの製造工程を示す平面図である。図１１は、基板１０および金属シート２３を示している。図１２は、図１１の領域Ｃの拡大図である。   FIG. 10A to FIG. 10C are cross-sectional views illustrating the manufacturing process of the module according to the fourth embodiment. FIG. 11 is a plan view illustrating manufacturing steps of the module according to the fourth embodiment. FIG. 11 shows the substrate 10 and the metal sheet 23. FIG. 12 is an enlarged view of a region C in FIG.

図１０（ａ）に示すように、基板１０上にデバイスチップ２４、チップ部品２６およびスペーサ５２が搭載されている。金属シート２３を基板１０上に配置する。金属シート２３上に板状部材４０を配置する。金属層５６が、金属シート２３およびスペーサ５２上に配置されるように、板上部材４０を位置合わせする。   As shown in FIG. 10A, the device chip 24, the chip component 26, and the spacer 52 are mounted on the substrate 10. A metal sheet 23 is disposed on the substrate 10. A plate-like member 40 is disposed on the metal sheet 23. The on-plate member 40 is aligned so that the metal layer 56 is disposed on the metal sheet 23 and the spacer 52.

図１１に示すように、金属シート２３には複数の開口６０が形成されている。図１２に示すように、開口６０内にデバイスチップ２４、チップ部品２６およびスペーサ５２が配置されるように、金属シート２３を配置する。   As shown in FIG. 11, a plurality of openings 60 are formed in the metal sheet 23. As shown in FIG. 12, the metal sheet 23 is disposed so that the device chip 24, the chip component 26, and the spacer 52 are disposed in the opening 60.

図１０（ｂ）に示すように、金属シート２３が溶融するように基板１０を加熱する。板状部材４０を金属シート２３に押圧する。金属シート２３がデバイスチップ２４、チップ部品２６およびスペーサ５２を囲むように形成される。開口６０が空隙２２となる。   As shown in FIG. 10B, the substrate 10 is heated so that the metal sheet 23 melts. The plate member 40 is pressed against the metal sheet 23. A metal sheet 23 is formed so as to surround the device chip 24, the chip component 26 and the spacer 52. The opening 60 becomes the gap 22.

図１０（ｃ）に示すように、ダイシングブレード８４を用い、基板１０、金属シート２３および板状部材４０を切断する。保護膜３２を、バレルメッキ法を用い形成する。これにより、実施例４に係るモジュールが完成する。その他の構成および製造方法は実施例１および３と同じであり、説明を省略する。   As illustrated in FIG. 10C, the substrate 10, the metal sheet 23, and the plate member 40 are cut using a dicing blade 84. The protective film 32 is formed using a barrel plating method. Thereby, the module according to the fourth embodiment is completed. Other configurations and manufacturing methods are the same as those in the first and third embodiments, and the description thereof is omitted.

実施例４によれば、図１０（ａ）および図１２のように、複数の開口６０のそれぞれ内に複数のデバイスチップ２４の少なくとも１つと複数のチップ部品２６の少なくとも１つが含まれるように、金属シート２３を基板１０上に配置する。図１０（ｂ）のように、板状部材４０を金属シート２３に押圧する。図１０（ｃ）のように、板状部材４０および基板１０を切断する。このように、板状部材４０がリッドを兼ねることにより、製造工程を簡略化できる。   According to the fourth embodiment, as shown in FIGS. 10A and 12, at least one of the plurality of device chips 24 and at least one of the plurality of chip components 26 are included in each of the plurality of openings 60. A metal sheet 23 is disposed on the substrate 10. As shown in FIG. 10B, the plate-like member 40 is pressed against the metal sheet 23. As shown in FIG. 10C, the plate member 40 and the substrate 10 are cut. Thus, the manufacturing process can be simplified when the plate-shaped member 40 also serves as a lid.

図１３（ａ）および図１３（ｂ）は、それぞれ実施例５に係るモジュールの断面図および平面図である。図１３（ｂ）は、板状部材を透視した図である。図１３（ａ）は、図１３（ｂ）のＡ−Ａ断面に相当する図である。   FIG. 13A and FIG. 13B are a cross-sectional view and a plan view, respectively, of a module according to the fifth embodiment. FIG. 13B is a perspective view of the plate-like member. Fig.13 (a) is a figure corresponded in the AA cross section of FIG.13 (b).

図１３（ａ）および図１３（ｂ）に示すように、空隙２２内にスペーサ５２が１つ設けられている。その他の構成は実施例４と同じであり説明を省略する。空隙２２内のスペーサ５２の数は任意に設定できる。実施例４のように、空隙２２の四隅にスペーサ５２を配置することで、板状部材４０を安定に支持することができる。実施例５のように、スペーサ５２を空隙２２の中央付近に配置することにより、モジュールを小型化することができる。   As shown in FIGS. 13A and 13B, one spacer 52 is provided in the gap 22. Other configurations are the same as those of the fourth embodiment, and the description thereof is omitted. The number of spacers 52 in the gap 22 can be set arbitrarily. As in the fourth embodiment, by arranging the spacers 52 at the four corners of the gap 22, the plate-like member 40 can be stably supported. By disposing the spacer 52 near the center of the gap 22 as in the fifth embodiment, the module can be reduced in size.

図１４は、実施例６に係るモジュールの断面図である。図１４に示すように、空隙２２内にスペーサが設けられていない。板状部材４０は、デバイスチップ２４およびチップ部品２６の上面の少なくとも一部と接している。その他の構成は実施例４と同じであり、説明を省略する。デバイスチップ２４およびチップ部品２６の上面の少なくとも一部が板状部材４０を支持することもできる。これにより、モジュールを小型化することができる。デバイスチップ２４およびチップ部品２６は、高い部品が板状部材４０をバランスよく支持するように配置することが好ましい。   FIG. 14 is a cross-sectional view of the module according to the sixth embodiment. As shown in FIG. 14, no spacer is provided in the gap 22. The plate-like member 40 is in contact with at least a part of the upper surfaces of the device chip 24 and the chip component 26. Other configurations are the same as those of the fourth embodiment, and the description thereof is omitted. At least a part of the upper surfaces of the device chip 24 and the chip component 26 can also support the plate-like member 40. Thereby, a module can be reduced in size. The device chip 24 and the chip component 26 are preferably arranged so that high components support the plate-like member 40 in a balanced manner.

実施例１から６において、板状部材４０は、絶縁体板４１の下面に接着層４２を設けた構造とすることができる。また、板状部材４０は、金属板４４の下面に絶縁層４６を設けた構造とすることができる。さらに、板状部材４０は、絶縁基板４８または５４とすることができる。   In the first to sixth embodiments, the plate-like member 40 may have a structure in which the adhesive layer 42 is provided on the lower surface of the insulator plate 41. The plate-like member 40 can have a structure in which an insulating layer 46 is provided on the lower surface of the metal plate 44. Further, the plate-like member 40 can be an insulating substrate 48 or 54.

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。   Although the embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.

基板 １０
封止金属 ２０
金属シート ２１、２３
空隙 ２２
デバイスチップ ２４
チップ部品 ２６
板状部材 ４０
連結部 ４５
スペーサ ５２
開口 ６０ Board 10
Sealing metal 20
Metal sheets 21, 23
Air gap 22
Device chip 24
Chip parts 26
Plate member 40
Connecting part 45
Spacer 52
Opening 60

Claims (11)

基板と、
前記基板上にフリップチップ実装されたデバイスチップと、
前記基板上に実装されたチップ部品と、
前記デバイスチップおよび前記チップ部品上に設けられ、前記デバイスチップおよび前記チップ部品側が絶縁体である板状部材と、
前記基板上に設けられ、前記デバイスチップの下面および前記チップ部品の周囲に空隙が形成されるように、前記デバイスチップおよび前記チップ部品を前記板状部材とともに封止する封止金属と、
を具備することを特徴とするモジュール。 A substrate,
A device chip flip-chip mounted on the substrate;
Chip components mounted on the substrate;
A plate-like member provided on the device chip and the chip component, the device chip and the chip component side being an insulator;
A sealing metal that is provided on the substrate and seals the device chip and the chip component together with the plate-like member so that a void is formed around the lower surface of the device chip and the chip component;
A module comprising: 前記板状部材は、前記デバイスチップおよび前記チップ部品の上面の少なくとも一部に接していることを特徴とする請求項１記載のモジュール。   The module according to claim 1, wherein the plate-like member is in contact with at least a part of the upper surfaces of the device chip and the chip component. 前記基板と前記板状部材との間に設けられたスペーサを具備し、
前記デバイスチップおよび前記チップ部品と前記板状部材との間には前記空隙が形成されていることを特徴とする請求項１記載のモジュール。 Comprising a spacer provided between the substrate and the plate member;
The module according to claim 1, wherein the gap is formed between the device chip and the chip component and the plate member. 前記封止金属は、前記板状部材を囲むように設けられていることを特徴とする請求項１から３のいずれか一項記載のモジュール。   The module according to any one of claims 1 to 3, wherein the sealing metal is provided so as to surround the plate-like member. 前記封止金属は、前記板状部材下に設けられていることを特徴とする請求項１から３のいずれか一項記載のモジュール。   The module according to any one of claims 1 to 3, wherein the sealing metal is provided under the plate-like member. 基板上にデバイスチップをフリップチップ実装する工程と、
前記基板上にチップ部品を実装する工程と、
前記デバイスチップおよび前記チップ部品上に、前記デバイスチップおよび前記チップ部品側が絶縁体である板状部材を配置する工程と、
前記デバイスチップの下面および前記チップ部品の周囲に空隙が形成されるように、前記板状部材と前記基板上に設けられた封止金属とで前記デバイスチップおよび前記チップ部品を封止する工程と、
を含むことを特徴とするモジュールの製造方法。 Flip chip mounting a device chip on a substrate;
Mounting a chip component on the substrate;
Placing the plate-like member on the device chip and the chip component, the device chip and the chip component side being an insulator; and
Sealing the device chip and the chip component with the plate member and a sealing metal provided on the substrate so that a gap is formed around the lower surface of the device chip and the chip component; ,
A method for manufacturing a module, comprising: 前記板状部材を配置する工程は、前記デバイスチップおよび前記チップ部品の上面の少なくとも一部が前記板状部材に接するように前記板状部材を配置する工程を含むことを特徴とする請求項６記載のモジュールの製造方法。   The step of arranging the plate-like member includes a step of arranging the plate-like member so that at least a part of the upper surface of the device chip and the chip component is in contact with the plate-like member. A manufacturing method of the module described. 前記基板上にスペーサを配置する工程を含み、
前記板状部材を配置する工程は、前記スペーサの上面に前記板状部材が接することにより、前記デバイスチップおよび前記チップ部品の上面と前記板上部材との間に前記空隙が形成されるように、前記板状部材を配置する工程を含むことを特徴とする請求項６記載のモジュールの製造方法。 Disposing a spacer on the substrate;
The step of arranging the plate-like member is such that the gap is formed between the upper surface of the device chip and the chip component and the plate-like member by contacting the plate-like member with the upper surface of the spacer. The method for manufacturing a module according to claim 6, further comprising a step of arranging the plate-like member. 前記デバイスチップおよび前記チップ部品を封止する工程は、前記板状部材上に封止金属となる金属シートを配置し、前記金属シートを前記板状部材に押圧する工程を含むことを特徴とする請求項６から８のいずれか一項記載のモジュールの製造方法。   The step of sealing the device chip and the chip component includes a step of disposing a metal sheet serving as a sealing metal on the plate-like member and pressing the metal sheet against the plate-like member. The manufacturing method of the module as described in any one of Claim 6 to 8. 前記板状部材を配置する工程は、各板状部材に複数の前記デバイスチップの少なくとも１つと複数の前記チップ部品の少なくとも１つが含まれるように、複数の前記板状部材が連結部で連結された部材を配置する工程であり、
前記連結部および前記基板を切断する工程を含むことを特徴とする請求項９記載のモジュールの製造方法。 The step of arranging the plate-shaped members includes connecting the plurality of plate-shaped members at a connecting portion so that each plate-shaped member includes at least one of the plurality of device chips and at least one of the plurality of chip components. A step of arranging the members,
The method for manufacturing a module according to claim 9, comprising a step of cutting the connecting portion and the substrate. 前記デバイスチップおよび前記チップ部品を封止する工程は、複数の開口のそれぞれ内に複数の前記デバイスチップの少なくとも１つと複数の前記チップ部品の少なくとも１つが含まれるように、前記複数の開口を有し前記封止金属となる金属シートを前記基板上に配置する工程と、前記板状部材を前記金属シートに押圧する工程と、を含み、
前記板状部材および前記基板を切断する工程を含むことを特徴とする請求項６から８のいずれか一項記載のモジュールの製造方法。 The step of sealing the device chip and the chip component includes the plurality of openings so that each of the plurality of openings includes at least one of the plurality of device chips and at least one of the plurality of chip components. And placing the metal sheet to be the sealing metal on the substrate, and pressing the plate-like member against the metal sheet,
The module manufacturing method according to claim 6, further comprising a step of cutting the plate-like member and the substrate.
JP2013254554A 2013-12-09 2013-12-09 Module and manufacturing method thereof Active JP6360678B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013254554A JP6360678B2 (en) 2013-12-09 2013-12-09 Module and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013254554A JP6360678B2 (en) 2013-12-09 2013-12-09 Module and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2015115671A true JP2015115671A (en) 2015-06-22
JP6360678B2 JP6360678B2 (en) 2018-07-18

Family

ID=53529135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013254554A Active JP6360678B2 (en) 2013-12-09 2013-12-09 Module and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6360678B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180151534A1 (en) * 2016-11-25 2018-05-31 Taiyo Yuden Co., Ltd. Electronic component and method of fabricating the same
JP2019054354A (en) * 2017-09-13 2019-04-04 太陽誘電株式会社 Multiplexer
JP2021052359A (en) * 2019-09-26 2021-04-01 太陽誘電株式会社 Electronic device
WO2022270330A1 (en) * 2021-06-25 2022-12-29 株式会社村田製作所 High-frequency module and communication device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076832A (en) * 2000-08-30 2002-03-15 Tdk Corp High frequency module component including surface acoustic wave element and its manufacturing method
JP2010045201A (en) * 2008-08-13 2010-02-25 Fujitsu Media Device Kk Electronic part module and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076832A (en) * 2000-08-30 2002-03-15 Tdk Corp High frequency module component including surface acoustic wave element and its manufacturing method
JP2010045201A (en) * 2008-08-13 2010-02-25 Fujitsu Media Device Kk Electronic part module and method for manufacturing the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180151534A1 (en) * 2016-11-25 2018-05-31 Taiyo Yuden Co., Ltd. Electronic component and method of fabricating the same
KR20180059353A (en) * 2016-11-25 2018-06-04 다이요 유덴 가부시키가이샤 Electronic component and method of fabricating the same
KR102062185B1 (en) * 2016-11-25 2020-02-12 다이요 유덴 가부시키가이샤 Electronic component and method of fabricating the same
US10665566B2 (en) 2016-11-25 2020-05-26 Taiyo Yuden Co., Ltd. Surface acoustic wave resonator having ring-shaped metal sealing configuration
JP2019054354A (en) * 2017-09-13 2019-04-04 太陽誘電株式会社 Multiplexer
JP2021052359A (en) * 2019-09-26 2021-04-01 太陽誘電株式会社 Electronic device
US11751480B2 (en) 2019-09-26 2023-09-05 Taiyo Yuden Co., Ltd. Electronic device
JP7397611B2 (en) 2019-09-26 2023-12-13 太陽誘電株式会社 electronic device
WO2022270330A1 (en) * 2021-06-25 2022-12-29 株式会社村田製作所 High-frequency module and communication device

Also Published As

Publication number Publication date
JP6360678B2 (en) 2018-07-18

Similar Documents

Publication Publication Date Title
US8749114B2 (en) Acoustic wave device
JP2001196488A (en) Electronic component device and manufacturing method thereof
JP5318685B2 (en) Electronic component and manufacturing method thereof
JPH05206356A (en) Package for integrated circuit
US8363422B2 (en) Electronic component module and method for manufacturing the same
JPWO2019138895A1 (en) Module with built-in parts and its manufacturing method
JP6360678B2 (en) Module and manufacturing method thereof
JP4741621B2 (en) Electronic component sealing substrate, electronic device using the same, and electronic device manufacturing method
KR20060095092A (en) Rf module device and method for manufacturing thereof
JP2013106054A (en) Piezoelectric device
JP4268480B2 (en) Electronic component sealing substrate and electronic device using the same
JP4126459B2 (en) Electronic component sealing substrate, electronic device using the same, and electronic device manufacturing method
JP4582352B2 (en) High frequency module component including surface acoustic wave device and assembly thereof
JP2019192825A (en) Package for storing electronic component, electronic apparatus, and electronic module
US20220416760A1 (en) Piezoelectric vibration device and manufacturing method therefor
JP4556637B2 (en) Functional element body
JP2017059814A (en) Electronic component storage package and electronic apparatus
JP4673670B2 (en) Method for manufacturing piezoelectric device
JP2005072421A (en) Package for housing electronic component and electronic device
JP4234088B2 (en) Electronic component and manufacturing method thereof
US9166553B2 (en) Surface acoustic wave (SAW) device package and method for fabricating same
JP2011097247A (en) High frequency module and method for manufacturing the same
JP2013140874A (en) Electronic device, ceramic substrate, manufacturing method, and piezoelectric oscillator
JP2010212379A (en) Electronic component module, and method of manufacturing the same
JP5340884B2 (en) Manufacturing method of high frequency module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180625

R150 Certificate of patent or registration of utility model

Ref document number: 6360678

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250