JP2015111654A - 積層電子部品の製造方法及び積層電子部品 - Google Patents

Abstract

【課題】高い位置精度で内部電極が設けられた積層電子部品を製造し得る方法を提供する。
【解決手段】一のグリーンシートの上に印刷された第１の部分３１ａと、他のグリーンシートの上に印刷された第２の部分３２ａとの全体の幅が、第１の部分３１ａまたは第２の部分３２ａの幅と実質的に等しくなるように他のグリーンシートの一のグリーンシートに対する位置を決定する。
【選択図】図１１

Description

本発明は、積層電子部品の製造方法及び積層電子部品に関する。

従来、積層セラミック電子部品等の積層電子部品の製造方法として、導電性ペースト層が印刷されたグリーンシートを積層することによって電子部品の母材となるマザー積層体を得る方法が知られている（例えば、特許文献１を参照）。

特許文献１には、第１の内部電極を構成するための第１の導電性ペースト層と、第２の内部電極を構成するための第２の導電性ペースト層との両方が印刷されたグリーンシートを用意し、そのグリーンシートを一定量ずつ交互にずらして積層することによってマザー積層体を作製することが記載されている。特許文献１に記載の方法では、複数種類のグリーンシートを用意する必要が必ずしもないため、マザー積層体を容易に作製することができる。

特開平８−３７１２９号公報

特許文献１に記載の方法では、積層するグリーンシート同士の位置合わせが困難であるため、内部電極を高い位置精度で設けることが困難であるという問題があった。

本発明の主な目的は、高い位置精度で内部電極が設けられた積層電子部品を製造し得る方法を提供することにある。

本発明に係る積層電子部品の製造方法は、グリーンシートを複数用意する工程と、積層工程と、積層体から積層電子部品を作製する工程とを含む。積層電子部品は、電子部品本体と、第１及び第２の内部電極とを備えている。第１及び第２の内部電極は、電子部品本体内において一の方向に沿って積層されている。第１の内部電極は、第２の内部電極と一の方向において対向している第１の対向部を有している。第２の内部電極は、第１の対向部と一の方向において対向している第２の対向部を有している。グリーンシートには、第１の導電膜と、第２の導電膜との両方が形成されている。第１の導電膜は、第１の内部電極を構成するためのものである。第２の導電膜は、第２の内部電極を構成するためのものである。第１の導電膜は、第１の部分を有する。第１の部分は、第１の対向部を構成するためのものである。第２の導電膜は、第２の部分を有する。第２の部分は、第２の対向部を構成するためのものである。第１の部分の幅と第２の部分の幅とが略同一となるように、上記第１及び第２の導電膜がグリーンシートの上に形成される。積層工程においては、グリーンシートを複数積層して積層体を得る。このとき、他のグリーンシートの一のグリーンシートに対する位置を決定する。この位置の決定は、一のグリーンシートの上に印刷された第１の部分と、該一のグリーンシートの上に位置する他のグリーンシートの上に印刷された第２の部分との全体の幅が、第１または第２の部分の幅と実質的に等しくなるように行う。

グリーンシートの上において、第１の導電膜を、一の方向に沿って複数形成し、第２の導電膜を、一の方向に沿って複数形成してもよい。

複数の第１の導電膜を、一の方向に沿って互いに繋げて形成し、第１及び第２の導電膜を、一の方向に垂直な他の方向に沿って交互に形成してもよい。

電子部品本体は、第１及び第２の主面と、互いに対向する第１及び第２の側面と、互いに対向する第３及び第４の側面とを有し、第１の内部電極が第１及び第２の側面に引き出されており、第２の内部電極が第３及び第４の側面に引き出されていてもよい。

第１及び第２の導電膜を、該第１及び第２の導電膜の幅方向の端辺に沿って印刷することが好ましい。幅方向に垂直な方向への第１及び第２の導電膜のにじみを抑制できるからである。

第１及び第２の導電膜をグラビア印刷により形成することが好ましい。

グリーンシートを用意する工程において、複数のグリーンシートを構成するためのマザーシートを一の方向に沿って搬送しながら、第１及び第２の導電膜を印刷した後に、マザーシートを切断することにより第１及び第２の導電膜が印刷された複数のグリーンシートを得、積層工程において、一のグリーンシートの上に位置する他のグリーンシートを一のグリーンシートに対して一の方向に対して垂直な方向にずらして第１の導電膜と第２の導電膜とが重なるように積層して積層体を得てもよい。

本発明に係る積層電子部品は、上記積層電子部品の製造方法により製造されたものである。

本発明によれば、高い位置精度で内部電極が設けられた積層電子部品を製造することができる。

本実施形態に係る積層セラミックコンデンサの略図的斜視図である。 図１の線ＩＩ−ＩＩにおける略図的断面図である。 図１の線ＩＩＩ−ＩＩＩにおける略図的断面図である。 図３の線ＩＶ−ＩＶにおける略図的断面図である。 図３の線Ｖ−Ｖにおける略図的断面図である。 マザー積層体の断面図である。 マザー積層体の他の例を示す断面図である。 図６の線ＶＩＩ−ＶＩＩにおける略図的断面図である。 図６の線ＶＩＩＩ−ＶＩＩＩにおける略図的断面図である。 第１の導電性ペースト層と第２の導電性ペースト層との位置がずれている状態を示す図である。 第１の導電性ペースト層と第２の導電性ペースト層との位置が略同一である状態を示す図である。

以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。

また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものである。図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。

本実施形態に係る積層電子部品の製造方法は、積層セラミックコンデンサの製造方法であってもよいし、２つ以上の形状からなる内部電極を有する積層電子部品であれば他の積層電子部品の製造方法であってもよい。以下では、一例として、本実施形態に係る積層電子部品の製造方法が積層貫通セラミックコンデンサの製造方法である場合について説明する。

（積層貫通セラミックコンデンサの構成）
図１は、本実施形態に係る積層貫通セラミックコンデンサの略図的斜視図である。図２は、図１の線ＩＩ−ＩＩにおける略図的断面図である。図３は、図１の線ＩＩＩ−ＩＩＩにおける略図的断面図である。図４は、図３の線ＩＶ−ＩＶにおける略図的断面図である。図５は、図３の線Ｖ−Ｖにおける略図的断面図である。

図１〜図５に示されるように、積層貫通セラミックコンデンサ１は、電子部品本体であるコンデンサ本体１０を備えている。コンデンサ本体１０は、略直方体状である。コンデンサ本体１０の角部や稜線部は、面取り状に設けられていてもよいし、丸められた形状を有していてもよい。また、主面、側面には、凹凸が設けられていてもよい。

コンデンサ本体１０は、第１及び第２の主面１０ａ、１０ｂと、第１及び第２の側面１０ｃ、１０ｄと、第３及び第４の側面１０ｅ、１０ｆと、を有する。

第１及び第２の主面１０ａ、１０ｂは、それぞれ、第１の方向である幅方向Ｗと、第２の方向である長さ方向Ｌとに沿って延びている。長さ方向Ｌは、幅方向Ｗに対して垂直である。第１の主面１０ａと第２の主面１０ｂとは、第３の方向である厚み方向Ｔにおいて対向している。厚み方向Ｔは、長さ方向Ｌと幅方向Ｗとのそれぞれに対して垂直である。

なお、本実施形態では、第１の方向が幅方向Ｗであり、第２の方向が長さ方向Ｌである例について説明する。但し、本発明は、この構成に限定されない。例えば、第１の方向が長さ方向Ｌであり、第２の方向が幅方向Ｗであってもよい。すなわち、コンデンサ本体１０の長手方向は、第１の方向に沿って延びていてもよいし、第２の方向に沿って延びていてもよい。

第１及び第２の側面１０ｃ、１０ｄは、それぞれ、第１の方向である幅方向Ｗと、第３の方向である厚み方向Ｔとに沿って延びている。第１の側面１０ｃと第２の側面１０ｄとは、長さ方向Ｌにおいて対向している。

第３及び第４の側面１０ｅ、１０ｆは、それぞれ、第２の方向である長さ方向Ｌと、第３の方向である厚み方向Ｔとに沿って延びている。第３の側面１０ｅと第４の側面１０ｆとは、幅方向Ｗに沿って対向している。

コンデンサ本体１０は、例えば、誘電体セラミックスからなるセラミック素体により構成されていてもよい。以下、本実施形態では、コンデンサ本体１０が誘電体セラミックスにより構成されている例について説明する。

誘電体セラミックスの具体例としては、例えば、ＢａＴｉＯ_３、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、ＣａＺｒＯ_３などが挙げられる。セラミック素体には、例えば、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物などが添加されていてもよい。

図２及び図３に示されるように、コンデンサ本体１０の内部には、第１の内部電極１１と第２の内部電極１２とが設けられている。第１の内部電極１１と第２の内部電極１２とは、厚み方向Ｔにおいてセラミック部１０ｇを介して対向している。具体的には、コンデンサ本体１０内において、複数の第１の内部電極１１と複数の第２の内部電極１２とが、厚み方向Ｔに沿って相互に間隔を置いて、交互に配されている。第１の内部電極１１は、第２の内部電極１２と厚み方向Ｔにおいて対向している第１の対向部１１ａを有する。第２の内部電極１２は、上記の第１の対向部１１ａと厚み方向Ｔにおいて対向している第２の対向部１２ａを有する。

第１及び第２の内部電極１１，１２は、Ｎｉ、Ｃｕ，Ａｇ，Ｐｄ，Ａｕ，Ａｇ−Ｐｄ合金などの金属により構成することができる。

図３及び図４に示されるように、第１の内部電極１１は、第１の側面１０ｃと、第２の側面１０ｄとに引き出されている。第１の内部電極１１は、第１の側面１０ｃの上に配された第１の信号端子電極１５と、第２の側面１０ｄの上に配された第２の信号端子電極１６とに電気的に接続されている。図１に示されるように、第１の信号端子電極１５は、第１の側面１０ｃの上から、第１及び第２の主面１０ａ、１０ｂ並びに第３及び第４の側面１０ｅ、１０ｆの上にまで至っている。第２の信号端子電極１６は、第２の側面１０ｄの上から、第１及び第２の主面１０ａ、１０ｂ並びに第３及び第４の側面１０ｅ、１０ｆの上にまで至っている。

図２及び図５に示されるように、第２の内部電極１２は、第３の側面１０ｅと、第４の側面１０ｆとに引き出されている。第２の内部電極１２は、第３の側面１０ｅの上に配された第１の接地用端子電極１７と、第４の側面１０ｆの上に配された第２の接地用端子電極１８とに電気的に接続されている。図１に示されるように、第１の接地用端子電極１７は、第３の側面１０ｅの上から第１及び第２の主面１０ａ、１０ｂの上にまで至っている。第２の接地用端子電極１８は、第４の側面１０ｆの上から第１及び第２の主面１０ａ、１０ｂの上にまで至っている。

第１及び第２の接地用端子電極１７，１８は、それぞれ、第３又は第４の側面１０ｅ、１０ｆの上に設けられた第１の電極層２１と、第１の電極層２１の上に設けられた第２の電極層２２とを有する。

第１の電極層２１と、第２の電極層２２とは、それぞれ、ガラスと導電材とを含む。本実施形態では、具体的には、第１及び第２の電極層２１，２２は、それぞれ、ガラス粉末と導電材とを含むペーストを焼き付けることにより形成された焼成電極層である。導電材は、例えば、Ｎｉ、Ｃｕ，Ａｇ，Ｐｄ，Ａｕ，Ａｇ−Ｐｄ合金などの金属により構成することができる。

第１及び第２の接地用端子電極１７，１８は、それぞれ、第１及び第２の電極層２１，２２以外の電極層をさらに有していてもよい。第１及び第２の接地用端子電極１７，１８は、それぞれ、例えば、第２の電極層２２の上に設けられた少なくともひとつのめっき膜をさらに備えていてもよい。

第１及び第２の信号端子電極１５，１６は、それぞれ、第１または第２の側面１０ｃ、１０ｄの上に設けられた第３の電極層２３と、第３の電極層２３の上に設けられた第４の電極層２４とを有する。

第３の電極層２３と、第４の電極層２４とは、それぞれ、ガラスと導電材とを含む。本実施形態では、具体的には、第３及び第４の電極層２３，２４は、それぞれ、ガラス粉末と導電材とを含むペーストを焼き付けることにより形成された焼成電極層である。導電材は、例えば、Ｎｉ、Ｃｕ，Ａｇ，Ｐｄ，Ａｕ，Ａｇ−Ｐｄ合金などの金属により構成することができる。

第１及び第２の信号端子電極１５，１６は、それぞれ、第３及び第４の電極層２３，２４以外の電極層をさらに有していてもよい。第１及び第２の信号端子電極１５，１６は、それぞれ、例えば、第４の電極層２４の上に設けられた少なくともひとつのめっき膜をさらに備えていてもよい。

（積層貫通セラミックコンデンサの製造方法）
積層貫通セラミックコンデンサ１の製造方法は、特に限定されない。積層貫通セラミックコンデンサ１は、例えば、以下の要領で製造することができる。

まず、セラミック粉末を含むセラミックグリーンシートを用意する。セラミックグリーンシートは、例えばセラミック粉末等を含むセラミックペーストを印刷することにより作製することができる。

次に、図６に示されるように、マザー積層体を構成するセラミックグリーンシートの上に導電性ペーストを塗布することにより、第１及び第２の導電膜を構成する第１及び第２の導電性ペースト層３１，３２を形成する。図６では、第１の導電性ペースト層３１を長さ方向Ｌに沿って帯状に連続して形成しているが、この構成に限定されない。第１の導電性ペースト層３１を、長さ方向Ｌに沿って複数に分けて形成してもよい。上記第１及び第２の導電膜は、現に導電性を有していてもよいし、導電性ペースト層のように将来的に導電性を有するものであってもよい。

導電性ペーストの塗布は、例えばスクリーン印刷法等の各種印刷法により行うことができる。第１及び第２の導電膜は、スパッタリング、ＣＶＤ（化学蒸着法）またはめっき等の他の方法により形成してもよい。特に、グリーンシートを一の方向に搬送しながら、グラビア印刷によって第１及び第２の導電膜を形成した後に、グリーンシートを所定の箇所で切断することによって、第１及び第２の導電膜が形成された複数のグリーンシートを得るという方法をとることによって、製造効率を高めることができる。

図７に示されるように、図２のセラミック積層体を構成するためのマザー積層体を構成するセラミックグリーンシートの上には、第１及び第２の導電性ペースト層３１，３２、並びにダミー電極を構成するための導電性ペースト層３３を形成する。

第１の導電性ペースト層３１は、上述の第１の対向部１１ａを構成するための第１の部分３１ａを有する。第２の導電性ペースト層３２は、上述の第２の対向部１２ａを構成するための第２の部分３２ａを有する。

積層貫通セラミックコンデンサの容量の製造ばらつきを小さくする観点からは、第１の対向部を構成するための第１の部分及び第２の対向部を構成するための第２の部分のうち、一方の部分の幅を他方の部分の幅よりも小さく設定することが好ましい。これは、一方の部分の、他方の部分に対する位置が幅方向にずれたとしても、対向部の面積が変わらないので、容量が変化し難いからである。

これに対して、本実施形態では、上記の塗布において第１の部分３１ａの幅と第２の部分３２ａの幅とが略同一となるように、第１及び第２の導電性ペースト層３１，３２を形成する。ここで、第１の部分３１ａの幅と、第２の部分３２ａの幅とが略同一であるとは、第１の部分３１ａの幅に対する、第２の部分３２ａの幅の比（（第２の部分３２ａの幅）／（第１の部分３１ａの幅））が０．９〜１．１であることをいう。

次に、図８及び図９に示されるように、導電性ペースト層が印刷されていない複数枚のセラミックグリーンシートを積層し、その上に、第１の導電性ペースト層３１が形成されたセラミックグリーンシートと第２の導電性ペースト層３２が形成されたセラミックグリーンシートとを交互に積層した後に、導電性ペースト層が印刷されていない複数枚のセラミックグリーンシートをさらに積層する。その後、得られた積層体を厚み方向にプレスすることにより、マザー積層体を作製する。

上記の積層工程においては、一のグリーンシートの上に印刷された第１の導電性ペースト層３１と、一のグリーンシートの上に位置する他のグリーンシートの上に印刷された第２の導電性ペースト層３２とが重なるようにグリーンシートを複数積層して積層体を作製する。グリーンシートの積層に際しては、一のグリーンシートの上に印刷された第１の部分３１ａと、他のグリーンシートの上に印刷された第２の部分３２ａとの全体の幅が、第１の部分３１ａの幅または第２の部分３２ａの幅と実質的に等しくなるように他のグリーンシートの一のグリーンシートに対する位置を決定する。

より詳細には、グリーンシートの一方側から光を照射し、他方側から透過光を観察することにより、第１の部分３１ａと第２の部分３２ａとの全体の幅を計測する。ここでは、第１の部分３１ａと第２の部分３２ａとの全体の幅がｗ１と計測されたものとする。このＷ１が、例えば、第１の部分３１ａの幅Ｗ０と略同一であれば、積層されるグリーンシートが好適に位置決めされていると判断できる。一方、Ｗ１がＷ０と実質的に等しくなければ、積層されるグリーンシートが好適に位置決めされていないと判断できる。具体的には、例えば、図１０に示されるように、第１の部分３１ａと第２の部分３２ａとの位置がずれていると、Ｗ１は、Ｗ０よりも大きくなる。一方、図１１に示されるように、第１の部分３１ａと第２の部分３２ａとの位置がずれていなければ、Ｗ１とＷ０とは略同一となる。

Ｗ１とＷ０とが略同一でない場合は、これから積層しようとするグリーンシートの位置を再度調整した後に、Ｗ１を再び計測する。この操作をＷ１とＷ０とが実質的に等しくなるまで繰り返し行う。

なお、Ｗ１とＷ０とが略同一であるとは、Ｗ０に対するＷ１の比（Ｗ１／Ｗ０）が０．９〜１．１であることをいう。

次に、図６、図８及び図９に示されるように、仮想のカットラインＣＬに沿ってマザー積層体をカッティングすることにより、該マザー積層体から複数の生のセラミック積層体を作製する。なお、マザー積層体のカッティングは、ダイシングや押切により行うことができる。なお、図６に示されるように、マザー積層体のカッティングの際には、カットラインＣＬの位置を、第２の導電性ペースト層３２の幅方向Ｗにおける先端と第２の部分３２ａとの間に設定することが好ましい。すなわち、積層貫通セラミックコンデンサ１を作製する工程において、突出部を横切るカットラインに沿ってマザー積層体を分断することにより積層貫通セラミックコンデンサ１を作製することが好ましい。このようにすることで第２の導電性ペースト層３２の幅方向Ｗにおける上記先端の部分をダミー電極として使用できる。

生のセラミック積層体作成後、バレル研磨などにより、生のセラミック積層体の稜線部及び稜線部の面取りまたはＲ面取り及び表層の研磨を行うようにしてもよい。

次に、生のセラミック積層体の焼成を行う。焼成温度は、使用するセラミック材料や導電性ペーストの種類により適宜設定することができる。

次に、セラミック積層体の上に、ガラス粉末と導電材とを含む導電性ペーストを塗布することにより、第１及び第２の信号端子電極１５，１６の第３及び第４の電極層２３，２４を構成するための導電性ペースト層を形成すると共に、第１及び第２の接地用端子電極１７，１８の第１及び第２の電極層２１，２２を構成するための導電性ペースト層を形成する。

次に、上記導電性ペースト層の焼き付け処理を行う。その後、第２の電極層２２の上にＮｉめっき層及びＳｎめっき層をこの順で形成すると共に、第４の電極層２４の上にもＮｉめっき層及びＳｎめっき層をこの順で形成する。これにより、第１及び第２の信号端子電極１５，１６及び第１及び第２の接地用端子電極１７，１８を作製することができる。

以上の工程により、積層貫通セラミックコンデンサ１を完成させることができる。

ところで、グリーンシートの位置決めは、例えば、導電性ペースト層と共に、アライメントマークをグリーンシート上に印刷しておき、そのアライメントマークを用いて行うのが一般的である。

本発明者らは、鋭意研究の結果、上記アライメントマークを用いた位置決め方法では、高い位置精度で内部電極が設けられた積層電子部品を製造することが困難であることを見出した。その理由としては、定かではないが、焼成前のグリーンシートは、乾燥や温度変化等によって伸張したり、収縮したりする。例えば、グリーンシートの全体の寸法は変化していないものの、グリーンシートの一部分が局所的に収縮する一方、他の一部分が局所的に伸張することも考えられる。従って、例えばグリーンシートの四隅に設けられたアライメントマークの位置が一致していたとしても、積層される導電性ペースト層相互間の位置が一致していない場合があることが、その結果、内部電極の位置精度が低くなっている一因であると考えられる。

本実施形態では、上述のように、一のグリーンシートの上に印刷された第１の部分３１ａと、他のグリーンシートの上に印刷された第２の部分３２ａとの全体の幅が、第１の部分３１ａの幅または第２の部分３２ａの幅と実質的に等しくなるように他のグリーンシートの一のグリーンシートに対する位置を決定する。このように、内部電極１１，１２を構成するための部分の位置を直接検出し、グリーンシートの位置決めを行う。従って、仮に、グリーンシートの伸縮が生じた場合であっても、高い位置精度で内部電極１１，１２が設けられた積層貫通セラミックコンデンサ１を製造し得る。

また、本実施形態に係るコンデンサは積層貫通コンデンサであるため、第１の導電性ペースト層３１が長さ方向Ｌに沿って帯状に形成されている。このようにすることで長さ方向Ｌにおける位置ずれを許容できる。

なお、本実施形態では、第１の内部電極１１が第１及び第２の側面１０ｃ、１０ｄに引き出されており、第２の内部電極１２が第３及び第４の側面１０ｅ、１０ｆに引き出されている４端子型の積層貫通セラミックコンデンサ１を例に挙げて説明した。但し、本発明は、この構成に限定されない。例えば、第１の内部電極が第１の側面にのみ引き出されており、第２の内部電極が第２の側面にのみ引き出されていてもよい。外部電極として、第１及び第２の信号端子電極のみが設けられており、第１及び第２の接地用端子電極が設けられていなくてもよい。

１：積層貫通セラミックコンデンサ
１０：コンデンサ本体
１０ａ：第１の主面
１０ｂ：第２の主面
１０ｃ：第１の側面
１０ｄ：第２の側面
１０ｅ：第３の側面
１０ｆ：第４の側面
１０ｇ：セラミック部
１１：第１の内部電極
１１ａ：第１の対向部
１２：第２の内部電極
１２ａ：第２の対向部
１５：第１の信号端子電極
１６：第２の信号端子電極
１７：第１の接地用端子電極
１８：第２の接地用端子電極
２１：第１の電極層
２２：第２の電極層
２３：第３の電極層
２４：第４の電極層
３１：第１の導電性ペースト層
３１ａ：第１の部分
３２：第２の導電性ペースト層
３２ａ：第２の部分

Claims (9)

1. 電子部品本体と、前記電子部品本体内において一の方向に沿って積層された第１及び第２の内部電極とを備え、前記第１の内部電極が、前記第２の内部電極と前記一の方向において対向している第１の対向部を有し、前記第２の内部電極が、前記第１の対向部と前記一の方向において対向している第２の対向部を有する積層電子部品の製造方法であって、 前記第１の内部電極を構成するための第１の導電膜と、前記第２の内部電極を構成するための第２の導電膜との両方が印刷されたグリーンシートを複数用意する工程と、
   一の前記グリーンシートの上に形成された第１の導電膜と、前記一のグリーンシートの上に位置する他のグリーンシートの上に形成された第２の導電膜とが重なるように前記グリーンシートを複数積層して積層体を得る積層工程と、
   前記積層体から前記積層電子部品を作製する工程と、
   を備え、
   前記グリーンシートを複数用意する工程において、前記第１の導電膜のうち、前記第１の対向部を構成するための第１の部分の幅と、前記第２の導電膜のうち、前記第２の対向部を構成するための第２の部分の幅とが略同一となるように前記第１及び第２の導電膜を前記グリーンシートの上に形成し、
   前記積層工程において、前記一のグリーンシートの上に形成された前記第１の部分と、前記他のグリーンシートの上に形成された前記第２の部分との全体の幅が、前記第１または第２の部分の幅と実質的に等しくなるように前記他のグリーンシートの前記一のグリーンシートに対する位置を決定する、積層電子部品の製造方法。
2. 前記グリーンシートの上において、前記第１の導電膜を、一の方向に沿って複数形成し、前記第２の導電膜を、前記一の方向に沿って複数形成する、請求項１に記載の積層電子部品の製造方法。
3. 前記第２の導電膜を、前記第２の部分に加え、前記第２の部分から幅方向の外側に向かって突出する突出部を有するように形成し、
   前記積層電子部品を作製する工程において、前記突出部を横切るカットラインに沿って前記積層体を分断することにより前記積層電子部品を作製する、請求項１又は２に記載の積層電子部品の製造方法。
4. 前記複数の第１の導電膜を、前記一の方向に沿って互いに繋げて形成し、前記第１及び第２の導電膜を、前記一の方向に垂直な他の方向に沿って交互に形成する、請求項２に記載の積層電子部品の製造方法。
5. 前記電子部品本体は、第１及び第２の主面と、互いに対向する第１及び第２の側面と、互いに対向する第３及び第４の側面とを有し、
   前記第１の内部電極が前記第１及び第２の側面に引き出されており、
   前記第２の内部電極が前記第３及び第４の側面に引き出されている、請求項１〜４のいずれか一項に記載の積層電子部品の製造方法。
6. 前記第１及び第２の導電膜を、該第１及び第２の導電膜の幅方向の端辺に沿って印刷する、請求項１〜４のいずれか一項に記載の積層電子部品の製造方法。
7. 前記第１及び第２の導電膜をグラビア印刷により形成する、請求項１〜６のいずれか一項に記載の積層電子部品の製造方法。
8. 前記グリーンシートを用意する工程において、前記複数のグリーンシートを構成するためのマザーシートを一の方向に沿って搬送しながら、前記第１及び第２の導電膜を印刷した後に、前記マザーシートを切断することにより前記第１及び第２の導電膜が印刷された複数のグリーンシートを得、
   前記積層工程において、一の前記グリーンシートの上に位置する他の前記グリーンシートを前記一のグリーンシートに対して前記一の方向に対して垂直な方向にずらして前記第１の導電膜と前記第２の導電膜とが重なるように積層して前記積層体を得る、請求項１〜７のいずれか一項に記載の積層電子部品の製造方法。
9. 請求項１〜８のいずれか一項に記載の積層電子部品の製造方法により製造された積層電子部品。