JP2015103535A - プリント配線板 - Google Patents

プリント配線板 Download PDF

Info

Publication number
JP2015103535A
JP2015103535A JP2013240543A JP2013240543A JP2015103535A JP 2015103535 A JP2015103535 A JP 2015103535A JP 2013240543 A JP2013240543 A JP 2013240543A JP 2013240543 A JP2013240543 A JP 2013240543A JP 2015103535 A JP2015103535 A JP 2015103535A
Authority
JP
Japan
Prior art keywords
pad
metal post
printed wiring
wiring board
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013240543A
Other languages
English (en)
Inventor
武馬 足立
Takema Adachi
武馬 足立
航 中村
Wataru Nakamura
航 中村
雄三 海田
Yuzo Kaida
雄三 海田
淳 尾崎
Atsushi Ozaki
淳 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2013240543A priority Critical patent/JP2015103535A/ja
Publication of JP2015103535A publication Critical patent/JP2015103535A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81192Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】 上基板と下基板間の接続信頼性の向上【解決手段】 プリント配線板は内側の金属ポストと外側の金属ポストを有する。そして、内側の金属ポストは外側の金属ポストよりも太い。【選択図】 図1

Description

本発明は、他のプリント配線板を搭載するためのポストを有するプリント配線板に関する。
特許文献1は、POPパッケージとその製造方法を開示している。特許文献1の図8によれば、第1の半導体パッケージと第2の半導体パッケージはリードラインで接続されている。また、特許文献1の図8によれば、リードラインは、内側のリードラインと外側のリードラインを含んでいる。特許文献1の図8では、内側のリードラインは符号300aで示されていて、外側のリードラインは300bで示されている。また、特許文献1のcol.7_lines36−57によれば、内側のリードラインの長さは、外側のリードラインの長さより長いと開示されている。そして、その部分の開示によれば、内側のリードラインと外側のリードラインは曲げられている。リードラインの一部は第2基板の下面と平行に延びている。
US77237834B2
リードラインが2列存在する場合、特許文献1の図8によれば、リードラインは大きく曲げられている。そのため、熱応力等により、特許文献1の図8に示されているリードラインの接続信頼性は低下すると推察される。特に、基板の各辺の長さが20mmを越えると、リードラインを介する信頼性が低下すると予想される。
本発明の目的は、高い接続信頼性を有するPOPパッケージを提供することである。本発明の別の目的は、高い信頼性を有するPOPパッケージを提供するためのポストを有するプリント配線板を提供することである。
本発明に係るプリント配線板は、電子部品を搭載するための第1パッドと、前記第1パッドの外側に形成されていて上基板と接続するための第2パッドと、前記第2パッド上に形成されていて前記上基板を搭載するための金属ポストと、を有する。そして、前記第2パッドは、内側の第2パッドと前記内側の第2パッドの外側に形成されている外側の第2パッドで形成され、前記金属ポストは、前記内側の第2パッド上に形成されている内側の金属ポストと前記外側の第2パッド上に形成されている外側の金属ポストで形成され、前記内側の金属ポストは前記外側の金属ポストより太い。
本発明の第1実施形態に係るプリント配線板の応用例の断面図。 第1実施形態のプリント配線板の中間基板。 第1実施形態のプリント配線板の製造工程図。 第1実施形態のプリント配線板の断面図。 図5(A)は実装面の平面図である。図5(B)は金属ポストを有する実装面を示す。図5(C)は支持フィルムと金属ポストを示す平面図である。 第1実施形態に係るプリント配線板の金属ポストの製造工程図。 第1実施形態に係るプリント配線板の金属ポストの製造工程図。 第1実施形態のプリント配線板の製造工程図。 第1実施形態の改変例に係るプリント配線板の断面図。 本発明の第2実施形態に係るプリント配線板の応用例の断面図。 第2実施形態に係るプリント配線板の製造工程図。 第2実施形態に係るプリント配線板の製造工程図。 第2実施形態に係るプリント配線板の製造工程図。 第2実施形態に係るプリント配線板の製造工程図。 第3実施形態に係るプリント配線板の金属ポストの配置を示す模式図。 実施形態に係るプリント配線板の金属ポストの配置を示す模式図。
特許文献1の第1基板と第2基板が樹脂製であると、第1基板と第2基板の剛性が低いと考えられる。また、特許文献1の第1半導体パッケージの物性と第2半導体パッケージの物性は異なると考えられる。物性は熱膨張係数やヤング率などである。従って、第1半導体パッケージと第2半導体パッケージを接続するリードラインは大きなストレスを受けると予想される。そのため、特許文献1の図8に示されるリードラインが直線状に形成されていても、リードラインを介する接続信頼性は熱ストレスで低下すると考えられる。特に、第1基板と第2基板の1辺の長さが20mmを越えると、接続信頼性の低下のリスクは高くなると推察される。
[第1実施形態]
本発明の第1実施形態に係るプリント配線板10の応用例が図1に示されている。
プリント配線板(下基板)10は、ICチップ等の電子部品90を実装するためのパッド(第1パッド)710FIと、他のプリント配線板(上基板)110を搭載するためのパッド(第2パッド)710Fを有する。第2パッド710Fは、内側の第2パッド710FLと外側の第2パッド710FMを有する。他のプリント配線板にメモリなどの電子部品900が実装される。複数のパッド710FIでパッド群C4(図5(A)参照)が形成されている。パッド群C4は、プリント配線板10の略中央に形成されている。第2パッド710Fは、パッド群C4の周りの外周領域P4(図5(A)参照)に形成されている。内側の第2パッド710FLは、パッド群C4の外側に形成されていて、外側の第2パッド710FMは、内側の第2パッドの外側に形成されている。第2パッド上に金属ポスト77が形成されている。金属ポストで上基板と下基板が接続される。内側の第2パッド710FL上に形成されている金属ポスト(内側の金属ポスト)77Lと外側の第2パッド710FM上に形成されている金属ポスト(外側の金属ポスト)77Mで金属ポストの太さが異なる。内側の第2パッド710FL上の金属ポスト77Lは外側の第2パッド710FM上の金属ポスト77Mより太い。金属ポスト77L、77Mの太さが一様でない場合、金属ポストの太さは最も細い部分の太さである。金属ポスト77は曲がっていないことが好ましい。信頼性が高くなる。特許文献1の図8のリードラインは曲がっている。
金属ポストの太さは以下のように測定される。金属ポストがパッド上に真っ直ぐ形成される。そして、パッドの上面(金属ポストに対向しているパッドの面)と平行な面でポストが切断されることでポストの断面が得られる。その断面の外周上の2点間の距離の内、最大の値が、所定の断面での太さである。金属ポストの下面から上面まで太さが測定される。それらの内、最も細い太さが金属ポストの太さである。金属ポストの下面はパッドに対向し、金属ポストの上面はパッドから最も遠い。また、金属ポストの断面の形状が円であれば、太さと径は一致する。
金属ポスト77L、77Mの形状として、円柱が好ましい。金属ポスト77L、77Mは、プリント配線板(下基板)10とプリント配線板(上基板)110を電気的に接続する。
図5(A)は実装面を示している。図5(A)では、上側のソルダーレジスト70Fとソルダーレジストの開口から露出している第1パッド710FIと内側の第2パッド710FL、外側の第2パッド710FMが示されている。隣接する内側の第2パッド間のピッチp1は0.3mm以下である。隣接する外側の第2パッド間のピッチp2は0.3mm以下である。隣接する内側の第2パッドと外側の第2パッド間のピッチp3は0.3mm以下である。ピッチp1やピッチp2、ピッチp3は図5(A)に示されている。隣接するパッドの重心間の距離がピッチである。もしくは、隣接するパッドの中心間の距離がピッチである。それぞれのピッチp1、ピッチp2、p3は同じであっても、異なっても良い。内側のパッドのピッチp1は外側のパッドのピッチp2より小さいことが好ましい。パッドの数を多くすることができる。POPパッケージが高機能化する。
図5(A)では、内側の第2パッド710FLはパッド群C4を囲んでいる。また、外側の第2パッド710FMは、内側の第2パッド710FLを囲んでいる。
図16にパッドの配列の別例が示されている。図16(A)では、内側の第2パッド710FLは、パッド群C4を挟んでいる。内側の第2パッド710FLは、対向する下基板の2辺に略平行に形成されている。図16(A)では、パッド群C4の上下に内側の第2パッド710FLは形成されているが、パッド群C4の左右に内側の第2パッド710FLは形成されていない。内側の第2パッド710FLはパッド群C4を囲んでいない。そして、外側の第2パッド710FMは、内側の第2パッド710FLの外に形成されている。下基板が長方形の場合、内側の第2パッド710FLと外側の第2パッド710FMは長辺に平行に形成されることが好ましい。パッドの数が多くなる。POPパッケージが高機能化する。ポストにより下基板の外周領域は重くなる。しかしながら、第2パッドが長辺に沿って形成されることで下基板の反りが小さくなる。図16(A)では、第2パッドは列もしくは行に形成されている。第2パッドは列と行に形成されていない。
図16(B)では、内側の第2パッド710FLは、パッド群C4を囲んでいる。そして、外側の第2パッド710FMは、内側の第2パッド710FLを囲んでいる。そして、内側の第2パッドは複数の列を有する。図16(B)では、内側の第2パッドの列数は2であって、外側の第2パッドの列数は1である。図16(C)では、内側の第2パッド710FLは、パッド群C4を囲んでいる。そして、外側の第2パッド710FMは、内側の第2パッド710FLを囲んでいる。そして、外側の第2パッドは複数の列を有する。図16(C)では、内側の第2パッドの列数は1であって、外側の第2パッドの列数は2である。
図16(B)と図16(C)に示されている下基板によれば、第2パッドが3列以上なので、POPパッケージが高機能化する。また、下基板上に高機能な上基板を搭載することができる。
図16(B)によれば、太いポストの数が増えるので、POPパッケージの剛性が高くなる。熱応力で、POPパッケージの反りが小さくなる。上基板と下基板間の接続信頼性が高くなる。
図16(C)によれば、細いポストの数が増えるので、下基板の重さが軽くなる。下基板の反りが小さくなる。下基板に電子部品や上基板を搭載することが容易になる。
それぞれのピッチp1、p2、p3が0.3mm以下でも、金属ポスト77L、77Mにより、第1実施形態のプリント配線板10とプリント配線板(上基板)110との間の距離が確保される。ピッチp1、p2、p3が0.25mm以下でも、金属ポスト77L、77Mにより、第1実施形態のプリント配線板10とプリント配線板(上基板)110との間の距離が一定に保たれる。隣接するパッド間で絶縁が確保される。
第1実施形態のプリント配線板は、コア基板を有するプリント配線板であってもコアレス基板であっても良い。コア基板を有するプリント配線板やその製造方法は、例えば、JP2007227512Aに示されている。コアレス基板やその製造方法は、例えば、JP2005236244Aに示されている。コアレス基板は、交互に積層されている層間樹脂絶縁層と導体層を有し、全ての層間樹脂絶縁層の厚みが例えば60μm以下である。
図1に示されるように、第1実施形態のプリント配線板10は、コア基板30を有する。そのコア基板は第1面Fとその第1面と反対側の第2面Sとを有する絶縁基板20zと絶縁基板の第1面F上に形成されている第1導体層34Fと絶縁基板の第2面上に形成されている第2導体層34Sを有する。コア基板はさらに、絶縁基板20zに形成されているスルーホール導体用の貫通孔28をめっき膜で充填しているスルーホール導体36を有する。スルーホール導体36は、第1導体層34Fと第2導体層34Sを接続している。コア基板の第1面と絶縁基板の第1面は同じ面であり、コア基板の第2面と絶縁基板の第2面は同じ面である。
コア基板30の第1面F上に層間樹脂絶縁層(最上の層間樹脂絶縁層)50Fが形成されている。層間樹脂絶縁層50F上に導体層(最上の導体層)58Fが形成されている。導体層58Fと第1導体層34Fやスルーホール導体は、層間樹脂絶縁層50Fを貫通するビア導体(最上のビア導体)60Fで接続されている。層間樹脂絶縁層50Fと導体層58Fとビア導体60Fで上側のビルドアップ層55Fが形成されている。第1実施形態では、上側のビルドアップ層は1層である。最上の導体層はパッド710FI、710FL、710FMを有している。パッド710FI、710FL、710FMは、最上の導体層に含まれる導体回路の上面や最上のビア導体の上面である。
コア基板30の第2面Sに層間樹脂絶縁層(最下の層間樹脂絶縁層)50Sが形成されている。層間樹脂絶縁層50S上に導体層(最下の導体層)58Sが形成されている。導体層58Sと第2導体層34Sやスルーホール導体は、層間樹脂絶縁層50Sを貫通するビア導体(最下のビア導体)60Sで接続されている。層間樹脂絶縁層50Sと導体層58Sとビア導体60Sで下側のビルドアップ層55Sが形成されている。第1実施形態では、下側のビルドアップ層は1層である。最下の導体層はマザーボードと接続するためのBGAパッド71SPを有している。パッド71SPは、最下の導体層に含まれる導体回路の上面や最下のビア導体の上面である。
上側のビルドアップ層上に上側のソルダーレジスト層70Fが形成され、下側のビルドアップ層上に下側のソルダーレジスト層70Sが形成されている。ソルダーレジスト層70Fは、パッド710FIを露出するための開口(第1開口)71FIと、パッド710Fを露出するための開口(第2開口)を有する。第2開口は、パッド710FLを露出するための内側の第2開口71FLと、パッド710FMを露出するための外側の第2開口71FMとを有する。ソルダーレジスト層70Sは、BGAパッド71SPを露出する開口71Sを有する。第1パッド710FIやBGAパッド71SP上に保護膜が形成される。第2パッド710F上に保護膜が形成されても良い。保護膜は、Ni/AuやNi/Pd/Au、Pd/Au、OSPである。Pd/Auが落下衝撃に強い。
パッド710FIやBGAパッド71SP上に電子部品やマザーボードと接続するための半田バンプやSn膜などの接続部材76F、76Sが形成される。
接続部材は保護膜上に形成される。接続部材はパッド上に直接形成されても良い。
保護膜がOSPの場合、OSP除去後、接続部材はパッド上に直接形成される。
接続部材は無くてもよい。
図2は、第1実施形態のプリント配線板の中間基板101の断面図である。図5(A)は、第1実施形態のプリント配線板の実装面を示す。図5(A)のX1−X1間のプリント配線板101の断面が図2に示される。パッド710FL上に太い金属ポスト77Lが形成される。パッド710FM上に細い金属ポスト77Mが形成される。図5(B)に金属ポスト77L、77Mの上面とソルダーレジスト層70Fの上面と、ソルダーレジスト層の開口及び金属ポストから露出するパッド710FI、710FL、710FMが示される。
下基板と上基板で物性が異なるため、金属ポストに応力が掛かる。外側の金属ポストに掛かる応力は内側の金属ポストに掛かる応力より大きい。
第1実施形態では、太い金属ポストが内側に位置し、細い金属ポストが外側に位置する。細いポストは変形しやすい。そのため、細いポストが大きな応力を受けても、細いポストで応力が緩和される。
内側に太いポストが形成されている。内側の応力は小さいため、ポストの変形量が小さくても、ポストの接続信頼性が低下しがたい。内側の金属ポストを太くすることで、POPパッケージの剛性が高くなる。POPパッケージの反り量が小さくなる。そのため、金属ポストを介する上基板と下基板間の接続信頼性が高くなる。太い金属ポストは細い金属ポストより重い。太いポストが下基板の外側に位置すると、ポストの重さで下基板の反り量が大きくなりやすい。しかしながら、実施形態では、太いポストは細いポストの内側に形成されている。そのため、下基板の反りが小さくなる。特に、実装では、基板が高温になる。実装温度でポストにより下基板の反りが大きくならない。ポストの影響で実装歩留りが低下しがたい。上基板と下基板間の接続信頼性が高くなる。下基板と下基板に搭載される電子部品間の接続信頼性が高くなる。
金属ポスト77L、77Mは上面UFと上面と反対側の下面BFを有する。太い金属ポスト77Lの下面がパッド710FLと対向し、細い金属ポスト77Mの下面がパッド710FMと対向する。図5(B)中のX2−X2間のプリント配線板10の断面が図4に示されている。金属ポスト77L、77Mは、パッド710FL、710FM上に半田やSn膜などの接合部材16を介して形成されている。パッド710FL、710FMと金属ポスト77L、77Mは接合部材16で接合される。細い金属ポスト77Mの径d1は、50μm〜150μmである。太い金属ポスト77Lの径d3は、d1の1.1倍〜2倍である。太いポストの径d3は、80μm〜120μmであって、細いポストの径d1は、80μm〜110μmであることが好ましい。内側のポスト77Lと外側のポスト77Mで応力緩和が効果的に行われる。外側のポストが熱応力等で劣化しがたい。
外側の第2パッド710FMの径d2は55μm〜210μmである。内側の第2パッド710FLの径d4は、径d2の1.1倍〜2倍である。パッドの径はソルダーレジスト層から露出している部分の導体(導体回路やビア導体)の径である。金属ポスト77Mの径d1は、径d2より小さい。同様に、金属ポスト77Lの径d3は、径d4より小さい。金属ポストの径d1、d3とパッドの径d2、d4の比(d1/d2、d3/d4)は、0.5から0.9であることが好ましい。パッド間のピッチを小さくすることができる。それぞれのピッチp1、p2、p3が0.3mm以下でも、プリント配線板10と上基板との間の接続信頼性が高い。また、金属ポスト間の絶縁信頼性が高い。それぞれのピッチp1、p2、p3は、100μm〜300μmである。ピッチp1が100μmより小さいと、金属ポスト間の絶縁信頼性が低下しやすい。また、金属ポストが細くなるので、上基板とプリント配線板10間の接続信頼性が低下する。ピッチp1が300μmを越えると、プリント配線板10のサイズが大きくなる。そのため、金属ポストに働く応力が大きくなるので、上基板とプリント配線板10間の接続信頼性が低下する。
ピッチp1、p2、p3が0.3mm以下の場合、金属ポスト77L、77Mの高さ(上面から下面までの距離)h1は75μm〜200μmである。接合部材16の厚みh2は、15μm〜30μmである。金属ポスト77L、77Mの上面からパッドの上面までの高さ(金属ポストの高さ+接合部材の厚み)Hは、90μm〜230μmである。
金属ポストのアスペクト比(高さh1/径d1、高さh1/径d3)は1より大きいことが好ましい。金属ポストで上基板と第1実施形態のプリント配線板間の応力が緩和される。接続信頼性が高くなる。アスペクト比(h1/d1、h1/d3)は、1.5〜3であることが好ましい。上基板とプリント配線板10間の応力が緩和される。また、金属ポストが疲労で劣化しない。上基板とプリント配線板10間の接続信頼性が高くなる。
第2パッド710F上に保護膜72を形成することができる。第2パッド上に保護膜が形成されると、接合部材16は保護膜上に形成される。接合部材を第2パッド上に直接形成することができる。保護膜72の例として、Ni/AuやNi/Pd/Au、Sn、OSPなどが挙げられる。保護膜72がOSPの場合、OSPが除去され、第2パッド上に保護膜を介することなく接合部材16が形成される。
金属ポストは所定の径を有する金属線を一定長さで切断することで製造される。その他、金属ポストは金属箔を打ち抜くことで製造される。金属箔の厚みや金型を選定することで、所望の金属ポストが製造される。例えば、パッド上に接合部材が形成され、その接合部材上に金属ポストがマウンター等で搭載される。そして、リフローで金属ポストがパッドに接合部材で接合される。金属ポストの表面にめっきやスパッタなどで半田が形成されてもよい。金属ポストの表面に金や錫などの保護膜が形成されても良い。半田は保護膜を介して金属ポスト上に形成されてもよい。半田で金属ポストが覆われると、金属ポスト上に形成されている半田で応力が緩和される。金属ポストの信頼性が向上する。金属ポストの表面は金属ポストの上面と下面と側面を含む。金属ポストの下面だけに半田や保護膜が形成されても良い。例えば、金属ポストがめっきレジストなどの樹脂に埋められ、金属ポストの下面が研磨などで露出される。そして、金属ポストの下面に半田や保護膜が形成される。このように、接合部材付金属ポストが形成される。接合部材付金属ポストが用いられる場合、リフローや超音波でパッド710FL、710FMに直接接合部材付金属ポストが接合されても良い。あるいは、パッド上に形成されている半田やSnなどの接合部材を介して接合部材付金属ポストがリフローや超音波でパッドに接合されても良い。
金属ポストをプリント配線板と別に製造することができる。
金属線や金属箔は銅や銅合金で形成されていることが好ましい。金属ポストは銅や銅合金で形成されていることが好ましい。接合部材はSn/Ag半田やSn/Ag/Cu半田が好ましい。
第1実施形態のプリント配線板は、パッド710FL、710FM上にプリント配線板と別に製造されている金属ポスト77L、77Mを有する。金属ポストは接合部材16でパッド710FL、710FMに接合されている。
第1実施形態では、金属ポストがプリント配線板10と別に作られる。例えば、金属ポストは金属箔や金属線から形成される。そのため、第1実施形態の金属ポストの高さのバラツキは小さい。従って、金属ポストを介してプリント配線板10に上基板を搭載する歩留りが高い。実装しやすいプリント配線板10を提供することができる。金属ポストの高さのバラツキが大きいと、特定の金属ポストに応力が集中しやすいので、接続信頼性が低い。しかしながら、第1実施形態では、金属ポストの高さのバラツキが小さいので、上基板とプリント配線板10との間の接続信頼性が高い。
プリント配線板と別に形成される金属ポストの径d1、d3はパッドの径d2、d4より小さい。そのため、ピッチp1、p2、p3が小さくなっても、隣接する金属ポスト間のスペースの距離を大きくすることができる。第1実施形態では、ピッチp1、p2、p3を小さくすることができる。隣接する金属ポスト間のスペースの距離が大きいので、ピッチp1、p2、p3が0.3mm以下でも、金属ポスト間の絶縁信頼性が高い。ピッチp1、p2、p3が0.25mm以下になると、金属ポストが細くなる。接続信頼性を高くするため、金属ポストのアスペクト比(h1/d1、h1/d3)は1.5以上であることが好ましい。パッド710FL、710FMの数が多くなると、プリント配線板のサイズが大きくなる。しかしながら、金属ポストのアスペクト比(h1/d1、h1/d3)が2以上であると、上基板の物性とプリント配線板(下基板)の物性の違いに起因する応力が金属ポストで緩和される。h1/d1、h1/d3が3.5を越えると金属ポストがヒートサイクルで劣化する。物性の例は熱膨張係数やヤング率である。
図1に示されるように、プリント配線板10と上基板110は、高い剛性を有する金属ポスト77L、77Mと金属ポスト77L、77Mを挟む接合部材16、112で接続される。接合部材は半田が好ましい。接合部材の剛性は金属ポストの剛性より低い。上基板とプリント配線板間の熱応力が接合部材で緩和される。金属ポストで上基板とプリント配線板を有する電子機器の強度が保たれる。上基板の物性とプリント配線板の物性の違いによる電子機器(図1や図10に示されるプリント配線板の応用例)の反りが低減される。
第1実施形態では、金属ポストが金属箔や金属線から形成される。そして、リフローや超音波などで金属ポストがパッド上に搭載される。従って、製造方法が簡略化される。
太い金属ポスト77Lは電源、または、グランドに繋がっている。径が大きいと、ポストの抵抗が低くなる。そのため、上基板に搭載されている電子部品900に電源がスムーズに供給される。上基板上の電子部品の電源不足が解消される。細いポストを介して、信号が伝達される。下基板上のICチップ等の電子部品と信号用の金属ポスト77Mとの間にグランド用の金属ポストが存在する。信号用のポスト77Mを流れる信号にノイズが発生し難い。
図6、図7に、エッチング法による金属ポストの製造方法が示される。
(1)支持フィルム12が用意される(図6(A))。支持フィルムは第1面FFと第1面と反対側の第2面SSを有するベースフィルムとベースフィルムの第1面上に形成されている接着層で形成されている。支持フィルムとして、例えば、住友スリーエム社製の高耐熱接着剤転写テープ9079を使用することが出来る。
(2)支持フィルム12の接着層上に0.1mmの金属箔(銅箔)などの金属層14が積層される(図6(B))。金属ポスト77L、77Mの高さに応じて金属層の厚さは選定される。金属層は銅箔や銅合金箔であることが好ましい。第1実施形態では銅箔が用いられている。
(3)銅箔14上に、電解半田めっきにより厚み20μmの接合層160が形成される(図6(C))。半田めっきにより接合層が形成されているが、半田ペーストを塗布することで接合層を形成することも可能である。
(4)接合層160上に大径(d1)のエッチングレジスト18Lと、小径(d3)のエッチングレジスト18Mが形成される(図7(A))。エッチングレジスト18Lを形成する位置は図5(A)に示されている内側の第2パッド710FLの位置と対応し、エッチングレジスト18Mを形成する位置は外側の第2パッド710FMの位置と対応している。エッチングレジスト18L、18Mの配列と第2パッド710Fの配列は同じである。個々のエッチングレジスト18L、18Mの形状は、円柱である。
(5)エッチングレジスト18L、18Mから露出する接合層160が選択的にエッチングにより除去される(図7(B))。エッチング液として、例えば、メルテックス社製のE−プロセス−WLが用いられる。エッチングレジスト18L、18Mが除去される(図7(C))。接合部材16をエッチングマスクとして金属箔が選択的に除去される。エッチング液として、例えば、メック社製のSF−5420が用いられる。接合部材付金属ポスト77PM、77PLが形成される(図7(D))。図5(C)は、支持フィルム12上の接合部材付金属ポスト77PM、77PLと接合部材付金属ポストから露出する支持フィルムの平面図を示す。図5(C)のX3−X3間の断面が図7(D)に示されている。金属ポストの下面BFがパッド710FL、710FMと対向する。
図2〜図5にプリント配線板への金属ポスト77L、77Mの接合方法が示される。
図2に途中のプリント配線板101が示される。図2に示されている途中のプリント配線板は第2パッド710FL、710FMを有する。第2パッド710FL、710FMに金属ポストが搭載される。図2に示されている途中のプリント配線板は、例えば、特開平2012−069926号公報に示される方法で製造される。プリント配線板のソルダーレジスト層70Fの開口71FL、71FMにより露出されるパッド710FL、710FMにOSP(Organic Solderability Preservative)膜72が形成されている。ここで、OSP膜の代わりに、ニッケル−金膜、ニッケル−パラジウム−金膜などの保護膜が形成されてもよい。
図3に示されるように、第2パッド710FL、710FMと金属ポストがアライメントされる。図7(D)に示されている金属ポスト付支持フィルム120が途中のプリント配線板上に置かれる。この時、金属ポスト77L、77Mの下面が第2パッド710FL、710FMと対向している。第2パッド710FL、710FM上に接合部材16が置かれる。
金属ポスト付支持フィルムと途中の基板は共にアライメントマークを有する。両者のアライメントマークを利用して両者はアライメントされる。
図2に示されている途中のプリント配線板101に金属ポスト付支持フィルム120が搭載されている状態で、金属ポスト77L、77Mの下面上の接合部材16が加熱される(図3)。半田などの接合部材が溶融する。金属ポスト77L、77Mがパッド710FL、710FMに接合部材で接合される。金属ポストと支持フィルムの接着層との接着力は、金属ポストと接合部材との接着力や第2パッド710FL、710FMと接合部材との接着力より弱い。従って、金属ポストから支持フィルムを除去することができる。プリント配線板10が完成する(図4)。
第1パッド710FIとBGAパッド上に図1に示されている半田バンプ76F、76Sが形成される。
その後、下基板上に上基板が搭載される。上基板と金属ポストが接合部材で接続される。POP基板が完成する。金属ポストが搭載される前に、パッド710FI上に半田バンプ76Fが形成されてもよい。半田バンプ76Sは無くてもよい。
図1に示される応用例(POP基板)の製造方法が以下に示される。
半田バンプ76Fを介してICチップ90の電極92がプリント配線板の半田バンプ76Fに接続される。ICチップ90がプリント配線板10に実装される。その後、プリント配線板10の実装面上にモールド樹脂80が形成される。モールド樹脂で金属ポスト77L、77Mや電子部品はモールドされる(図8(A))。金属ポスト77L、77Mはモールド樹脂80内に埋まっている。太い金属ポスト77Lの上面UF及び上面に繋がっている側壁を露出する開口81Lがモールド樹脂80に形成される。細い金属ポスト77Mの上面UF及び上面に繋がっている側壁を露出する開口81Mがモールド樹脂80に形成される(図8(B))。金属ポストの側面は部分的に露出される。開口81L、81Mはレーザで形成される。細い金属ポスト77Mを露出する開口81Mの深さL1は、太い金属ポスト77Lを露出する開口81Lの深さL2より深い。深さL1と深さL2の比(L1/L2)は1.1から2である。例えば、深さL1は15〜30μmで、深さL2は5〜27μmである。他のプリント配線板110が半田112を介して金属ポスト77L、77Mに接合される。他のプリント配線板がプリント配線板10に搭載される(図1)。
POP(Package on Package)基板が完成する。POP基板はBGAパッド71SP上の半田バンプ76Sを有していなくてもよい。
上基板と金属ポストを繋ぐ半田で開口81L、81Mが充填される。金属ポストの上面と側壁の一部を介して半田と金属ポストが接合される。両者間の接合強度が高くなる。金属ポストを介する接続信頼性が高くなる。開口により露出されるポストの側壁の長さが細いポストと太いポストで比較されると、細いポストの側壁の露出量が大きい。また、細いポストの上面の面積は太いポストの上面の面積より小さい。これにより、細い金属ポストと太い金属ポストで、接合部材112と金属ポスト間の接触面積がほぼ同じになる。一方のポストに応力が集中しないので、上基板と金属ポスト間の接続信頼性が向上する。図8(A)、(B)に示されるように、モールド樹脂の上面80Tは金属ポストの上面UFより上に位置している。
第1実施形態のプリント配線板の製造方法では、均一な厚みを有する金属箔(銅箔)14をエッチングすることで、金属ポスト77L、77Mが形成される。そのため、金属ポストの高さが略同一になりやすい。金属ポストが金属線を切断することで形成されても、プリント配線板10は同様な効果を有する。金属ポストが金属線を切断することで形成されても、各金属ポストの高さが略同一となる。第1実施形態の製造方法によれば、信頼性の高い金属ポストを製造することができる。金属ポストを微細なピッチで配置することが可能になる。
[第1実施形態の改変例]
図9は、第1実施形態の改変例に係るプリント配線板10を示す。
第1実施形態の改変例では、太い金属ポスト77L及び細い金属ポスト77Mの上面UF上に保護膜が形成されている。図9ではポスト上に、ニッケル膜73と金膜74が形成されている。第1実施形態の改変例では、金属ポストの信頼性が更に向上する。金属ポストの側壁に半田が濡れ難い。金属ポスト間の絶縁信頼性が高くなる。
[第2実施形態]
本発明の第2実施形態に係るプリント配線板10の応用例(POP基板)が図10に示されている。
第1実施形態のプリント配線板と第2実施形態のプリント配線板では、金属ポストの製造方法が異なる。第1実施形態では、金属ポストは部品で形成されている。それに対し、第2実施形態の金属ポストはめっきで形成されている。それ以外、第1実施形態のプリント配線板と第2実施形態のプリント配線板は同様である。従って、第2実施形態のプリント配線板は、第1実施形態と同様な金属ポストを有する。
図2、図11〜図14に、第2実施形態のプリント配線板の製造方法が示される。
図2に示される途中のプリント配線板(中間基板)101が、第1実施形態と同様に準備される。中間基板は、例えば、JP2007227512Aに示されている方法で製造される。中間基板101は、ICチップ等の電子部品90を実装するためのパッド(第1パッド)710FIと他のプリント配線板(上基板)110を搭載するためのパッド(第2パッド)710FL、710FMを有する。パッド710FL、710FMは、ソルダーレジスト層70Fの第2開口71FL、71FMから露出されている。ソルダーレジスト層70F上とソルダーレジスト層の開口71FM、71FL、71FI内にスパッタや無電解めっきでシード層84が形成される(図11(A))。シード層はニッケルや銅で形成されている。この時、下側のビルドアップ層上にPETフィルムが貼られている。下側のビルドアップ層上にシードが形成されていない。PETフィルムは図示されていない。
中間基板101のソルダーレジスト層70F上にシード層を介して開口83Lと開口83Mを有するめっきレジスト82が形成される(図11(B))。開口83Lはパッド710FL上に形成されていて、開口83Mはパッド710FM上に形成されている。開口83Lの大きさは開口71FLやパッド710FLの大きさより大きい。開口83Mの大きさは開口71FMやパッド710FMの大きさより大きい。
シード層84を介して電流が流され、開口83L、83M内に電解銅めっき膜86が形成される(図12)。
めっきレジスト82が除去される。そして、電解めっき膜86から露出しているシード層が除去される。金属ポスト77L、77Mが形成される(図13(A))。なお、めっきレジストの除去前に金属ポスト77L、77Mの上面に保護膜を形成することができる。保護膜はNi/Au又はNi/Pd/Au膜、Sn膜、OSP膜などである。
プリント配線板10のソルダーレジスト層70Fの第1開口71FIにより露出される第1パッド710FI上に半田バンプ76Fが形成される。パッド71SP上に半田バンプ76Sが形成される。ICチップなどの電子部品が半田バンプ76Fを介してプリント配線板に実装される(図13(B))。
プリント配線板10上にモールド樹脂80が形成される(図14(A))。金属ポスト77L、77Mはモールド樹脂内に埋まっている。モールド樹脂80の上面80Tは金属ポストの上面より上に位置している。レーザで太い金属ポスト77Lの上面UF及び上面近傍の側壁を露出する開口81Lが形成され、細い金属ポスト77Mの上面UF及び上面近傍の側壁を露出する開口81Mが形成される(図14(B))。開口81M、81Lは金属ポストに向かってテーパーしている。細い金属ポスト77Mを露出する開口81Mの深さL1は、太い金属ポスト81Mを露出する開口81Mの深さL2より深い。例えば、深さL1は15〜30μmである。L2とL1の差は5μm〜10μmである。他のプリント配線板110が半田112を介して金属ポスト77L、77Mに接合される。他のプリント配線板がプリント配線板10に搭載される(図10)。POP基板が完成する。この際、接合部材112が、太い金属ポスト77Lを露出する開口81Lを充填する。接合部材が、細い金属ポスト77Mを露出する開口81Mを充填する。接合部材は上基板に形成されている。細い金属ポスト77Mの側壁と接合部材との接触距離が長くなる。細い金属ポストと接合部材との接合強度が高くなる。これにより、細い金属ポスト77Mと半田112との接続信頼性が向上する。半田バンプ76Sは上基板搭載後、形成されてもよい。
[第3実施形態]
図15(A)は、第3実施形態のプリント配線板の金属ポストの配置を示す平面図であり、図15(B)は金属ポストの側面図である。第3実施形態では、3列(3周)の金属ポストが形成されている。一番内周に太い金属ポスト77Lが形成されていて、金属ポスト77Lの外側に細い金属ポスト77Mが形成されている。金属ポスト77Lは2列で形成されている。
[第3実施形態の第1改変例]
図15(C)は、第3実施形態の第1改変例に係るプリント配線板の金属ポストの配置を示している。第3実施形態の第1改変例では、3列(3周)の金属ポストが形成されている。最も外側に細い金属ポスト77Mが形成されていて、それ以外の2列(2周)に太い金属ポスト77Lが形成されている。
[第3実施形態の第2改変例]
図15(D)は、第3実施形態の第2改変例に係るプリント配線板の金属ポストの配置を示している。第3実施形態の第2改変例では、3列(3周)の金属ポストが形成されている。一番内側に太い金属ポスト77Lが形成され、最も外側に細い金属ポスト77Mが形成されている。そして、金属ポスト77Lと金属ポスト77Mとの間に金属ポスト77Cが形成されている。金属ポスト77Cの太さは金属ポスト77Lの太さと金属ポスト77Mの太さの間に形成されている。第3実施形態、第3実施形態の第1改変例、第3実施形態の第2改変例では、第1実施形態や第2実施形態と同様に、金属ポストの信頼性を高めることができる。金属ポストの側面は図15(E)、(F)に示されるように湾曲してもよいし、曲がっていてもよい。
10 プリント配線板
12 支持フィルム
160 接合層
16 接合部材
18L、18M エッチングレジスト
70F ソルダーレジスト層
71FL 開口
710FL 内側の第2パッド
710FM 外側の第2パッド
72 保護膜
77L 太い金属ポスト
77M 細い金属ポスト
90 ICチップ
110 他のプリント配線板(上基板)
112 接合部材

Claims (5)

  1. 電子部品を搭載するための第1パッドと、
    前記第1パッドの外側に形成されていて上基板と接続するための第2パッドと、
    前記第2パッド上に形成されていて前記上基板を搭載するための金属ポストと、を有するプリント配線板であって、
    前記第2パッドは、内側の第2パッドと前記内側の第2パッドの外側に形成されている外側の第2パッドで形成され、前記金属ポストは、前記内側の第2パッド上に形成されている内側の金属ポストと前記外側の第2パッド上に形成されている外側の金属ポストで形成され、前記内側の金属ポストは前記外側の金属ポストより太い。
  2. 請求項1のプリント配線板であって、前記内側の金属ポストは電源、または、グランドに繋がり、前記外側の金属ポストは信号に繋がる。
  3. 請求項1のプリント配線板であって、
    前記金属ポストは、接合部材を介して前記第2パッドに接合されている。
  4. 請求項1のプリント配線板であって、
    前記金属ポストは、前記第2パッド上にめっきにより形成されている。
  5. 請求項1のプリント配線板であって、
    前記第1パッドと前記第2パッドは実装面に形成されていて、更に、前記実装面上に形成されているモールド樹脂を有し、前記モールド樹脂は、前記金属ポストの上面と前記金属ポストの側面を露出する開口を有し、前記側面は部分的に露出されている。
JP2013240543A 2013-11-21 2013-11-21 プリント配線板 Pending JP2015103535A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013240543A JP2015103535A (ja) 2013-11-21 2013-11-21 プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013240543A JP2015103535A (ja) 2013-11-21 2013-11-21 プリント配線板

Publications (1)

Publication Number Publication Date
JP2015103535A true JP2015103535A (ja) 2015-06-04

Family

ID=53379041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013240543A Pending JP2015103535A (ja) 2013-11-21 2013-11-21 プリント配線板

Country Status (1)

Country Link
JP (1) JP2015103535A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017135364A (ja) * 2016-01-29 2017-08-03 サムソン エレクトロ−メカニックス カンパニーリミテッド. 印刷回路基板およびこれを具備した電子素子パッケージ
JP2018107307A (ja) * 2016-12-27 2018-07-05 富士通株式会社 プリント基板及び電子装置
JP2020004926A (ja) * 2018-07-02 2020-01-09 凸版印刷株式会社 配線基板及び配線基板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017135364A (ja) * 2016-01-29 2017-08-03 サムソン エレクトロ−メカニックス カンパニーリミテッド. 印刷回路基板およびこれを具備した電子素子パッケージ
KR20170090772A (ko) * 2016-01-29 2017-08-08 삼성전기주식회사 인쇄회로기판 및 이를 구비한 전자소자 패키지
KR102582421B1 (ko) 2016-01-29 2023-09-25 삼성전자주식회사 인쇄회로기판 및 이를 구비한 전자소자 패키지
JP2018107307A (ja) * 2016-12-27 2018-07-05 富士通株式会社 プリント基板及び電子装置
JP2020004926A (ja) * 2018-07-02 2020-01-09 凸版印刷株式会社 配線基板及び配線基板の製造方法

Similar Documents

Publication Publication Date Title
US10177130B2 (en) Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
US9226382B2 (en) Printed wiring board
US9578745B2 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
KR100996914B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
JP2015060947A (ja) 金属ポストを有するプリント配線板及び金属ポストを有するプリント配線板の製造方法
JP2015076465A (ja) プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
JP2009194322A (ja) 半導体装置の製造方法、半導体装置及び配線基板
US10062663B2 (en) Semiconductor assembly with built-in stiffener and integrated dual routing circuitries and method of making the same
US8994168B2 (en) Semiconductor package including radiation plate
JP2009164592A (ja) 組み合せ基板
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
JP2015018979A (ja) プリント配線板
JP2016021475A (ja) プリント配線板
JP2015072983A (ja) プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
KR101207273B1 (ko) 임베디드 패키지 및 그 형성방법
JP2015028986A (ja) プリント配線板及びプリント配線板の製造方法
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
JP2013532901A (ja) 放熱回路基板及びその製造方法
US9699920B2 (en) Printed wiring board
US20150008021A1 (en) Printed wiring board and method for manufacturing printed wiring board
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2015103535A (ja) プリント配線板
JP6625491B2 (ja) 配線基板、半導体装置、配線基板の製造方法
JP2012174791A (ja) 配線基板およびその製造方法ならびに半導体装置
JP2015111608A (ja) プリント配線板