JP2013187266A - リードフレーム及び半導体モジュール - Google Patents

リードフレーム及び半導体モジュール Download PDF

Info

Publication number
JP2013187266A
JP2013187266A JP2012049854A JP2012049854A JP2013187266A JP 2013187266 A JP2013187266 A JP 2013187266A JP 2012049854 A JP2012049854 A JP 2012049854A JP 2012049854 A JP2012049854 A JP 2012049854A JP 2013187266 A JP2013187266 A JP 2013187266A
Authority
JP
Japan
Prior art keywords
lead
lead frame
frame
semiconductor element
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012049854A
Other languages
English (en)
Inventor
Tatsuya Itabashi
竜也 板橋
Mio Suzuki
未生 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2012049854A priority Critical patent/JP2013187266A/ja
Priority to CN2012201808515U priority patent/CN202564280U/zh
Publication of JP2013187266A publication Critical patent/JP2013187266A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】製造容易なリードフレームと周囲から電磁ノイズの入り難い半導体モジュールを提供する。
【解決手段】リードフレーム１は、ダイパッド２、３、４と内部リード５と支持リード６とフレーム枠９を有し、ダイパッドの周囲を囲んでいるリード帯体１０を備えているものである。半導体モジュールは、リードフレームにパワー半導体素子と制御半導体素子を搭載し、リードフレームの不要部分を切断除去して得られる樹脂封止型であり、パワー半導体素子を搭載するリードフレームのダイパッドの周囲を囲んでいるリード帯体を備えているものである。リード帯体は、環状形状で、ハイサイド用パワー半導体素子を囲い、接地端子1本のみと連結されているものである。リード帯体は、パワー素子のハイサイドダイパッドのみを囲っている環状リード帯体であり、環状リード帯体は接地端子1本のみと連結されているものである。
【選択図】図１

Description

本発明は、半導体モジュールに関し、特に複数の半導体素子を搭載するためのリードフレームと複数の半導体素子を搭載し樹脂封止した半導体モジュールに関する。
複数の半導体素子が使用される際には、リードフレームのダイパッド上に半導体素子が搭載され、絶縁性の高いモールド樹脂材料で樹脂封止された構成の半導体モジュールとされる場合が多い。こうした半導体モジュールにおいては、例えば単純なスイッチング動作だけでなく、安全性等が考慮されたより複雑な動作をするＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）とされる場合も多い。ＩＰＭにおいては、スイッチング素子（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ等）が構成されたパワー半導体素子と、このスイッチング素子を制御するためＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等の制御半導体素子とが同時に用いられ、これらを樹脂封止し、インバータなどの電力変換装置に使用されている。
この場合には、リードフレームとこれらの半導体素子を用いてＩＰＭ中の電気回路が構成され、リードフレームはこれらの半導体素子の支持基板となるだけでなく、この電気回路における配線も構成する。このため、この半導体モジュールの構成においては、パターニングされたリードフレームのダイパッド上に各半導体素子が搭載される。また、ダイパッド周囲に複数のリードが設けられ、モールド層から突出した構成になっている。この突出した部分は、この半導体モジュールにおける入出力端子とされる。リードフレームは配線の一部となるため、伝導度の高い銅や銅合金で構成される。
また、特にスイッチング素子が構成された半導体素子には大電流が流され、電磁ノイズの影響を受けやすいため、耐ノイズ性が高いことも要求される。こうした構成の半導体モジュールの構成については、主回路ブロックと制御回路ブロックとを分離する直線状の分離帯上に帯状の導体領域にリードフレームを配設することが従来技術として知られている。（例えば、特許文献１参照、図５）これにより、主回路で発生する電磁ノイズから制御回路の誤動作を防止することができる。
特開２０００−１３３７６８号公報
一般に、複数の半導体素子を搭載する半導体モジュールでは、各素子から発生する電磁ノイズの影響を最小限に抑えることが必要である。
しかしながら、従来技術は、主回路ブロックと制御回路ブロックとを分離する構成であるが、帯状のリードフレームが１本で長く、吊りリードが必要なため、不安定で製造容易性に懸念があるという課題がある。
また、直線状の分離帯上に帯状のリードフレーム形成しているため、開いている脇から電磁ノイズが侵入する懸念があるという課題がある。
従って、本発明は、上述した課題を解決するためになされたものであり、製造容易なリードフレームと周囲から電磁ノイズの入り難い半導体モジュールを提供することを目的とする。

上述の課題を解決するために、本発明は、以下に掲げる構成とした。
本発明のリードフレームは、ダイパッドと内部リードと支持リードと外部リードと外周枠を有するシードフレームにおいて、ダイパッドの周囲を囲んでいるリード帯体を備えるものである。
また、本発明の半導体モジュールは、リードフレームにパワー半導体素子と制御半導体素子を搭載し、リードフレームの不要部分を切断除去して得られる樹脂封止型半導体モジュールにおいて、パワー半導体素子を搭載するリードフレームのダイパッドの周囲を囲んでいるリード帯体を備えるものである。
また、リード帯体は、環状形状で、ハイサイド用パワー半導体素子を囲い、接地端子1本のみと連結されているものである。
本発明は、リード帯体は、環状で外部端子に繋がっているので、吊りピンを使用せずに製造容易なリードフレームを提供することができる効果を奏する。
また、電磁ノイズの影響を受けやすいパワー半導体素子を搭載したダイパッドをリード帯体で囲っているリードフレームを用いるので、電磁ノイズの影響を減らし安定した動作を得る半導体モジュールを提供することができる効果を奏する。
本発明の実施例１に係るリードフレームの平面図である。 本発明の実施例１に係るリードフレーム組立体の平面図である。 本発明の実施例１に係る半導体モジュールの平面図である。 本発明の実施例２に係る半導体モジュールの透視平面図である。
以下、本発明を実施するための形態について、図を参照して詳細に説明する。ただし、本発明は以下の記載に何ら限定されるものではない。
以下、図面を参照して本発明の実施例１に係るリードフレームと半導体モジュールを説明する。図１は、本発明の実施例１に係るリードフレームの平面図である。
図１に示すように、リードフレーム１は、ダイパッド２、３、４と内部リード５、支持リード６、外部リード７、タイバー８、フレーム枠９、リード帯体１０とで構成されている。半導体に用いられるリードフレーム１は、一般的に、平板状の金属板からプレス加工によって製造される。例えば、リードフレーム１は、銅または銅合金で０．４ｍｍの板厚が使用できる。ここでは、後述する半導体モジュールひとつ分のパターンを表している。実際のリードフレームとしては、このパターンが複数個連結されている。
ダイパッド２、３、４は、半導体素子等を搭載するための面積を有している。ダイパッド２は、ローサイド用ダイパッドである。ダイパッド３は、ハイサイド用ダイパッドである。ダイパッド４は、制御用ダイパッドである。
内部リード５は、一方の端部を有し、ワイヤボンディング部として使用する。もう一方の端部はタイバー８へ連結している。
支持リード６は、一方の端部をそれぞれのダイパッド２、３、４へ連結しており、もう一方の端部はタイバー８へ連結している。これによって、各ダイパッドを支えている。
外部リード７は、一方の端部はタイバー８を介して、内部リード５と支持リード６に連結されている。もう一方の端部はフレーム枠に連結されている。この部位は半導体モジュールの外部端子となる。
タイバー８は、内部リード５、支持リード６と外部リード７を連結保持しており、フレーム枠９に連結している。これにより機械的に固定されている。
フレーム枠９は、リードフレーム１の外周部に位置し、タイバー８と共にリードフレーム１のパターンを囲って連結保持している。
リード帯体１０は、ダイパッド３の外周を囲うようにして、タイバー８に連結され、外部リード７を通りフレーム枠９に連結されている。囲っているので、タイバー８と外部リード７には２箇所連結されている。これによりハイサイド側ダイパッドを独立させている。
図２は、本発明の実施例１に係るリードフレーム組立体の平面図である。図２に示すように、リードフレーム組立体１１は、パワー半導体素子１２をダイパッド２に、パワー半導体素子１３をダイパッド３に、制御半導体素子１４をダイパッド４にはんだ付け等（図示せず）で搭載している。その後、各半導体素子の表面電極と内部リード５の一方の端部とをワイヤボンディング装置により、金細線等のワイヤ（図示せず）で配線し、電気的に接続している。
パワー半導体素子１２は、ローサイド側ＭＯＳで外形寸法は１．８ｍｍＸ３．０ｍｍである。ＮチャネルＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：金属酸化膜半導体電界効果トランジスタ）である。３つの素子がそれぞれ独立したダイパッド２に搭載されている。
同様に、パワー半導体素子１３は、ハイサイド側ＭＯＳで外形寸法は１．８ｍｍＸ３．０ｍｍである。３つの素子が共通したダイパッド３に搭載されている。
制御半導体素子１４は、ＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）で外形寸法は３．７ｍｍＸ２．５ｍｍと２．７ｍｍＸ２．２ｍｍである。ローサイド側とハイサイド側に分かれている。
その後、トランスファーモールド装置によって、樹脂封止し、モールド樹脂１５が形成される。樹脂封止はパワー半導体素子１２、１３と制御半導体素子１４が搭載されたダイパッド２、３、４と、内部リード５、リード帯体１０を覆うように樹脂封止し、外部リード７、タイバー８、フレーム枠９は外に出している。例えば、モールド樹脂１５は、熱硬化性エポキシ樹脂が使用できる。
その後、リードフレーム１の保持部であり、不要な部位であるタイバー８とフレーム枠９を切断除去する。ここでは矩形状のモールド樹脂１５から外部リード７が突出している。この外部リード７は、電気的な入出力の外部端子として使用され、基板実装に適した形状にリードフォーミングされる。（図示省略）
以上により、図３に示す半導体モジュール２１が完成する。図３では、説明のために、樹脂モールド１５内部のリード帯体１０とダイパッド３を破線で示した状態としている。
次に、上述の実施例１に係るリードフレーム１と半導体モジュール２１の効果を説明する。
本発明の実施例１に係るリードフレーム１は、ダイパッド３の周囲を囲んでいるリード帯体１０を備えている。これにより、リードフレームにおいて、リードフレームパターンと一体化し、外部リードに連結されたリード帯体を挿入しているので、プレス加工の打ち抜き時に同時に製造ができるので、安定したリードフレームを容易に製造することが可能である。
本発明の実施例１に係る半導体モジュール２１は、パワー半導体素子１３を搭載するリードフレーム１のダイパッド３の周囲を囲んでいるリード帯体１０を備えている。これにより、半導体モジュールにおいて、ハイサイド側ＭＯＳは、高電圧ダイパッド（電源端子）であり、ハイサイド側ＭＩＣはコモンダイパッド（共通端子）に実装されている。それぞれＭＯＳＦＥＴとＭＩＣのＵＶＷ相が別々にスイッチング動作を行った際に、ＭＯＳＦＥＴから電磁ノイズが伝搬し、ハイサイド側ＭＩＣの誤動作を招く可能性がある。そこで、高電圧ダイパッドとコモンダイパッドの間に、リード帯体を挿入しているので、電磁ノイズを吸収する事で、ＭＩＣの安定動作を図ることが可能である。
また、ハイサイド側に外部からの電磁ノイズが入りやすいので、ハイサイド側を最小限で囲う、パワー半導体素子の受ける電磁ノイズ影響を減らすことが可能である。
また、リード帯体は、パワー半導体素子のハイサイドダイパッドのみを囲っている環状形状であるので、ハイサイド側ＭＩＣは、対ＣＯＭに対して動作するロジック部分と、対高圧電位に対して動作するハイサイド島(フローティング部)を兼ね備える。この2つの異なる電位を元に1つのＭＩＣを安定動作させるために、フローティングフレームの環状によるＭＯＳ部の安定化が必要となり、磁界の発生によるＭＯＳの安定動作で、電磁ノイズの発生を抑制することが可能である。
また、リード帯体は、環状形状で接地端子1本のみと連結されているので、リード帯体に流れる電流を１方向とすることができる。また、環状の中心にあるハイサイド側ダイパッド（高圧部位）を囲うことにより、ハイサイド側ダイパッドに発生する磁場をリードフレームに垂直な方向に発生させることができる。これにより、ＭＯＳのチャネルに対して垂直方向の磁場となり、チャネルの形成を安定させる働きを取ることが可能である。
上述のように、本発明を実施するための形態を記載したが、この開示から当業者には様々な代替実施の形態、実施例が可能であることが明らかになるはずである。
上述の例では、接地端子を１本としたが、実装基板の回路状況に応じ、２本としてもよい。この場合、実装基板で環状回路にする。また、内部回路でプラス電位に固定してもよい。
また、パワー半導体素子と制御半導体素子を直線的な配置としたが、略一平面に配置してもよい。例えば、実施例２として、図４に示すような半導体モジュール３１とすることができる。半導体素子を入り組むように配置すれば、リードフレームのパターンを面積的に縮小することができる。これにより、直線状に分かれて半導体素子を配置していないので、レイアウト設計に余裕がでる。これにより、その他の半導体部品を搭載することができ、パッケージのさらなる小型化が可能である。図４では、説明のために、リード帯体１０をクロスハッチし、モールド樹脂１５の内部を透視した状態としている。
ここでは、その他搭載部品として、保護半導体素子１８のダイオード（１．２ｍｍＸ１．２ｍｍ）が搭載されている。電気的配線には、ワイヤ１６を使用しており、金細線で直径３５ミクロンが使用されている。さらに、パッケージは長方形形状で短手方向端面にネジ止め部１７を備えている。これにより、放熱板等への接合が容易におこなえる。
１、リードフレーム
２、ダイパッド（ローサイド用ダイパッド）
３、ダイパッド（ハイサイド用ダイパッド）
４、ダイパッド（制御用ダイパッド）
５、内部リード
６、支持リード
７、外部リード
８、タイバー
９、フレーム枠
１０、リード帯体
１１、リードフレーム組立体
１２、パワー半導体素子（ローサイド）
１３、パワー半導体素子（ハイサイド）
１４、制御用半導体素子
１５、モールド樹脂
１６、ワイヤ
１７、ネジ止め部
１８、保護半導体素子（ダイオード）
２１、３１、半導体モジュール

Claims (4)

  1. ダイパッドと内部リードと支持リードと外部リードとフレーム枠を有するリードフレームにおいて、ダイパッドの周囲を囲んでいるリード帯体を備えることを特徴とするリードフレーム。
  2. 前記リードフレームにパワー半導体素子と制御半導体素子を搭載し、前記リードフレームの不要部分を切断除去して得られる樹脂封止型半導体モジュールにおいて、前記パワー半導体素子を搭載する前記リードフレームのダイパッドの周囲を囲んでいるリード帯体を備えることを特徴とする半導体モジュール。
  3. 前記リード帯体は、環状形状であることを特徴とする請求項２に記載の半導体モジュール。
  4. 前記パワー半導体素子は、ハイサイド用パワー半導体素子であって、前記リード帯体は、接地端子1本のみと連結されていることを特徴とする請求項２または請求項３に記載の半導体モジュール。
JP2012049854A 2012-03-06 2012-03-06 リードフレーム及び半導体モジュール Pending JP2013187266A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012049854A JP2013187266A (ja) 2012-03-06 2012-03-06 リードフレーム及び半導体モジュール
CN2012201808515U CN202564280U (zh) 2012-03-06 2012-04-25 引线框架及半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012049854A JP2013187266A (ja) 2012-03-06 2012-03-06 リードフレーム及び半導体モジュール

Publications (1)

Publication Number Publication Date
JP2013187266A true JP2013187266A (ja) 2013-09-19

Family

ID=47213906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012049854A Pending JP2013187266A (ja) 2012-03-06 2012-03-06 リードフレーム及び半導体モジュール

Country Status (2)

Country Link
JP (1) JP2013187266A (ja)
CN (1) CN202564280U (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000536B (zh) * 2012-12-07 2016-01-20 天水华天微电子股份有限公司 一种智能功率模块的制备工艺
JP6673012B2 (ja) * 2016-05-26 2020-03-25 三菱電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN202564280U (zh) 2012-11-28

Similar Documents

Publication Publication Date Title
JP4489485B2 (ja) 半導体装置
JP5921055B2 (ja) 半導体装置
JP5272191B2 (ja) 半導体装置および半導体装置の製造方法
US9202765B2 (en) Semiconductor device
CN105470245B (zh) 半导体器件
KR20120008480A (ko) 반도체장치
WO2014103133A1 (ja) 半導体装置
KR20150140600A (ko) 전력용 반도체장치
CN110226226B (zh) 由层叠的两个串联连接的芯片形成的集成电路
US20140210061A1 (en) Chip arrangement and chip package
JP2011129875A (ja) 半導体装置及びそのリードフレーム
JP5481104B2 (ja) 半導体装置
JP4985809B2 (ja) 半導体装置
US9754862B2 (en) Compound semiconductor device including a multilevel carrier
JP2007027404A (ja) 半導体装置
WO2014192348A1 (ja) 半導体装置
JP5123966B2 (ja) 半導体装置
JP2013187266A (ja) リードフレーム及び半導体モジュール
JPWO2015004832A1 (ja) パワーモジュール
JP2010258366A (ja) 半導体装置
US8519546B2 (en) Stacked multi-die electronic device with interposed electrically conductive strap
JP2011199039A (ja) 半導体装置
JP2017069351A (ja) 半導体装置
JP2013187267A (ja) 半導体モジュール
JP2013187268A (ja) 半導体モジュール