JP2015072973A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2015072973A JP2015072973A JP2013207229A JP2013207229A JP2015072973A JP 2015072973 A JP2015072973 A JP 2015072973A JP 2013207229 A JP2013207229 A JP 2013207229A JP 2013207229 A JP2013207229 A JP 2013207229A JP 2015072973 A JP2015072973 A JP 2015072973A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- semiconductor device
- manufacturing
- surface roughness
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】コンタクト用のトレンチを有する半導体装置において、コンタクト用のトレンチに充填される電極の接触抵抗を低減させ、小型化に有利な半導体装置及びその製造方法を提供すること。
【解決手段】半導体基板20の表層部に形成されているコンタクト用のトレンチ30を有する半導体装置1であって、トレンチ30の底面及び側面の表面粗さが、トレンチ30の上表面の表面粗さよりも大きいことを特徴とする。
【選択図】図1
【解決手段】半導体基板20の表層部に形成されているコンタクト用のトレンチ30を有する半導体装置1であって、トレンチ30の底面及び側面の表面粗さが、トレンチ30の上表面の表面粗さよりも大きいことを特徴とする。
【選択図】図1
Description
本明細書で開示される技術は、コンタクト用のトレンチが形成されている半導体装置及びその製造方法に関する。
特許文献1は、半導体基板の表層部にコンタクト用のトレンチが形成されている半導体装置を開示する。ソース電極は、コンタクト用のトレンチ内に充填されている。これにより、ソース電極の接触面積が増加するので、ソース電極の接触抵抗が低減する。
さらに、特許文献2は、熱処理を利用して、コンタクト用のトレンチの底面にステップバンチングを生じさせる技術を開示する。これにより、コンタクト用のトレンチの底面の表面粗さが増加するので、コンタクト用のトレンチの底面におけるソース電極の接触抵抗がさらに低減する。
特許文献2で提案される技術では、ステップバンチングが半導体基板の法線方向の表面に選択的に形成されるので、コンタクト用のトレンチの底面の表面粗さは増加するものの、コンタクト用のトレンチの側面の表面粗さは増加しない。したがって、特許文献2の技術では、コンタクト用のトレンチの側面におけるソース電極の接触抵抗を十分に低下させることが難しい。このため、特許文献2の技術では、ソース電極とn型ソース領域の接触抵抗を低下させるために、コンタクト用のトレンチの上表面にもステップバンチングが形成され、この部分でソース電極とn型ソース領域の接触抵抗を低減させている。このように、特許文献2の技術では、ソース電極とn型ソース領域との接触抵抗を低下させるために、コンタクト用のトレンチの上表面にもある程度の接触領域を確保する必要があり、小型化を妨げる要因となっている。
本明細書では、コンタクト用のトレンチを有する半導体装置において、コンタクト用のトレンチに充填される電極の接触抵抗を低減させ、小型化に有利な半導体装置及びその製造方法を提供することを目的としている。
本明細書で開示される技術は、トレンチの側面の表面粗さを増加させることを特徴とする。これにより、コンタクト用のトレンチの側面における電極の接触抵抗が大きく低下し、コンタクト用のトレンチの上表面に電極の接触領域を大きく確保する必要性を低下させる。これにより、小型化に有利な半導体装置及びその製造方法が提供される。
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
(第1特徴)本明細書で開示される半導体装置の製造方法は、トレンチ形成工程と表面粗さ増加工程を備える。トレンチ形成工程では、半導体基板の表層部にコンタクト用のトレンチを形成する。表面粗さ増加工程では、トレンチの側面の表面粗さを増加させる。ここで、トレンチ形成工程と表面粗さ増加工程は、別個の独立した工程であってもよく、同時に実施されてもよい。トレンチの側面の表面粗さを増加させることで、コンタクト用のトレンチの側面における電極の接触抵抗が大きく低下し、コンタクト用のトレンチの上表面に電極の接触領域を大きく確保する必要性を低下させる。これにより、小型化に有利な半導体装置及びその製造方法が提供される。
(第2特徴)第1特徴の製造方法において、表面粗さ増加工程は、トレンチ形成工程の後に実施されてもよい。即ち、トレンチ形成工程と表面粗さ増加工程は、別個の独立した工程である。この製造方法では、コンタクト用のトレンチを形成した後に、コンタクト用のトレンチの側面の表面粗さを増加させるための工程をさらに実施するので、コンタクト用のトレンチの側面の表面粗さが増加する。
(第3特徴)第2特徴の製造方法において、表面粗さ増加工程の後に、トレンチ内に電極を充填する充填工程をさらに備えていてもよい。この場合、表面粗さ増加工程は、(1)トレンチの側面に接触する被シリサイド膜を形成することと、(2)被シリサイド膜を形成した後に、熱処理を実施することと、(3)熱処理を実施した後に、被シリサイド膜を除去することと、を有していてもよい。ここで、電極の材料は、低抵抗な金属が好ましい。具体的には、電極の材料は、アルミニウムを含むのが好ましく、アルミニウムとニッケルを含むアルミニウム合金であってもよい。また、電極は、複数の層が積層していてもよい。このような積層電極は、アルミニウム層、アルミニウム合金層、チタン層、ケイ化タンタル層、白金層等の金属層を有していてもよい。被シリサイド膜の材料は、半導体基板の半導体材料との間でシリサイド化が生じるものである。被シリサイド膜の材料は、電極の材料よりも半導体基板の半導体材料との間でシリサイド化が活発に生じるものが好ましい。例えば、表面粗さ増加工程を備えない製造方法であっても、トレンチに充填される電極がシリサイド化することで、トレンチの底面及び側面の表面粗さが増加することがある。本明細書で開示される技術は、このような場合に比してトレンチの底面及び側面の表面粗さをより増加させるために、被シリサイド膜を利用して表面粗さ増加工程を実施することを特徴としている。このため、表面粗さ増加工程で用いられる被シリサイド膜は、電極の材料よりも半導体基板の半導体材料との間でシリサイド化が活発に生じるものが好ましい。具体的にはニッケル、チタン、タンタル、白金、又はクロムが好ましく、特に、ニッケルが望ましい。
(第4特徴)第2特徴の製造方法において、表面粗さ増加工程は、トレンチの側面をウェットエッチングすることを有していてもよい。トレンチの側面をウェットエッチングすることにより、特定の極性面のみがエッチングされるという現象が生じて、表面粗さが増加する。ウェットエッチングでは、水酸化カリウム、フェリシアン化カリウム、又はアルカリ水溶液が用いられるのが好ましく、特に、水酸化カリウムが用いられるのが望ましい。
(第5特徴)第2特徴の製造方法において、表面粗さ増加工程は、トレンチの側面にレーザーアニール処理を実施することを有していてもよい。レーザーアニール処理を実施すると、結晶格子の転位及び/又は表面蒸発という現象が生じて、表面粗さが増加する。
(第6特徴)第1特徴の製造方法において、トレンチ形成工程及び表面粗さ増加工程が、同時に実施されてもよい。この場合、トレンチ形成工程及び表面粗さ増加工程は、半導体基板の表面にマスクを形成することと、マスクの表面にレジストをパターニングすることと、レジストを熱処理することと、レジストの開口に露出するマスクを除去することと、マスクの開口に露出する半導体基板の表層部にコンタクト用のトレンチを形成することと、を有していてもよい。この製造方法では、レジストを熱処理することによってレジストが収縮し、レジストの開口を画定するエッジ部が変形する。このため、コンタクト用のトレンチの側面にはレジストのエッジ部の変形が転写されるので、コンタクト用のトレンチの側面の表面粗さが増加する。
(第7特徴)本明細書で開示される半導体装置は、半導体基板の表層部に形成されているコンタクト用のトレンチを有する。トレンチの底面及び側面の表面粗さが、トレンチの上表面の表面粗さよりも大きい。
図1に示されるように、半導体装置1は、縦型のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)であり、半導体基板20、半導体基板20の裏面に被膜されているドレイン電極12、半導体基板20の表層部に形成されている絶縁ゲート部14及び半導体基板20の表面に被膜されているソース電極18を備えている。
一例では、半導体基板20の材料が炭化珪素である。半導体基板20は、n+型のドレイン領域22、n-型のドリフト領域24、p型のベース領域26及びn+型のソース領域28を有している。半導体基板20の表層部には、ソース領域28を貫通してベース領域26に達するトレンチ30が形成されている。
ドレイン領域22は、半導体基板20の裏層部に位置しており、ドレイン電極12に接触している。一例では、ドレイン領域22は、1×1018〜1×1019cm-3の不純物濃度を有している。ドリフト領域24は、ドレイン領域22上に位置しており、ドレイン領域22とベース領域26を隔てている。ドリフト領域24は、エピタキシャル成長技術を利用して、ドレイン領域22の表面から結晶成長させて形成することができる。一例では、ドリフト領域24は、1×1016〜5×1016cm-3の不純物濃度を有している。
ベース領域26は、ドリフト領域24上に位置しており、ドリフト領域24とソース領域28を隔てている。ベース領域26は、p-型のメインベース領域26a及びp+型のベースコンタクト領域26bを含む。ベースコンタクト領域26bは、メインベース領域26aの表面の一部に位置しており、ソース電極18に接触している。ベースコンタクト領域26の不純物濃度は、メインベース領域26aの不純物濃度よりも濃い。メインベース領域26aは、エピタキシャル成長技術を利用して、ドリフト領域24の表面から結晶成長させて形成することができる。ベースコンタクト領域26bは、イオン注入技術を利用して、半導体基板20の表面から不純物を導入して形成することができる。一例では、メインベース領域26aは、1×1017〜2×1017cm-3の不純物濃度を有している。一例では、ベースコンタクト領域26bは、1×1018〜5×1019cm-3の不純物濃度を有している。
ソース領域28は、半導体基板20の表層部に位置しており、ソース電極18に接触している。ソース領域28は、エピタキシャル成長技術を利用して、メインベース領域26aの表面から結晶成長させて形成することができる。又は、ソース領域28は、イオン注入技術を利用して、メインベース領域26aの表面に形成することができる。一例では、ソース領域28は、5×1018〜1×1020cm-3の不純物濃度を有している。
一例では、ドレイン電極12の材料がアルミニウムとニッケルの合金である。ドレイン電極12は、ドレイン領域22にオーミック接触している。
絶縁ゲート部14は、半導体基板20の表面からソース領域28、メインベース領域26aを貫通してドリフト領域24に達するゲート用のトレンチ内に形成されている。絶縁ゲート部14は、ドリフト領域24とソース領域28を隔てているメインベース領域26aに対向している。絶縁ゲート部14は、ゲート絶縁膜13及びゲート絶縁膜13に被覆されているトレンチゲート電極15を有している。一例では、ゲート絶縁膜13の材料が酸化シリコン(SiO2)である。一例では、トレンチゲート電極14の材料がポリシリコンである。
一例では、ソース電極18の材料がアルミニウムとニッケルの合金である。ソース電極18は、トレンチ30内にも充填されており、トレンチ30内において、ベースコンタクト領域26b及びソース領域28にオーミック接触している。ソース電極18とトレンチゲート電極15は、層間絶縁膜16によって絶縁されている。
半導体装置1は、ドレイン電極12にソース電極18よりも高い電圧が印加され、且つトレンチゲート電極15に閾値電圧よりも高い電圧が印加されると、オン状態となる。オン状態では、絶縁ゲート部14が対向するメインベース領域26aに反転層が形成され、ドレイン電極12とソース電極18の間が導通する。一方、半導体装置1は、ドレイン電極12にソース電極18よりも高い電圧が印加され、且つトレンチゲート電極15に閾値電圧以下の電圧が印加されると、反転層が消失し、オフ状態となる。このように、半導体装置1は、トレンチゲート電極15に印加する電圧に基づいてオンとオフが切り換えられるスイッチング素子として機能する。
図2に示されるように、トレンチ30は、底面32、側面34及び上表面36で画定される。トレンチ30では、底面32及び側面34の表面粗さが、上表面36の表面粗さよりも大きい。なお、本明細書の「表面粗さ」とは、算術平均粗さRaのことをいう。トレンチ30の底面32の表面粗さが大きいので、ソース電極18とベースコンタクト領域26bの接触面積が増大し、ソース電極18とベースコンタクト領域26bの接触抵抗が低減される。同様に、トレンチ30の側面34の表面粗さが大きいので、ソース電極18とソース領域28の接触面積が増大し、ソース電極18とソース領域28の接触抵抗が低減される。
半導体装置1では、トレンチ30の側面34において、ソース電極18とソース領域28が低抵抗で接触することができる。このため、トレンチ30の上表面36において、ソース電極18とソース領域28が接触する領域を大きく確保する必要がない。半導体装置1は、小型化に有利な構造を有している。
半導体装置1の他の特徴を列記する。
(1)炭化珪素では、電極とp型領域の接触抵抗が極めて高くなる傾向にある。このため、p型領域であるベースコンタクト領域26bが露出するトレンチ30の底面32の表面粗さが大きいのが好ましい。具体的には、トレンチ30の底面32の表面粗さ(算術平均粗さRaである。)は、10nm以上であるのが望ましい。
(1)炭化珪素では、電極とp型領域の接触抵抗が極めて高くなる傾向にある。このため、p型領域であるベースコンタクト領域26bが露出するトレンチ30の底面32の表面粗さが大きいのが好ましい。具体的には、トレンチ30の底面32の表面粗さ(算術平均粗さRaである。)は、10nm以上であるのが望ましい。
(2)トレンチ30の側面34の表面粗さは、2nm以上であるのが望ましい。この表面粗さを有していれば、ソース電極18とソース領域28の接触抵抗が十分に低減され、トレンチ30の上表面36において、ソース電極18とソース領域28が接触する領域を大きく確保する必要がない。
(3)トレンチ30の底面32及び側面34の表面粗さは、絶縁ゲート部14のゲート用のトレンチの側面の表面粗さよりも大きい。絶縁ゲート部14のゲート用のトレンチの側面は、反転層が形成されるチャネル領域であり、この部分の表面粗さが小さいとオン抵抗が小さく抑えられる。
(4)図3に示されるように、ベースコンタクト領域26bがメインベース領域26aよりも深く形成されているのが好ましい。より好ましくは、ベースコンタクト領域26bが絶縁ゲート14よりも深く形成されているのが望ましい。このような深いベースコンタクト領域26bが設けられていると、絶縁ゲート14のゲート絶縁膜13、特にそのコーナー部における電界集中が緩和され、半導体装置1の耐圧が向上する。
以下、半導体装置1の製造方法を説明する。
(第1製造方法)
図4に示されるように、既知技術を利用して半導体基板20内に各半導体領域及び絶縁ゲート部14が形成された後に、半導体基板20の表面にマスク42がパターニングされる。マスク42には、コンタクト用のトレンチの形成範囲に対応して開口が形成されている。一例では、マスク42の材料が酸化シリコン(SiO2)である。
図4に示されるように、既知技術を利用して半導体基板20内に各半導体領域及び絶縁ゲート部14が形成された後に、半導体基板20の表面にマスク42がパターニングされる。マスク42には、コンタクト用のトレンチの形成範囲に対応して開口が形成されている。一例では、マスク42の材料が酸化シリコン(SiO2)である。
次に、図5に示されるように、ドライエッチング技術を利用して、マスク42から露出する半導体基板20の表層部がエッチングされ、トレンチ30が形成される。一例では、エッチングガスには六フッ化硫黄ガス(SF6)が用いられる。
次に、図6に示されるように、スパッタ技術を利用して、マスク42の表面及びトレンチ30の内壁に接触するニッケル膜44が形成される。なお、ニッケル膜44は、特許請求の範囲に記載の被シリサイド膜の一例である。ニッケル膜44の厚みは、ステップカバレッジにより、トレンチ30の側面よりも底面において大きくなる。ニッケル膜44が形成された後に、熱処理が実施される。一例では、熱処理の条件は、900℃、30分である。これにより、トレンチ30の底面及び側面に被膜されているニッケル膜44がシリサイド化する。
次に、図7に示されるように、エッチング技術を利用して、ニッケル膜44及びレジスト42が除去される。ニッケル膜44は、先の熱処理によってシリサイド化しているので、ニッケル膜44が除去されると、トレンチ30の底面及び側面の表面が荒れ、トレンチ30の底面及び側面の表面粗さが増加する。前記したように、ニッケル膜44の厚みはトレンチ30の側面よりも底面において大きいので、トレンチ30の底面においてシリサイド化が活発であり、これにより、トレンチ30の底面の表面粗さが側面の表面粗さよりも大きくなる。その後、半導体基板20の表面にソース電極18が形成されると、図1に示される半導体装置1が完成する。
(第2製造方法)
図8に示されるように、半導体基板20内に各半導体領域及び絶縁ゲート部14が形成された後に、半導体基板20の表面にマスク46がパターニングされる。マスク46には、コンタクト用のトレンチの形成範囲に対応して開口が形成されている。一例では、マスク46の材料が酸化シリコン(SiO2)である。
図8に示されるように、半導体基板20内に各半導体領域及び絶縁ゲート部14が形成された後に、半導体基板20の表面にマスク46がパターニングされる。マスク46には、コンタクト用のトレンチの形成範囲に対応して開口が形成されている。一例では、マスク46の材料が酸化シリコン(SiO2)である。
次に、図9に示されるように、ドライエッチング技術を利用して、マスク46から露出する半導体基板20の表層部がエッチングされ、トレンチ30が形成される。一例では、エッチングガスには六フッ化硫黄ガス(SF6)が用いられる。
次に、図10に示されるように、水酸化カリウムのウェットエッチングが実施される。これにより、Si極性面のみがエッチングされるという現象が生じて、トレンチ30の底面及び側面の表面粗さが増加する。その後、エッチング技術を利用してマスク46が除去され、半導体基板20の表面にソース電極18が形成されると、図1に示される半導体装置1が完成する。
上記の第1製造方法及び第2製造方法に代えて、ドライエッチング技術を利用してトレンチ30を形成した後に、トレンチ30の側面及び底面に対してレーザーアニール処理を実施してもよい。レーザーが照射されると、トレンチ30の側面及び底面では結晶格子の転位及び/又は表面蒸発という現象が生じて、表面粗さを増加させることができる。
(第3製造方法)
図11に示されるように、半導体基板20内に各半導体領域及び絶縁ゲート部14が形成された後に、半導体基板20の表面にマスク48が形成され、そのマスク48の表面にレジスト49がパターニングされる。レジスト49には、コンタクト用のトレンチの形成範囲に対応して開口が形成されている。一例では、マスク48の材料が酸化シリコン(SiO2)である。
図11に示されるように、半導体基板20内に各半導体領域及び絶縁ゲート部14が形成された後に、半導体基板20の表面にマスク48が形成され、そのマスク48の表面にレジスト49がパターニングされる。レジスト49には、コンタクト用のトレンチの形成範囲に対応して開口が形成されている。一例では、マスク48の材料が酸化シリコン(SiO2)である。
レジスト49をパターニングした後に、熱処理が実施される。一例では、熱処理の条件は、150℃、30分である。熱処理が実施されると、レジスト49が熱収縮する。図12に示されるように、レジスト49が熱収縮すると、レジスト49の開口を確定するエッジ部49aが変形する。この例では、レジスト49のエッジ部49が、レジスト49の開口の長手方向に沿って湾曲するように変形する。なお、図12のXI-XI線に対応した断面図が、図11の断面図である。
次に、図13に示されるように、ドライエッチング技術を利用して、レジスト49から露出するマスク48がエッチングされる。一例では、エッチングガスにCF系ガスが用いられる。さらに、マスク48から露出する半導体基板20の表層部がエッチングされ、トレンチ30が形成される。一例では、エッチングガスには六フッ化硫黄ガス(SF6)が用いられる。上記したように、熱処理によってレジスト49のエッジ部49aが変形している。このため、トレンチ30の側面にはこの変形が転写されるので(この例では、図13の紙面奥行き方向に沿ってトレンチ30の側面が変形する)、トレンチ30の表面粗さが増加する。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。上記実施例では、MOSFETを例に説明したが、この例に代えて、IGBT(Insulated Gate Bipolar Transistor)であってもよい。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
12:ドレイン電極
14:絶縁ゲート
18:ソース電極
20:半導体基板
22:ドレイン領域
24:ドリフト領域
26:ベース領域
28:ソース領域
30:トレンチ
14:絶縁ゲート
18:ソース電極
20:半導体基板
22:ドレイン領域
24:ドリフト領域
26:ベース領域
28:ソース領域
30:トレンチ
Claims (9)
- 半導体装置の製造方法であって、
半導体基板の表層部にコンタクト用のトレンチを形成するトレンチ形成工程と、
前記トレンチの側面の表面粗さを増加させる表面粗さ増加工程と、を備える半導体装置の製造方法。 - 前記表面粗さ増加工程は、前記トレンチ形成工程の後に実施される請求項1に記載の半導体装置の製造方法。
- 前記表面粗さ増加工程の後に、前記トレンチ内に電極を充填する充填工程をさらに備えており、
前記表面粗さ増加工程は、
前記トレンチの側面に接触する被シリサイド膜を形成することと、
前記被シリサイド膜を形成した後に、熱処理を実施することと、
前記熱処理を実施した後に、前記被シリサイド膜を除去することと、を有する請求項2に記載の半導体装置の製造方法。 - 前記電極の材料がアルミニウムを含んでおり、
前記被シリサイド膜の材料がニッケルである請求項3に記載の半導体装置の製造方法。 - 前記表面粗さ増加工程は、
前記トレンチの側面をウェットエッチングすること、を有する請求項2に記載の半導体装置の製造方法。 - 前記ウェットエッチングでは、水酸化カリウムが用いられる請求項5に記載の半導体装置の製造方法。
- 前記表面粗さ増加工程は、
前記トレンチの側面にレーザーアニール処理を実施すること、を有する請求項2に記載の半導体装置の製造方法。 - 前記トレンチ形成工程及び表面粗さ増加工程は、
前記半導体基板の表面にマスクを形成することと、
前記マスクの表面にレジストをパターニングすることと、
前記レジストを熱処理することと、
前記レジストの開口に露出する前記マスクを除去することと、
前記マスクの開口に露出する前記半導体基板の表層部にコンタクト用の前記トレンチを形成することと、を有する請求項1に記載の半導体装置の製造方法。 - 半導体基板の表層部に形成されているコンタクト用のトレンチを有する半導体装置であって、
前記トレンチの底面及び側面の表面粗さが、前記トレンチの上表面の表面粗さよりも大きい半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013207229A JP2015072973A (ja) | 2013-10-02 | 2013-10-02 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013207229A JP2015072973A (ja) | 2013-10-02 | 2013-10-02 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015072973A true JP2015072973A (ja) | 2015-04-16 |
Family
ID=53015164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013207229A Pending JP2015072973A (ja) | 2013-10-02 | 2013-10-02 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015072973A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018195798A (ja) * | 2017-05-16 | 2018-12-06 | 富士電機株式会社 | 半導体装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0496365A (ja) * | 1990-08-13 | 1992-03-27 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
JPH04293268A (ja) * | 1991-03-22 | 1992-10-16 | Sharp Corp | 半導体装置とその製造方法 |
JP2006041248A (ja) * | 2004-07-28 | 2006-02-09 | Shindengen Electric Mfg Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2006140239A (ja) * | 2004-11-11 | 2006-06-01 | Fuji Electric Device Technology Co Ltd | 半導体装置及びその製造方法 |
JP2011129769A (ja) * | 2009-12-18 | 2011-06-30 | Panasonic Corp | 窒化物半導体素子および窒化物半導体素子の製造方法 |
JP2011228504A (ja) * | 2010-04-20 | 2011-11-10 | Shindengen Electric Mfg Co Ltd | 半導体装置の製造方法及び半導体装置 |
-
2013
- 2013-10-02 JP JP2013207229A patent/JP2015072973A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0496365A (ja) * | 1990-08-13 | 1992-03-27 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
JPH04293268A (ja) * | 1991-03-22 | 1992-10-16 | Sharp Corp | 半導体装置とその製造方法 |
JP2006041248A (ja) * | 2004-07-28 | 2006-02-09 | Shindengen Electric Mfg Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2006140239A (ja) * | 2004-11-11 | 2006-06-01 | Fuji Electric Device Technology Co Ltd | 半導体装置及びその製造方法 |
JP2011129769A (ja) * | 2009-12-18 | 2011-06-30 | Panasonic Corp | 窒化物半導体素子および窒化物半導体素子の製造方法 |
JP2011228504A (ja) * | 2010-04-20 | 2011-11-10 | Shindengen Electric Mfg Co Ltd | 半導体装置の製造方法及び半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018195798A (ja) * | 2017-05-16 | 2018-12-06 | 富士電機株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5639926B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP5584823B2 (ja) | 炭化珪素半導体装置 | |
JP2016040844A (ja) | トレンチゲート型半導体装置の製造方法 | |
WO2014115253A1 (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP5145694B2 (ja) | SiC半導体縦型MOSFETの製造方法。 | |
TW201044576A (en) | Enhancement mode GaN HEMT device and method for fabricating the same | |
TW201242022A (en) | Transistors with high concentration of boron doped germanium | |
JP2007165657A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2018082114A (ja) | 半導体装置の製造方法 | |
JP2015185700A (ja) | 半導体装置 | |
JP6269819B2 (ja) | 半導体装置及びその製造方法 | |
JP2018182032A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP6125420B2 (ja) | 半導体装置 | |
JP5556863B2 (ja) | ワイドバンドギャップ半導体縦型mosfet | |
JP5679821B2 (ja) | 半導体装置およびその製造方法 | |
WO2015001863A1 (ja) | 炭化珪素半導体装置の製造方法 | |
JP7031238B2 (ja) | 窒化物半導体装置とその製造方法 | |
JP2009123944A (ja) | 半導体装置及びその製造方法 | |
JP2010027833A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP5707763B2 (ja) | 半導体装置の製造方法 | |
JP2009016480A (ja) | 半導体装置、及び半導体装置の製造方法 | |
TW201310546A (zh) | 半導體裝置之製造方法 | |
TWI458022B (zh) | 低閘極電荷的溝槽式功率半導體製造方法 | |
JP4676708B2 (ja) | 半導体装置の製造方法 | |
JP2015072973A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160407 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170221 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170815 |