JP2015060007A - 逆システム設計方法、逆システム設計装置及びプログラム - Google Patents

Abstract

【課題】制御対象システムに配置される制御点に対し、優先順位に応じた精度の信号を提示可能な逆システム設計方法、逆システム設計装置及びプログラムを提供する。【解決手段】逆システム設計装置１は、所望の近似精度の優先順位に対応した制御点の集合毎に、打ち切り特異値分解により、逆行列Ｇk-1に対する切り詰め後の逆行列Ｇ#k-1における出力側の基底Ｖ#k、特異値行列Σ#k-1及び入力側の基底Ｕ#kHを計算する。そして、制御点の集合における切り詰め後の行列を合成し、全体の逆行列Ｇ-1を形成する。具体的には、初期の制御点の集合から処理を開始し、再帰的に制御点の集合を追加する。制御点の集合毎の処理において、近似精度の優先順位が反映された閾値を変更することで、所望の近似精度を得るための逆行列Ｇ#k-1を形成する。反復する再帰処理が終了した後、逆行列Ｇ-1を形成する。【選択図】図８

Description

本発明は、音響システム等の制御システムを構築する技術に関し、特に、制御対象となるシステムとは逆の特性を有する逆システムを設計する方法、装置及びプログラムに関する。

従来、音響システム等の制御システムを構築するために、逆システムを用いることが知られている。逆システムとは、制御対象となるシステムの逆の特性を有するシステムである。所定の目的に応じた逆システムを適切に設計することにより、所望の制御システムを構築することができる。

〔逆システム〕
図１３及び図１４は、逆システムを説明する概念図である。図１３及び図１４において、システム１００は、信号Ｘ_inを入力して信号Ｘ_outを出力し、システム１０１は、信号Ｙ_inを入力して信号Ｙ_outを出力するものとし、システム１０１を制御対象となるシステム（制御対象システム）Ｂとする。

図１３を参照して、制御対象システムＢであるシステム１０１は、システム１００により出力される信号Ｘ_outを信号Ｙ_inとして入力する。このようなシステム１００，１０１において、システム１０１により出力される信号Ｙ_outを、システム１００に入力する信号Ｘ_inに一致または近似させる場合、システム１００は、制御対象システムＢであるシステム１０１の逆システムＡとなる。

また、図１４を参照して、システム１００は、制御対象システムＢであるシステム１０１により出力される信号Ｙ_outを信号Ｘ_inとして入力する。このようなシステム１００，１０１において、システム１００により出力される信号Ｘ_outを、システム１０１に入力する信号Ｙ_inに一致または近似させる場合も、システム１００は、制御対象システムＢであるシステム１０１の逆システムＡとなる。

図１５は、多入力多出力の逆システムを説明する概念図である。図１５は、図１３に示した１入力１出力のシステム１００，１０１を多入力多出力のシステムに拡張したものである。システム１０２は、信号Ｘ_in1，Ｘ_in2，・・・，Ｘ_inNを入力して信号Ｘ_out1，Ｘ_out2，・・・，Ｘ_outMを出力し、システム１０３は、信号Ｙ_in1，Ｙ_in2，・・・，Ｙ_inMを入力して信号Ｙ_out1，Ｙ_out2，・・・，Ｙ_outNを出力するものとし、システム１０３を制御対象システムＢとする。

図１５に示すように、制御対象システムＢであるシステム１０３は、システム１０２により出力される信号Ｘ_out1，Ｘ_out2，・・・，Ｘ_outMを信号Ｙ_in1，Ｙ_in2，・・・，Ｙ_inMとしてそれぞれ入力する。このようなシステム１０２，１０３において、システム１０３により出力される信号Ｙ_out1，Ｙ_out2，・・・，Ｙ_outNを、システム１０２に入力する信号Ｘ_in1，Ｘ_in2，・・・，Ｘ_inNに一致または近似させる場合、システム１０２は、制御対象システムＢであるシステム１０３の逆システムＡとなる。

図１３において、制御対象システムＢであるシステム１０１により出力される信号Ｙ_outを、逆システムであるシステム１００に入力される信号Ｘ_inに一致させることが、逆システムを設計する目的となる。この場合の出力を観察する地点を制御点という。図１３において、制御対象システムＢであるシステム１０１により出力される信号Ｙ_outを観察する地点が制御点となる。同様に、図１５では、制御対象システムＢであるシステム１０３により出力される信号Ｙ_out1，Ｙ_out2，・・・，Ｙ_outNを観察する地点が制御点となる。ここで、図１３に示した制御対象システムＢであるシステム１０１の入力点、すなわち制御点へ信号Ｙ_inを提示する地点を提示点とする。図１５に示した制御対象システムＢであるシステム１０３の各入力点、すなわち各制御点へ信号Ｙ_in1，Ｙ_in2，・・・，Ｙ_inMを提示する地点を提示点とする。

〔音響システム〕
次に、音響システムの例を挙げて、制御対象システム及び逆システムについて説明する。音響システムでは、音場再現または室内残響除去等の処理のために、逆システムが用いられる。制御対象システムは、音場再現が行われる音場または残響が除去される室内の音場である。

図１６は、音響システムにおいて、聴取音場を制御対象システムとした場合の制御対象システム及び逆システムを説明する概念図であり、図１５に示した多入力多出力のシステム１０２，１０３に対応している。図１６に示すように、音場再現の処理を行うための制御システムを構築する場合には、聴取音場が制御対象システムＢとなる。制御対象システムＢであるシステム１０３は聴取音場であり、５台のスピーカ１０４−１〜１０４−５及び２本のマイクロホン１０５−１，１０５−２が配置されている。制御したい聴取位置（マイクロホン１０５−１，１０５−２の位置）が制御点となる。

聴取音場内に配置されたスピーカ１０４−１〜１０４−５から再生される音響信号により制御が行われるとすると、これらのスピーカ１０４−１〜１０４−５へ入力される音響信号が制御対象システムＢへの入力信号となる。

音場再現では、スピーカ１０４−１〜１０４−５を二次音源といい、制御対象システムＢであるシステム１０３は、各二次音源から制御点への音響伝搬を示す指標である伝達関数によって近似的にモデル化される。この場合、制御対象システムＢは、制御点×二次音源の伝達関数のマトリクス（伝達関数行列）として表現される。図１６の例では、制御点の数（マイクロホン１０５−１，１０５−２の数）は２であり、二次音源であるスピーカ１０４−１〜１０４−５の数は５であるから、制御対象システムＢは、２×５＝１０の要素からなる行数２及び列数５の伝達関数行列として表現される。

これらの制御点に対して所望の音響信号を提示する場合、逆システムＡであるシステム１０２を適切に設計した後に、逆システムＡに所望の音響信号を入力すればよい。制御対象システムＢが伝達関数行列としてモデル化される場合、逆システムＡは、この伝達関数行列の逆行列を用いて設計される。一般に、制御対象システムＢが行列としてモデル化される場合、逆システムＡは、その行列の逆行列を用いて設計される。特に、その要素が実数の場合、逆行列は数値計算により求めることができる。

この逆システムＡを一意に決定するためには、制御対象システムＢのモデルとなる行列が正方、すなわち制御対象システムＢにおいて入力信号の数と出力信号の数が同じである必要がある。図１６に示した音響システムの場合、二次音源と制御点とが同数である必要がある。言い換えれば、二次音源の数が決まっている場合、それと同数の制御点における音響信号しか制御することができないことを意味している。

制御対象システムＢにおいて入力信号の数よりも出力信号の数が多い場合、一般には解なしとなる。このような制御対象システムに対して近似的に逆システムを設計するには、最小二乗法等が用いられる。このようなシステムを、優決定系という。

一方、図１６に示したように、制御対象システムＢにおいて出力信号の数よりも入力信号の数が多い場合、解は一意とならない。このような制御対象システムに対して逆システムを設計するには、通常、最小二乗ノルム解等が用いられる。このようなシステムを、劣決定系という。

このような優決定系または劣決定系にて得られる逆行列は、疑似逆行列と呼ばれる。例えば、音響信号を局所再生するために、疑似逆行列を計算することで伝達関数行列の逆行列を得る局所再生装置が提案されている（特許文献１を参照）。また、複数のスピーカに対応して設定した聴取領域の制御を行う際に、目的音と入力信号との間の関係を行列で表わし、疑似逆行列を計算する音響信号処理装置が提案されている（特許文献２を参照）。

特開２０１３−１１０４９５号公報 特開２０１３−１０２３８９号公報

前述のとおり、制御対象システムにおいて入力信号の数よりも出力信号の数が多い優決定系では、制御対象システムの伝達関数行列の逆行列を計算するために、最小二乗法等が用いられる。従来の最小二乗法は、全ての制御点における誤差の二乗和が最小となる近似解を与えるものである。これは、制御点全体（制御範囲全体）について、誤差がほぼ均等に分布し、近似精度が同じになることを意味する。

しかしながら、制御点全体に対して同じ近似精度の信号を提示する逆システムを設計するのではなく、制御点毎に異なる近似精度の信号を提示可能な逆システムを設計することが所望されていた。すなわち、制御点毎に優先順位を設け、優先順位の高い制御点に対して近似精度の高い信号を提示し、優先順位の低い制御点に対して近似精度の低い信号を提示可能な逆システムを設計することが所望されていた。従来の最小二乗法では、優先順位を考慮した逆行列を計算することができないことから、結果として、制御点毎の優先順位を考慮した逆システムを設計することができないという問題があった。

例えば、図１６に示した音響システムにおける音場再現の制御対象システムＢにおいて、部屋の中央付近の制御点では、音響信号をできるだけそのままに、すなわち精度高く提示し、それ以外のできる限り広い範囲の制御点では、音響信号をほどほどの精度で提示するための逆システムを設計したいという要望がある。しかしながら、従来の最小二乗法を用いて逆行列を計算すると、全ての制御点に対して同じ近似精度で音響信号を提示することになるから、前述の要望を満たす逆システムを設計することができない。

そこで、本発明は前記課題を解決するためになされたものであり、その目的は、制御対象システム内の制御点に対し、優先順位に応じた精度の信号を提示可能な逆システム設計方法、逆システム設計装置及びプログラムを提供することにある。

前記目的を達成するために、請求項１の逆システム設計方法は、所定数の制御点と前記所定数の制御点へ信号をそれぞれ提示する所定数の提示点とにより構成される制御対象システムの伝達関数行列を形成し、前記伝達関数行列の逆行列を形成する逆システム設計装置による逆システム設計方法において、前記逆システム設計装置が、記憶部、伝達関数行列形成部、特異値分解部、逆行列特異値計算部、閾値処理／打ち切り数決定部、切り詰め部、追加制御点決定部及び逆行列形成部を備え、前記記憶部には、前記制御点毎に前記所定数の提示点との間の伝達関数が設定された伝達関数テーブル、及び、前記所定数の制御点に含まれる単数の制御点及び複数の制御点毎に閾値が設定された閾値テーブルが格納されている場合に、前記伝達関数行列形成部が、前記記憶部に格納された伝達関数テーブルから、前記所定数の提示点と同数の制御点についての伝達関数を読み出し、前記同数の制御点を初期の制御点として、前記初期の制御点と前記所定数の提示点との間の正方の伝達関数行列を形成する第１のステップと、前記特異値分解部が、特異値分解により、前記伝達関数行列における出力側の基底、特異値行列及び入力側の基底を生成する第２のステップと、前記逆行列特異値計算部が、前記伝達関数行列における出力側の基底、特異値行列及び入力側の基底に基づいて、前記伝達関数行列の逆行列における出力側の基底、特異値行列及び入力側の基底を生成する第３のステップと、前記閾値処理／打ち切り数決定部が、前記記憶部に格納された閾値テーブルから、前記初期の制御点の集合についての閾値を読み出し、前記伝達関数行列における特異値行列を構成するそれぞれの特異値に対する閾値処理により、打ち切り数を決定する第４のステップと、前記切り詰め部が、前記逆行列における出力側の基底、特異値行列及び入力側の基底に対し、前記打ち切り数に応じてそれぞれ切り詰める打ち切り処理を行い、切り詰め後の逆行列における出力側の基底、特異値行列及び入力側の基底を、前記記憶部に格納する第５のステップと、前記追加制御点決定部が、前記所定数の制御点に含まれる前記形成した伝達関数行列の対象になっていない制御点のうち、前記打ち切り数と同数の制御点を追加制御点として決定する第６のステップと、前記伝達関数行列形成部が、前記記憶部に格納された伝達関数テーブルから、前記追加制御点についての伝達関数を読み出し、前記追加制御点と前記所定数の提示点との間の伝達関数行列を形成する第７のステップと、を有し、前記追加制御点について前記第２〜第７のステップを繰り返すことで、追加制御点を増やし、前記追加制御点毎に、前記第５のステップにて、前記切り詰め後の逆行列における出力側の基底、特異値行列及び入力側の基底を、前記記憶部に格納し、さらに、前記第４のステップにて、前記閾値処理により打ち切りがなかったときに、前記切り詰め部が、直前の第３のステップにて生成された前記伝達関数行列の逆行列における出力側の基底、特異値行列及び入力側の基底を、前記切り詰め後の逆行列における出力側の基底、特異値行列及び入力側の基底として前記記憶部に格納する第８のステップと、前記逆行列形成部が、前記記憶部から、前記切り詰め後の逆行列における出力側の基底、特異値行列及び入力側の基底を読み出し、前記出力側の基底、特異値行列及び入力側の基底をそれぞれ合成し、全体の逆行列を形成する第９のステップと、を有することを特徴とする。

また、請求項２の逆システム設計方法は、請求項１に記載の逆システム設計方法において、前記第４のステップが、前記伝達関数行列における特異値行列を構成するそれぞれの特異値と前記閾値とを比較し、前記閾値よりも小さい特異値の数を打ち切り数として決定する、ことを特徴とする。

また、請求項３の逆システム設計方法は、請求項１に記載の逆システム設計方法において、前記第４のステップが、前記伝達関数行列における特異値行列を構成する特異値のうちの最大の特異値を特定し、前記最大の特異値を前記特異値行列を構成するそれぞれの特異値で除算し、前記除算結果のそれぞれと前記閾値とを比較し、前記閾値よりも大きい前記除算結果の数を打ち切り数として決定する、ことを特徴とする。

また、請求項４の逆システム設計方法は、請求項１から３までのいずれか一項に記載の逆システム設計方法において、前記記憶部に格納された閾値テーブルには、前記制御点へ信号が提示される際の前記信号の精度に応じた制御点の集合毎に、前記信号の精度が反映された閾値が設定されている、ことを特徴とする。

また、請求項５の逆システム設計方法は、請求項１から４までのいずれか一項に記載の逆システム設計方法において、前記制御対象システムを音響システムとし、前記提示点をスピーカが配置された箇所とし、前記制御点を聴取位置またはマイクロホンが配置された箇所とする、ことを特徴とする。

さらに、請求項６の逆システム設計装置は、所定数の制御点と前記所定数の制御点へ信号をそれぞれ提示する所定数の提示点とにより構成される制御対象システムの伝達関数行列を形成し、前記伝達関数行列の逆行列を形成する逆システム設計装置において、前記記憶部には、前記制御点毎に前記所定数の提示点との間の伝達関数が設定された伝達関数テーブル、及び、前記所定数の制御点に含まれる単数または複数の制御点の集合毎に閾値が設定された閾値テーブルが格納されており、前記記憶部に格納された伝達関数テーブルから、前記所定数の提示点と同数の制御点についての伝達関数を読み出し、前記同数の制御点を初期の制御点として、前記初期の制御点と前記所定数の提示点との間の正方の伝達関数行列を形成する第１の伝達関数行列形成部と、伝達関数行列の特異値分解により、前記伝達関数行列における出力側の基底、特異値行列及び入力側の基底を生成する特異値分解部と、前記特異値分解部により生成された伝達関数行列における出力側の基底、特異値行列及び入力側の基底に基づいて、前記伝達関数行列の逆行列における出力側の基底、特異値行列及び入力側の基底を生成する逆行列特異値計算部と、前記記憶部に格納された閾値テーブルから、前記初期の制御点または追加制御点の集合についての閾値を読み出し、前記特異値分解部により生成された伝達関数行列における特異値行列を構成するそれぞれの特異値に対する閾値処理を行い、前記閾値処理により所定の条件を満たす場合、打ち切り数を決定し、前記閾値処理により所定の条件を満たさない場合、打ち切りしないことを決定する閾値処理／打ち切り数決定部と、前記閾値処理／打ち切り数決定部により打ち切り数が決定された場合、前記逆行列特異値計算部により生成された逆行列における出力側の基底、特異値行列及び入力側の基底に対し、前記打ち切り数に応じてそれぞれ切り詰める打ち切り処理を行い、切り詰め後の逆行列における出力側の基底、特異値行列及び入力側の基底を形成し、前記記憶部に格納し、前記閾値処理／打ち切り数決定部により打ち切りしないことが決定された場合、前記逆行列特異値計算部により生成された前記伝達関数行列の逆行列における出力側の基底、特異値行列及び入力側の基底を、前記切り詰め後の逆行列における出力側の基底、特異値行列及び入力側の基底として前記記憶部に格納する切り詰め部と、前記閾値処理／打ち切り数決定部により打ち切り数が決定された場合、前記所定数の制御点に含まれる、前記伝達関数行列の対象になっていない制御点の集合を追加制御点として決定する追加制御点決定部と、前記記憶部に格納された伝達関数テーブルから、前記追加制御点決定部により決定された追加制御点の伝達関数を読み出し、前記追加制御点と前記所定数の提示点との間の伝達関数行列を形成する第２の伝達関数行列形成部と、前記記憶部に格納された切り詰め後の逆行列における出力側の基底、特異値行列及び入力側の基底に基づいて、逆行列を形成する逆行列形成部と、を備え、前記閾値処理／打ち切り数決定部により打ち切り数が決定された場合、前記追加制御点決定部において、前記追加制御点を決定し、前記第２の伝達関数行列形成部において、前記追加制御点と前記所定数の提示点との間の伝達関数行列を形成する処理、前記特異値分解部において、前記第２の伝達関数行列形成部により形成された伝達関数行列における出力側の基底、特異値行列及び入力側の基底を生成する処理、前記逆行列特異値計算部において、前記伝達関数行列の逆行列における出力側の基底、特異値行列及び入力側の基底を生成する処理、及び、前記切り詰め部において、前記打ち切り数に応じた打ち切り処理を行い、切り詰め後の逆行列における出力側の基底、特異値行列及び入力側の基底を形成して前記記憶部に格納する処理を繰り返し、前記閾値処理／打ち切り数決定部により打ち切りしないことが決定された場合、前記逆行列形成部が、前記記憶部から、前記切り詰め後の逆行列における出力側の基底、特異値行列及び入力側の基底を読み出し、前記出力側の基底、特異値行列及び入力側の基底をそれぞれ合成し、全体の逆行列を形成する、ことを特徴とする。

さらに、請求項７の逆システム設計プログラムは、請求項１から５までのいずれか一項に記載の逆システム設計方法を、コンピュータに実行させることを特徴とする。

以上のように、本発明によれば、制御対象システム内の制御点に対し、優先順位に応じた精度の信号を提示可能な逆システムを設計することができる。

本発明の実施形態による逆システム設計装置のハードウェア構成を示す概略図である。 制御対象システムを説明する概念図である。 記憶装置に格納されたプログラム等を示す図である。 伝達関数テーブルを説明する図である。 閾値テーブルを説明する図である。 切り詰め後データを説明する図である。 本発明の実施形態による逆システム設計装置における制御部の機能構成を示すブロック図である。 制御部の逆行列形成処理を示すフローチャートである。 閾値処理／打ち切り数決定部の処理（ステップＳ８０４）を説明する図である。 切り詰め部による逆行列の打ち切り処理（ステップＳ８０６）を説明する図である。 逆行列形成処理の具体例を説明する図である。 逆行列形成処理の具体例を説明する図である。 逆システムを説明する概念図である。 逆システムを説明する概念図である。 多入力多出力の逆システムを説明する概念図である。 音響システムにおいて、聴取音場を制御対象システムとした場合の制御対象システム及び逆システムを説明する概念図である。

以下、本発明を実施するための形態について図面を用いて詳細に説明する。
一般に、制御対象システムの伝達関数行列の逆行列を計算する際には、伝達関数行列が正方の場合（制御対象システムにおいて入力信号の数と出力信号の数が同じ場合）、または非正方の場合（制御対象システムにおいて入力信号の数よりも出力信号の数が多い優決定系の場合または出力信号の数よりも入力信号の数が多い劣決定系の場合）のいずれにおいても、逆システムの安定性を高めるための処理が必要となる。例えば音響システムの場合には、周波数領域の信号を用いて逆システムを設計し、周波数領域の逆システムを時間領域に変換し、時間領域の逆システムにおける設計結果をフィルタとして実装することが多い。

本発明では、逆システムの安定性を高めるための手法として、打ち切り特異値分解法を用いる。打ち切り特異値分解法は、制御対象システムの伝達関数行列の逆行列を計算する際に、伝達関数行列に対して特異値分解を行い、その入出力側基底及び特異値行列を用いて逆行列の特異値分解における入出力基底及び特異値行列を求める。そして、導出した伝達関数行列の特異値のうち値の小さい特異値に対応する逆行列の特異値を０に置き換えることで特異値を打ち切る手法である。これにより、逆行列の振幅を抑えて安定化させることができる。

また、本発明は、広い制御範囲（数の多い制御点）を有する制御対象システム、すなわち制御対象システムにおいて入力信号の数よりも出力信号の数が多い優決定系を前提とし、制御対象システムの伝達関数行列が正方行列から優決定系の行列（列数よりも行数が大きい行列）へと変形するように、制御対象システムの出力信号（制御点）を再帰的に増やすことにより、制御範囲を広げることを特徴とする。

図１６に示した音響システムの例では、制御点となる聴取位置の数を再帰的に増やすことにより、広い制御範囲で所望の音響信号を制御点へ提示する。この場合、最小二乗法により誤差の二乗が最小となる解を与えるのではなく、増加する制御点に対して優先順位を設け、優先順位の高い制御点では精度の高い音響信号を提示し、優先順位の低い制御点では精度をある程度犠牲にした音響信号を提示するように、制御点を増加する。

このように、本発明では、制御対象システムについて近似精度の異なる制御点を再帰的に追加し、制御範囲を広げた逆行列を計算することで、逆システムを設計する。以下、音響システムを例に挙げて説明する。

〔ハードウェア構成〕
まず、本発明の実施形態による逆システム設計装置のハードウェア構成について説明する。図１は、本発明の実施形態による逆システム設計装置のハードウェア構成を示す概略図である。この逆システム設計装置１は、ＣＰＵ５１と、プログラム及びテーブル等を記憶するＲＯＭ及びＲＡＭからなる記憶部５２と、アプリケーションのプログラム、テーブル及びデータ等を記憶する記憶装置（ハードディスク装置）５３と、当該逆システム設計装置１のオペレータによるキーボード及びマウス等の操作に伴い、所定のデータを入力制御する操作／入力部５４と、オペレータに対しデータ入力操作等を促すための画面情報を表示器に出力する表示出力インタフェース部５５と、インターネット等のネットワークを介してプログラム及びデータの送受信を行う通信部５６とを備えて構成され、これらの各構成要素はシステムバス５７を介して相互に接続される。

記憶装置５３には、逆システム設計装置１の基本的な機能を提供するためのＯＳ（オペレーティングシステム）プログラム、制御対象システムの伝達関数行列が正方行列から優決定系の行列へと変形するように、制御対象システムの制御点を再帰的に増やして制御範囲を広げた逆行列を計算することで、逆システムを設計する逆システム設計プログラム、及び、逆システム設計プログラムにて使用する各種テーブル及びデータ等が記憶されている。

尚、逆システム設計プログラムは、当該逆システム設計装置１が処理を行うときに、ＣＰＵ５１により記憶装置５３から記憶部５２のＲＡＭに読み出されて実行される。また、各種テーブル及びデータは、逆システム設計プログラムにより生成され、ＣＰＵ５１により記憶部５２のＲＡＭから記憶装置５３へ書き込まれ、必要に応じて記憶装置５３から記憶部５２のＲＡＭに読み出される。

ここで、ＯＳプログラムは、ＣＰＵ５１により実行され、逆システム設計装置１の基本的な機能として、記憶部５２、記憶装置５３、操作／入力部５４、表示出力インタフェース部５５及び通信部５６を管理する。そして、このＯＳプログラムがＣＰＵ５１によって実行された状態で、前述の逆システム設計プログラムが実行される。

制御部５０は、ＣＰＵ５１及び記憶部５２により構成され、ＣＰＵ５１が記憶装置５３に記憶された逆システム設計プログラムを記憶部５２に読み出して実行することにより、逆システム設計装置１全体を統括制御する。図１は、逆システム設計プログラムが記憶装置５３から記憶部５２に読み出された状態を示している。このように、逆システム設計装置１は、図１に示したハードウェア構成により、制御部５０が逆システム設計プログラムに従って各種処理を行う。

（制御対象システム）
図２は、制御対象システムを説明する概念図である。この制御対象システムは、音響システムの聴取音場であり、Ｍ台の二次音源であるスピーカ３０−１〜３０−Ｍ、及び、所定の聴取位置である各制御点にＮ本のマイクロホン４０−１〜４０−Ｎが配置されている。ここで、Ｍ，Ｎは正の整数であり、Ｍ＜Ｎである。

図３は、図１に示した記憶装置５３に格納されたプログラム等を示す図である。この記憶装置５３には、逆システム設計プログラム、伝達関数テーブル、閾値テーブル及び切り詰め後データ等が格納されている。逆システム設計プログラムは、ＣＰＵ５１により、記憶装置５３から記憶部５２のＲＡＭに読み出されて実行される。伝達関数テーブル、閾値テーブル及び切り詰め後データは、ＣＰＵ５１が逆システム設計プログラムを実行することにより生成され、記憶部５２のＲＡＭに書き込まれ、記憶部５２のＲＡＭから記憶装置５３に書き込まれる。また、これらの伝達関数テーブル、閾値テーブル及び切り詰め後データは、必要に応じて、記憶装置５３から記憶部５２のＲＡＭに読み出される。

尚、逆システム設計プログラム、伝達関数テーブル及び閾値テーブルは、外部のサーバからインターネット等のネットワーク及び通信部５６を介して記憶装置５３にダウンロードされるようにしてもよい。また、逆システム設計プログラムにより生成され記憶装置５３に格納された伝達関数テーブル、閾値テーブル及び切り詰め後データは、通信部５６及びインターネット等のネットワークを介して外部のサーバへアップロードされるようにしてもよい。

（伝達関数テーブル）
図４は、伝達関数テーブルを説明する図である。この伝達関数テーブルは、制御点１〜Ｎ毎に、Ｍ台の二次音源であるスピーカ３０−１〜３０−Ｍとの間の伝達関数群により構成される。制御点１の伝達関数群は（ｇ₁₁，ｇ₁₂，・・・，ｇ_1M）であり、制御点２の伝達関数群は（ｇ₂₁，ｇ₂₂，・・・，ｇ_2M）であり、同様に、制御点Ｎの伝達関数群は、（ｇ_N1，ｇ_N2，・・・，ｇ_NM）である。ここで、ｇ₁₁は、図２において、制御点１であるマイクロホン４０−１と二次音源であるスピーカ３０−１との間の伝達関数を示し、ｇ₁₂は、制御点１であるマイクロホン４０−１と二次音源であるスピーカ３０−２との間の伝達関数を示す。つまり、ｇ_ijは、制御点ｉであるマイクロホン４０−ｉと二次音源であるスピーカ３０−ｊとの間の伝達関数を示す。

図４に示した伝達関数テーブルは、後述するテーブル生成部１０により生成され、記憶部５２及び記憶装置５３に格納される。また、伝達関数テーブルは、後述する伝達関数行列形成部１１により記憶部５２から読み出され、伝達関数行列を形成するために用いられ、また、追加制御点決定部１７により記憶部５２から読み出され、追加する制御点を決定するために用いられる。それぞれの伝達関数ｇ₁₁，ｇ₁₂，・・・，ｇ_NMは、図２に示した制御対象システムにおいて予め測定され、オペレータにより逆システム設計装置１へ操作入力される。

（閾値テーブル）
図５は、閾値テーブルを説明する図である。この閾値テーブルは、制御点１〜Ｎにおける単数の制御点及び複数の制御点毎に、制御点数及び閾値により構成される。単数または複数の制御点は、後述する伝達関数行列形成部１１により設定される初期の制御点及び追加制御点決定部１７により決定される追加制御点に対応する。制御点数は、制御点の数を示し、閾値は、打ち切り処理の閾値であり、切り詰めた行列を生成するための特異値と比較する基準値を示す。

図５に示した閾値テーブルは、後述するテーブル生成部１０により生成され、記憶部５２及び記憶装置５３に格納される。また、閾値テーブルは、後述する閾値処理／打ち切り数決定部１５により記憶部５２から読み出され、特異値の打ち切り数を決定するために用いられる。閾値テーブルを構成する各データは、オペレータにより逆システム設計装置１へ操作入力される。

（切り詰め後データ）
図６は、切り詰め後データを説明する図である。この切り詰め後データは、切り詰め後の伝達関数行列Ｇ#₀，・・・，Ｇ#_Kの逆行列Ｇ#₀ ^-1，・・・，Ｇ#_K ^-1における出力側の基底Ｖ#₀，・・・，Ｖ#_K、特異値行列Σ#₀ ^-1，・・・，Σ#_K ^-1及び入力側の基底Ｕ#₀ ^H，・・・，Ｕ#_K ^Hである。詳細については後述する。

図６に示した切り詰め後データは、後述する切り詰め部１６により形成され、記憶部５２及び記憶装置５３に格納される。また、切り詰め後データは、後述する逆行列形成部１８により記憶部５２から読み出され、全体の逆行列Ｇ^-1を形成するために用いられる。

〔機能構成〕
図７は、図１に示した逆システム設計装置１における制御部５０の機能構成を示すブロック図であり、図１に示した制御部５０が逆システム設計プログラムの処理を実行する際の機能構成を示している。この制御部５０は、テーブル生成部１０、伝達関数行列形成部１１、逆行列特異値計算部１２、特異値分解部１３、逆行列計算部１４、閾値処理／打ち切り数決定部１５、切り詰め部１６、追加制御点決定部１７、逆行列形成部１８及び記憶部５２を備えている。

テーブル生成部１０は、オペレータの操作入力に従い、予め測定されたマイクロホン４０−１〜４０−Ｎとスピーカ３０−１〜３０−Ｍとの間のそれぞれの伝達関数を入力する。そして、テーブル生成部１０は、制御点１〜Ｎ毎に、Ｍ台の二次音源であるスピーカ３０−１〜３０−Ｍとの間の伝達関数群により構成される図４に示した伝達関数テーブルを生成し、生成した伝達関数テーブルを記憶部５２に格納する。

また、テーブル生成部１０は、オペレータの操作入力に従い、制御点１〜Ｎにおける単数の制御点及び複数の制御点毎に、制御点数及び閾値を入力し、図５に示した閾値テーブルを生成し、生成した閾値テーブルを記憶部５２に格納する。ここで、制御点１〜Ｎにおける単数の制御点及び複数の制御点には優先順位が付けられており、その優先順位に応じた閾値が入力される。例えば、図５を参照して、制御点９の優先順位が制御点１１の優先順位よりも高い場合、制御点９に対し、制御点１１よりも小さい値の閾値が入力される。

伝達関数行列形成部１１は、二次音源であるスピーカ３０−１〜３０−Ｍの数と同数の初期の制御点数Ｎ₀に対応したＮ₀×Ｎ₀の正方の伝達関数行列Ｇ_k＝Ｇ₀を形成する。また、伝達関数行列形成部１１は、後述する追加制御点決定部１７から追加制御点情報を入力し、追加制御点の伝達関数群を記憶部５２の伝達関数テーブルから読み出し、追加制御点の伝達関数行列Ｇ_kを形成する。そして、伝達関数行列形成部１１は、形成した伝達関数行列Ｇ_kを特異値分解部１３に出力する。ここで、ｋは、後述する処理の反復回数を示す。

特異値分解部１３は、伝達関数行列形成部１１から伝達関数行列Ｇ_kを入力し、以下の式により、伝達関数行列Ｇ_kを特異値分解することで、出力側の基底Ｕ_k、特異値行列Σ_k及び入力側の基底Ｖ_k ^Hを生成する。そして、特異値分解部１３は、生成した特異値行列Σ_kを閾値処理／打ち切り数決定部１５に出力すると共に、特異値分解した伝達関数行列Ｇ_k＝Ｕ_kΣ_kＶ_k ^Hを逆行列特異値計算部１２に出力する。尚、特異値分解の手法は既知であるから、ここでは詳細な説明を省略する。

ここで、ｕは出力ベクトル、σは特異値、ｖは入力ベクトル、Ｎ_kは制御点の数、上付き文字のＨは複素共役転置を示す。また、Ｎ_k≦Ｍである。

前記式（１）において、特異値行列Σ_kを構成する要素は、特異値及び０の値からなり、特異値は、第１行及び第１列の位置から第Ｎ_k行及び第Ｎ_k列の位置（行及び列の番号が同じ位置）へ向けて対角に配置され、σ₁₁＞σ₂₂＞・・・＞σ_NkNkとなるものとする。また、特異値以外の要素は０である。

逆行列特異値計算部１２は、特異値分解部１３から伝達関数行列Ｇ_k＝Ｕ_kΣ_kＶ_k ^Hを入力し、前記式（１）及び後述する式（２）に示すように、伝達関数行列Ｇ_kの出力側の基底Ｕ_k、特異値行列Σ_k及び入力側の基底Ｖ_k ^Hを構成するそれぞれの要素を用いて、逆行列の出力側の基底Ｖ_k、特異値行列Σ_k ^-1及び入力側の基底Ｕ_k ^Hを生成し、逆行列計算部１４に出力する。

逆行列計算部１４は、逆行列特異値計算部１２から逆行列の出力側の基底Ｖ_k、特異値行列Σ_k ^-1及び入力側の基底Ｕ_k ^Hを入力し、以下の式により逆行列Ｇ_k ^-1＝Ｖ_kΣ_k ^-1Ｕ_k ^Hを計算し、入力した逆行列の出力側の基底Ｖ_k、特異値行列Σ_k ^-1及び入力側の基底Ｕ_k ^Hと共に、逆行列Ｇ_k ^-1＝Ｖ_kΣ_k ^-1Ｕ_k ^Hを切り詰め部１６に出力する。

前記式（２）において、特異値行列Σ_k ^-1を構成する要素は、特異値及び０の値からなり、特異値は、第１行及び第１列の位置から第Ｎ_k行及び第Ｎ_k列の位置（行及び列の番号が同じ位置）へ向けて対角に配置され、前記式（１）における特異値σ₁₁＞σ₂₂＞・・・＞σ_NkNkの逆数１／σ₁₁＜１／σ₂₂＜・・・＜１／σ_NkNkとなる。

閾値処理／打ち切り数決定部１５は、特異値分解部１３から伝達関数行列Ｇ_kの特異値行列Σ_kを入力すると共に、記憶部５２の閾値テーブルから、伝達関数行列Ｇ_kを形成する際の制御点の集合に対応する閾値Ｔ_kを読み出し、特異値行列Σ_kを構成する特異値σ₁₁，σ₂₂，・・・，σ_NkNkと閾値Ｔ_kとを、特異値が大きい順（σ₁₁，σ₂₂，・・・，σ_NkNkの順）に比較し、その順番の中で最初に閾値Ｔ_ｋよりも小さいと判定した特異値σ_nnを特定し、打ち切り数をＮ_k−ｎ＋１に決定する。そして、閾値処理／打ち切り数決定部１５は、打ち切り数（Ｎ_k−ｎ＋１）を切り詰め部１６及び追加制御点決定部１７に出力する。閾値処理／打ち切り数決定部１５は、閾値Ｔ_ｋよりも小さい特異値σ_nnを特定することができず、打ち切りがない場合、打ち切り無し（打ち切りをしないこと）を決定し、打ち切り無しの情報を切り詰め部１６及び逆行列形成部１８に出力する。尚、打ち切り数（Ｎ_k−ｎ＋１）は、１以上の整数である。

尚、閾値処理／打ち切り数決定部１５は、最大の特異値を用いた除算結果と閾値Ｔ_kとを比較することにより特異値σ_nnを特定し、打ち切り数をＮ_k−ｎ＋１に決定するようにしてもよい（以下、最大の特異値の除算結果による比較処理という）。具体的には、閾値処理／打ち切り数決定部１５は、特異値行列Σ_kを構成する特異値σ₁₁，σ₂₂，・・・，σ_NkNkのうち最大の特異値を特定し、特定した最大の特異値を特異値σ₁₁，σ₂₂，・・・，σ_NkNkでそれぞれ除算する。そして、閾値処理／打ち切り数決定部１５は、除算結果のそれぞれと閾値Ｔ_kとを、特異値が大きい順（σ₁₁，σ₂₂，・・・，σ_NkNkの順）に比較し、その順番の中で最初に閾値Ｔ_ｋよりも大きいと判定した特異値σ_nnを特定し、打ち切り数をＮ_k−ｎ＋１に決定する。

切り詰め部１６は、閾値処理／打ち切り数決定部１５から打ち切り数（Ｎ_k−ｎ＋１）または打ち切り無し情報を入力し、逆行列計算部１４から逆行列Ｇ_k ^-1＝Ｖ_kΣ_k ^-1Ｕ_k ^H、並びに逆行列の出力側の基底Ｖ_k、特異値行列Σ_k ^-1及び入力側の基底Ｕ_k ^Hを入力する。

切り詰め部１６は、打ち切り数（Ｎ_k−ｎ＋１）を入力した場合、逆行列Ｇ_k ^-1＝Ｖ_kΣ_k ^-1Ｕ_k ^Hに対し、特異値行列Σ_kにおける値の小さい特異値に対応する逆行列Σ_k ^-1の特異値を打ち切り数（Ｎ_k−ｎ＋１）分除去し（打ち切り）、これに対応する逆行列Ｇ_k ^-1における出力側の基底Ｖ_k及び入力側の基底Ｕ_k ^Hの要素を打ち切ることで、各行列を切り詰める。

切り詰め部１６は、以下の式に示すように、新たな特異値数（打ち切り後の特異値数）Ｎ#_k＝ｎ−１の特異値を含む切り詰め後の逆行列Ｇ#_k ^-1における出力側の基底Ｖ#_k、特異値行列Σ#_k ^-1及び入力側の基底Ｕ#_k ^Hを形成し、これらを切り詰め後データとして記憶部５２に格納する。

切り詰め部１６は、閾値処理／打ち切り数決定部１５から打ち切り無し情報を入力した場合、前述の打ち切り処理を行うことなく、逆行列計算部１４から入力した逆行列Ｇ#_k ^-1における出力側の基底Ｖ#_k、特異値行列Σ#_k ^-1及び入力側の基底Ｕ#_k ^Hを、切り詰め後データとして記憶部５２に格納する。この場合、Ｋ＝ｋとなる。ｋは前述のとおり反復回数を示し、Ｋは最終的な反復回数を示す。具体例については後述する。

追加制御点決定部１７は、閾値処理／打ち切り数決定部１５から打ち切り数（Ｎ_k−ｎ＋１）を入力し、伝達関数行列形成部１１が伝達関数行列Ｇ_kを形成する際の対象になっていない打ち切り数（Ｎ_k−ｎ＋１）分の制御点を追加制御点として、記憶部５２に格納された伝達関数テーブルに基づいて決定する。例えば、伝達関数テーブルの制御点１〜Ｎのうち、伝達関数行列形成部１１が伝達関数行列Ｇ_kを形成する際の対象になっていない打ち切り数（Ｎ_k−ｎ＋１）分の制御点であって、番号が小さい制御点または予め設定された制御点を、追加制御点として決定する。追加制御点決定部１７は、決定した追加制御点に関する情報（追加制御点の番号等）を伝達関数行列形成部１１に出力する。

ここで、打ち切り数（Ｎ_k−ｎ＋１）に応じて切り詰められた行列はランク落ちすることになる。閾値処理／打ち切り数決定部１５により決定された打ち切り数（Ｎ_k−ｎ＋１）と同数の制御点を追加制御点とするのは、このランク落ちを制御の余力として制御点を増やすのに利用するためである。

逆行列形成部１８は、閾値処理／打ち切り数決定部１５から打ち切り無しの情報を入力すると、記憶部５２から、切り詰め後の逆行列Ｇ#₀ ^-1〜Ｇ#_K ^-1における出力側の基底Ｖ#₀〜Ｖ#_K、特異値行列Σ#₀ ^-1〜Σ#_K ^-1及び入力側の基底Ｕ#₀ ^H〜Ｕ#_K ^Hを読み出す。そして、逆行列形成部１８は、以下の式（４）に示すように、切り詰め後の逆行列Ｇ#₀ ^-1〜Ｇ#_K ^-1における出力側の基底Ｖ#₀〜Ｖ#_K、特異値行列Σ#₀ ^-1〜Σ#_K ^-1及び入力側の基底Ｕ#₀ ^H〜Ｕ#_K ^Hをそれぞれ合成し、逆行列Ｇ^-1を形成して出力する。

具体的には、逆行列形成部１８は、切り詰め後の出力側の基底Ｖ#₀〜Ｖ#_Kを順番に並べた複素共役転置の行列に対する逆行列を計算し、これを合成後の出力側の基底［Ｖ^H］^-1として生成する。また、逆行列形成部１８は、切り詰め後の特異値行列Σ#₀ ^-1〜Σ#_K ^-1を、第１行及び第１列の位置から第Ｋ行及び第Ｋ列の位置へ向けて対角に配置し、これ以外の要素に０を配置することで、合成後の特異値行列Σ^-1を生成する。また、逆行列形成部１８は、切り詰め後の入力側の基底Ｕ#₀ ^H〜Ｕ#_K ^Hを、第１行及び第１列の位置から第Ｋ行及び第Ｋ列の位置へ向けて対角に配置し、これ以外の要素に０を配置することで、合成後の入力側の基底Ｕ^Hを生成する。そして、逆行列形成部１８は、合成後の出力側の基底［Ｖ^H］^-1、合成後の特異値行列Σ^-1及び合成後の入力側の基底Ｕ^Hを乗算し、前記式（４）により、逆行列Ｇ^-1＝［Ｖ^H］^-1Σ^-1Ｕ^Hを形成する。

このようにして形成された逆行列Ｇ^-1は、例えば、図２に示した音響システムの二次音源であるスピーカ３０−１〜３０−Ｍへ出力する音響信号を生成するためのフィルタの係数に用いられる。つまり、制御装置は、逆システム設計装置１により形成された逆行列Ｇ^-1を入力し、逆行列Ｇ^-1を用いてフィルタを生成し、生成したフィルタを用いてスピーカ３０−１〜３０−Ｍへ出力するための音響信号を生成する。そして、スピーカ３０−１〜３０−Ｍは、制御装置により生成された音響信号を入力してマイクロホン４０−１等へ出力する。これにより、マイクロホン４０−１等の制御点に対し、優先順位が反映された閾値テーブルの閾値に応じた精度の音響信号を提示することができる。

〔処理（逆行列形成処理）〕
次に、図７に示した制御部５０の処理（逆行列形成処理）について説明する。制御部５０は、前述のとおり、逆システム設計プログラムの実行により、制御対象システムの制御範囲を広げるために、制御点を再帰的に増やしながら逆行列を計算する。

図８は、図７に示した制御部５０の逆行列形成処理を示すフローチャートである。以下、図２に示した音響システムの聴取音場を制御対象システムとした場合を例として、図８の逆行列形成処理について説明する。図２において、二次音源であるスピーカ３０−１〜３０−Ｍの数はＭ、制御点であるマイクロホン４０−１〜４０−Ｎの数はＮである。また、逆行列形成処理において、伝達関数行列Ｇ_kの形成、特異値分解、閾値処理及び打ち切り数決定処理等を繰り返す際の制御点の数をＮ₀〜Ｎ_Kとする。

尚、二次音源であるスピーカ３０−１〜３０−Ｍから制御点であるマイクロホン４０−１〜４０−Ｎへの音響伝搬は、伝達関数によって特性が表記されるものとし、逆行列形成処理は、伝達関数の離散周波数ビン毎に行われるものとする。また、記憶部５２には、テーブル生成部１０により生成された伝達関数テーブル及び閾値テーブルが格納されているものとする。

Ｎ₀は制御点数の初期値とし、Ｎ₀＝Ｍとする。つまり、ｋ＝０である第０番目の処理（初期処理）では、二次音源であるスピーカ３０−１〜３０−Ｍと、これと同じ数Ｍの制御点であるマイクロホン４０−１〜４０−Ｍとにより構成される制御対象システムを想定して、処理が行われる。

図８において、まず、制御部５０は、反復回数ｋ＝０を設定し（ステップＳ８０１）、第０番目の処理（初期処理）を行う。伝達関数行列形成部１１は、初期処理として、予め設定された初期値Ｎ₀＝Ｍの数の制御点１〜Ｍについて、記憶部５２の伝達関数テーブル（図４を参照）から、制御点１〜Ｍの伝達関数群を読み出し、Ｎ₀×Ｎ₀（Ｍ×Ｍ）の正方の伝達関数行列Ｇ₀を形成する（ステップＳ８０２）。これにより、制御点１〜Ｎ₀（Ｍ）と二次音源１〜Ｍとの間の伝達関数ｇ₁₁〜ｇ_N0M（ｇ_MM）を要素とする正方の伝達関数行列Ｇ₀が形成される。

特異値分解部１３は、伝達関数行列Ｇ_kを特異値分解し、前記式（１）のとおり、出力側の基底Ｕ_k、特異値行列Σ_k及び入力側の基底Ｖ_k ^Hを生成する（ステップＳ８０３）。

閾値処理／打ち切り数決定部１５は、特異値分解部１３により特異値分解された伝達関数行列Ｇ_kの特異値行列Σ_kを閾値処理し、打ち切り数（Ｎ_k−ｎ＋１）または打ち切り無しを決定する（ステップＳ８０４）。具体的には、閾値処理／打ち切り数決定部１５は、記憶部５２の閾値テーブルから、伝達関数行列Ｇ_kを形成する際の制御点の集合（制御点数Ｎ_k）に対応する閾値Ｔ_kを読み出し、特異値行列Σ_kを構成する特異値σ₁₁，σ₂₂，・・・，σ_NkNk（大きい順に並んでいる特異値）と閾値Ｔ_kとを順番に比較し、閾値Ｔ_ｋよりも小さいと判定した最初の特異値σ_nnを特定し、打ち切り数をＮ_k−ｎ＋１に決定する。特異値は、前述のとおりσ₁₁＞σ₂₂＞・・・＞σ_NkNkである。また、閾値処理／打ち切り数決定部１５は、閾値Ｔ_ｋよりも小さい特異値σ₁₁，σ₂₂，・・・，σ_NkNkが存在しない場合、打ち切り無しを決定する。

尚、閾値処理／打ち切り数決定部１５は、前述した最大の特異値の除算結果による比較処理を行うようにしてもよい。具体的には、閾値処理／打ち切り数決定部１５は、特異値行列Σ_kを構成する特異値σ₁₁，σ₂₂，・・・，σ_NkNkのうちの最大の特異値を特異値σ₁₁，σ₂₂，・・・，σ_NkNkでそれぞれ除算し、除算結果のそれぞれと閾値Ｔ_kとを特異値が大きい順（σ₁₁，σ₂₂，・・・，σ_NkNkの順）に比較し、閾値Ｔ_ｋよりも大きいと判定した最初の特異値σ_nnを特定し、打ち切り数をＮ_k−ｎ＋１に決定するようにしてもよい。

図９は、閾値処理／打ち切り数決定部１５の処理（ステップＳ８０４）を説明する図である。特異値σ₁₁，σ₂₂，・・・，σ_NkNkと閾値Ｔ_kとを順番に比較することにより特定される特異値σ_nnは、特異値σ_n-1n-1＞Ｔ_k＞σ_nnの関係にある。また、打ち切り数（Ｎ_k−ｎ＋１）は、特異値行列Σ_kに含まれる特異値σ₁₁，σ₂₂，・・・，σ_NkNkのうち閾値Ｔ_kよりも小さい特異値σ_nn，・・・，σ_NkNkの数となる。

尚、図９の括弧内に示すように、閾値処理／打ち切り数決定部１５が前述した最大の特異値の除算結果による比較処理を行う場合、除算結果σ₁₁／σ₁₁，σ₁₁／σ₂₂，・・・，σ₁₁／σ_NkNkと閾値Ｔ_kとを順番に比較することにより特定される特異値σ_nnは、（σ₁₁／σ_n-1n-1）＜Ｔ_k＜（σ₁₁／σ_nn）の関係にある。また、打ち切り数（Ｎ_k−ｎ＋１）は、特異値行列Σ_kに含まれる特異値σ₁₁，σ₂₂，・・・，σ_NkNkのうち除算結果が閾値Ｔ_kよりも大きい特異値σ_nn，・・・，σ_NkNkの数となる。

図８のステップＳ８０４において、閾値テーブルには、ｋ＝０である第０番目の処理（初期処理）のために、初期値Ｎ₀＝Ｍの数の制御点１，・・・，Ｎ₀（Ｍ）に対応する閾値Ｔ₀が格納されているものとする。この場合、ｋ＝０である第０番目の処理（初期処理）では、閾値処理／打ち切り数決定部１５は、記憶部５２の閾値テーブルから閾値Ｔ₀を読み出す代わりに、予め設定された閾値Ｔ₀を用いるようにしてもよい。

また、閾値処理／打ち切り数決定部１５は、ステップＳ８０４において、閾値Ｔ_ｋよりも小さい特異値σ_nnを特定することができず、打ち切り数（Ｎ_k−ｎ＋１）を決定できない場合、打ち切り無しを決定する。

尚、閾値処理／打ち切り数決定部１５が前述した最大の特異値の除算結果による比較処理を行う場合には、打ち切り無しは、除算結果が閾値Ｔ_kよりも大きい特異値σ_nnを特定することができないときに決定される。

図８に戻って、逆行列特異値計算部１２は、特異値分解部１３により生成された出力側の基底Ｕ_k、特異値行列Σ_k及び入力側の基底Ｖ_k ^Hより逆行列Ｇ^-1の出力側の基底Ｖ_k、特異値行列Σ_k ^−１及び入力側の基底Ｕ_k ^Hを生成し、逆行列計算部１４は、前記式（２）のとおり、逆行列Ｇ_ｋ ⁻¹を計算する（ステップＳ８０５）。

切り詰め部１６は、ステップＳ８０４にて打ち切り数（Ｎ_k−ｎ＋１）が決定された場合、ステップＳ８０５にて得られた逆行列Ｇ_k ^-1＝Ｖ_kΣ_k ^-1Ｕ_k ^Hについて、打ち切り数（Ｎ_k−ｎ＋１）に従った要素に切り詰め、切り詰め後の逆行列Ｇ#_k ^-1＝Ｖ#_kΣ#_k ^-1Ｕ#_k ^Hを形成する打ち切り処理を行い、一方で、ステップＳ８０４にて打ち切り無しが決定された場合、打ち切り処理を行わない（ステップＳ８０６）。具体例については後述する。そして、切り詰め部１６は、切り詰め後の逆行列Ｇ#_k ^-1＝Ｖ#_kΣ#_k ^-1Ｕ#_k ^Hを記憶部５２に格納する。

図１０は、切り詰め部１６による逆行列Ｇ_k ^-1＝Ｖ_kΣ_k ^-1Ｕ_k ^Hの打ち切り処理（ステップＳ８０６）を説明する図である。図１０は前記式（２）（３）に対応しており、出力側の基底Ｖ_kは、打ち切り数（Ｎ_k−ｎ＋１）の要素を除去することで切り詰められ、切り詰め後の出力側の基底Ｖ#_kが形成される。この場合の要素は、ｖ₁，・・・，ｖ_n-1であり、Ｎ#_k＝ｎ−１である。また、特異値行列Σ_k ^-1は、打ち切り数（Ｎ_k−ｎ＋１）の要素を除去することで切り詰められ、切り詰め後の特異値行列Σ#_k ^-1が形成される。この場合の特異値は、１／σ₁₁，・・・，１／σ_n-1n-1であり、Ｎ#_k＝ｎ−１である。また、入力側の基底Ｕ_k ^Hは、打ち切り数（Ｎ_k−ｎ＋１）の要素を除去することで切り詰められ、切り詰め後の入力側の基底Ｕ#_k ^Hが形成される。この場合の要素は、ｕ₁，・・・，ｕ_n-1であり、Ｎ#_k＝ｎ−１である。

このように、切り詰め部１６の打ち切り処理により、閾値Ｔ_kに基づいた切り詰め後の逆行列Ｇ#_k ^-1＝Ｖ#_kΣ#_k ^-1Ｕ#_k ^Hが形成され、特異値の数はＮ_kからＮ#_k＝ｎ−１に減少する。

ここで、切り詰め後の行列における特異値の数Ｎ#_kは、閾値Ｔ_kが大きい場合よりも小さい場合の方が、多くなる。一方で、閾値Ｔ_kは、制御点の優先順位が高い場合は優先順位が低い場合に比べて小さい値が設定される。したがって、優先順位が高い制御点は優先順位が低い制御点よりも、特異値の数Ｎ#_kが多くなる。特異値の数が多い行列を合成した逆行列Ｇ^-1を用いることにより、制御点での近似精度を高めることができる。一方、優先順位が低い制御点は、特異値の数Ｎ#_kが少なくなる。特異値の少ない逆行列Ｇ^-1を用いることにより、急峻な増幅を抑制した音響信号を生成することができ、制御対象システムの安定化を図ることができる。この組み合わせにより、全体として安定した制御を実現することができる。

尚、閾値処理／打ち切り数決定部１５が前述した最大の特異値の除算結果による比較処理を行う場合には、切り詰め後の行列における特異値の数Ｎ#_kは、閾値Ｔ_kが小さい場合よりも大きい場合の方が、多くなる。一方で、閾値Ｔ_kは、制御点の優先順位が高い場合は優先順位が低い場合に比べて大きい値が設定される。

つまり、この閾値Ｔ_kを、第ｋ番目の処理である再帰処理毎に変更することにより、制御点の集合毎に、制御点へ提示する音響信号の精度を変えると共に、安定化を図ることができる。

例えば、図２に示した制御対象システムにおいて、部屋の中央付近の制御点では、優先順位を高くして小さい閾値Ｔ_kが設定され、それ以外の箇所の制御点では、優先順位を低くして大きい閾値Ｔ_kが設定された場合には、部屋の中央付近の制御点について、特異値の数の多い行列が形成されるから、音響信号をできるだけそのままに、すなわち精度の高い音響信号を提示することができる。また、それ以外の制御点について、特異値の数の少ない行列が形成されるから、ほどほどの精度の音響信号を提示することができる。このように設計されるフィルタは全体として安定である。

尚、閾値処理／打ち切り数決定部１５が前述した最大の特異値の除算結果による比較処理を行う場合には、例えば、図２に示した制御対象システムにおいて、部屋の中央付近の制御点では、優先順位を高くして大きい閾値Ｔ_kが設定され、それ以外の箇所の制御点では、優先順位を低くして小さい閾値Ｔ_kが設定される。この場合も同様に、部屋の中央付近の制御点について、精度の高い音響信号を提示することができ、それ以外の制御点について、ほどほどの精度の音響信号を提示することができる。

これにより、逆行列形成処理により形成される逆行列Ｇ^-1を用いることで、急峻な増幅を抑制した音響信号を生成することができ、制御対象システムの安定化を図ることができる。また、閾値Ｔ_kに応じた打ち切り特異値分解が行われるから、優先順位が反映された閾値Ｔ_kに応じた精度の音響信号を生成することができ、オペレータが所望する制御システムを構築することができる。

図８に戻って、制御部５０は、ステップＳ８０６にて打ち切り処理が実行されたか否かを判定する（ステップＳ８０７）。具体的には、制御部５０は、ステップＳ８０７において、ステップＳ８０４にて打ち切り数（Ｎ_k−ｎ＋１）が決定され、ステップＳ８０６にて打ち切り処理が実行されたと判定した場合（ステップＳ８０７：Ｙ）、ステップＳ８０８へ移行する。一方、制御部５０は、ステップＳ８０７において、ステップＳ８０４にて打ち切り数（Ｎ_k−ｎ＋１）が決定されず、打ち切り無しが決定され、ステップＳ８０６にて打ち切り処理が実行されなかったと判定した場合（ステップＳ８０７：Ｎ）、ステップＳ８１１へ移行する。

追加制御点決定部１７は、ステップＳ８０７から移行して（打ち切り処理が実行された場合）、伝達関数行列形成部１１が伝達関数行列Ｇ_kを形成する際の対象になっていない打ち切り数（Ｎ_k−ｎ＋１）と同数の制御点を追加制御点として、記憶部５２に格納された伝達関数テーブルに基づいて決定する（ステップＳ８０８）。例えば、制御点１〜８が伝達関数行列Ｇ_kを形成する対象になっている場合、図４に示したように、記憶部５２の伝達関数テーブルには制御点の番号の小さい順に格納されているから、追加制御点決定部１７は、伝達関数テーブルに基づいて、制御点９から制御点９＋（Ｎ_k−ｎ＋１）−１までを追加制御点として決定する。

制御部５０は、ステップＳ８０８の後に、Ｎ_k−ｎ＋１を新たなＮ_kとし、ｋをインクリメントして新たなｋを設定する（ステップＳ８０９）。そして、伝達関数行列形成部１１は、反復回数ｋの処理として、ステップＳ８０８にて追加された追加制御点について、記憶部５２の伝達関数テーブルから、追加制御点の伝達関数群を読み出し、伝達関数行列Ｇ_kを形成する（ステップＳ８１０）。これにより、追加制御点と二次音源１〜Ｍとの間の伝達関数を要素とする伝達関数行列Ｇ_kが形成される。そして、処理は、ステップＳ８０３へ移行する。これにより、ステップＳ８０７において打ち切り処理が実行されなかったと判定されるまで、ステップＳ８０９にて反復回数ｋがインクリメントされ新たなＮ_kが設定され、第ｋ番目の処理が順次行われる。

逆行列形成部１８は、ステップＳ８０７から移行して（打ち切り処理が実行されなかった場合）、ステップＳ８０６にて記憶部５２に切り詰め後データとして格納された切り詰め後の逆行列Ｇ#₀ ^-1〜Ｇ#_K ^-1における出力側の基底Ｖ#₀〜Ｖ#_K、特異値行列Σ#₀ ^-1〜Σ#_K ^-1及び入力側の基底Ｕ#₀ ^H〜Ｕ#_K ^Hを読み出し、前記式（４）に示したように、これらの行列を合成することで逆行列Ｇ#₀ ^-1〜Ｇ#_K ^-1を結合し、全体の逆行列Ｇ^-1を形成する（ステップＳ８１１）。つまり、Ｋは、反復回数ｋの最大値であり、実際に処理が行われた回数を示す。

〔具体例〕
次に、図８に示した制御部５０の逆行列形成処理について具体例を挙げて説明する。図１１及び図１２は、逆行列形成処理の具体例を説明する図である。図２に示した音響システムの聴取音場を制御対象システムとした場合を例として、制御対象システムには、８台の二次音源であるスピーカ３０−１〜３０−８、及び、各制御点に１５本のマイクロホン４０−１〜４０−１５が配置されているものとする。つまり、Ｍ＝８、Ｎ＝１５とする。

また、記憶部５２には、テーブル生成部１０により生成された伝達関数テーブル及び閾値テーブルが格納されているものとする。伝達関数テーブルは、制御点１〜１５毎に、８台の二次音源であるスピーカ３０−１〜３０−８との間の伝達関数群により構成される。閾値テーブルは、制御点の集合毎に、制御点数及び閾値により構成される。本例では、制御点の初期点数Ｎ₀＝８であり、制御点の数Ｎ＝１５であるから、閾値テーブルには、制御点１〜８についての制御点数８及び閾値Ｔ₀が設定され、その他の制御点９等については、追加する制御点の数に応じた閾値がそれぞれ設定される。

例えば、制御点１〜８が制御対象システムの聴取音場の中央付近に配置され、制御点９〜１５がそれ以外の箇所に配置されており、制御点１〜８の優先順位は高く、制御点９〜１５の優先順位はその番号順であるとする。この場合、閾値テーブルの閾値は、制御点１〜８に対して小さい値が設定され、制御点９〜１５に対してその番号が大きいほど大きい値が設定される。これは、閾値が小さい値に設定されていると、特異値の打ち切り数が少なくなり、これにより形成された逆行列を用いることにより、精度の高い音響信号を生成することができるからである。また、閾値が大きい値に設定されていると、特異値の打ち切り数が多くなり、これにより形成された逆行列を用いることにより、ほどほどの精度の音響信号を生成することができ、かつ設計するフィルタ全体の安定化を図ることができるからである。

尚、閾値処理／打ち切り数決定部１５が前述した最大の特異値の除算結果による比較処理を行う場合には、閾値テーブルの閾値は、制御点１〜８に対して大きい値が設定され、制御点９〜１５に対してその番号が大きいほど小さい値が設定される。

Ｎ₀＝８を制御点数の初期値とする。つまり、反復回数ｋ＝０である第０番目の処理（初期処理）では、二次音源であるスピーカ３０−１〜３０−８と、これと同じ数の制御点であるマイクロホン４０−１〜４０−８とにより構成される制御対象システムを想定して、処理が行われる。

図１１に示すように、ｋ＝０の第０番目の処理において、伝達関数行列形成部１１により形成される伝達関数行列Ｇ₀は、行数８及び列数８（８×８）の正方行列となる。そして、特異値分解部１３の特異値分解により生成される出力側の基底Ｕ₀、特異値行列Σ₀及び入力側の基底Ｖ₀ ^Hは、それぞれ８×８の行列となる。

ここで、閾値処理／打ち切り数決定部１５により決定された打ち切り数が２であるとする。切り詰め部１６により形成される切り詰め後の逆行列Ｇ#₀ ^-1における出力側の基底Ｖ#₀、特異値行列Σ#₀ ^-1及び入力側の基底Ｕ#₀ ^Hは、それぞれ８×６の行列、６×６の行列及び６×８の行列となる。

次に、ｋ＝１の第１番目の処理において、打ち切り数が２に対応した２点の制御点９，１０を追加制御点として、伝達関数行列形成部１１により形成される追加制御点９，１０の伝達関数行列Ｇ₁は、２×８の行列となる。そして、特異値分解部１３の特異値分解により生成される出力側の基底Ｕ₁、特異値行列Σ₁及び入力側の基底Ｖ₁ ^Hは、それぞれ２×２の行列、２×８の行列及び８×８の行列となる。

ここで、閾値処理／打ち切り数決定部１５により決定された打ち切り数が１であるとする。切り詰め部１６により形成される切り詰め後の逆行列Ｇ#₁ ^-1における出力側の基底Ｖ#₁、特異値行列Σ#₁ ^-1及び入力側の基底Ｕ#₁ ^Hは、それぞれ８×１の行列、１×１の行列及び１×２の行列となる。

尚、ｋ＝１において、閾値処理／打ち切り数決定部１５により打ち切り無しが決定された場合には、切り詰め部１６では打ち切り処理が行われない。切り詰め部１６により、逆行列Ｇ₁ ^-1における出力側の基底Ｖ₁、特異値行列Σ₁ ^-1及び入力側の基底Ｕ₁ ^Hが切り詰め後の逆行列Ｇ#₁ ^-1における出力側の基底Ｖ#₁、特異値行列Σ#₁ ^-1及び入力側の基底Ｕ#₁ ^Hとして記憶部５２に格納される。この場合の切り詰め後の逆行列Ｇ#₁ ^-1における出力側の基底Ｖ#₁、特異値行列Σ#₁ ^-1及び入力側の基底Ｕ#₁ ^Hは、それぞれ８×２の行列、２×２の行列及び２×２の行列となる。

次に、ｋ＝２の第２番目の処理において、打ち切り数が１に対応した１点の制御点１１を追加制御点として、伝達関数行列形成部１１により形成される追加制御点１１の伝達関数行列Ｇ₂は、１×８の行列となる。そして、特異値分解部１３の特異値分解により生成される出力側の基底Ｕ₂、特異値行列Σ₂及び入力側の基底Ｖ₂ ^Hは、それぞれ１×１の行列、１×８の行列及び８×８の行列となる。

ここで、閾値処理／打ち切り数決定部１５により打ち切り無しが決定されたとする。切り詰め部１６では打ち切り処理が行われず、切り詰め部１６により、逆行列Ｇ₂ ^-1における出力側の基底Ｖ₂、特異値行列Σ₂ ^-1及び入力側の基底Ｕ₂ ^Hが切り詰め後の逆行列Ｇ#₂ ^-1における出力側の基底Ｖ#₂、特異値行列Σ#₂ ^-1及び入力側の基底Ｕ#₂ ^Hとして記憶部５２に格納される。この場合の切り詰め後の逆行列Ｇ#₂ ^-1における出力側の基底Ｖ#₂、特異値行列Σ#₂ ^-1及び入力側の基底Ｕ#₂ ^Hは、それぞれ８×１の行列、１×１の行列及び１×１の行列となる。

そして、図１２に示すように、逆行列形成部１８により形成される全体の逆行列Ｇ^-1は、切り詰め後の逆行列Ｇ#₀ ^-1，Ｇ#₁ ^-1，Ｇ#₂ ^-1における出力側の基底Ｖ#₀（８×６の行列），Ｖ#₁（８×１の行列），Ｖ#₂（８×１の行列）を合成した行列［Ｖ^H］^-1と、特異値行列Σ#₀ ^-1（６×６の行列），Σ#₁ ^-1（１×１の行列），Σ#₂ ^-1（１×１の行列）を合成した行列Σ^-1と、入力側の基底Ｕ#₀ ^H（６×８の行列），Ｕ#₁ ^H（１×２の行列），Ｕ#₂ ^H（１×１の行列）を合成した行列Ｕ^Hとを乗算することで、８×１１の行列として形成される。

これにより、制御対象システムの制御点は、８点を初期として、再帰的に２点及び１点増加するから、合計１１点に増やすことができ、制御範囲を広げることができる。また、初期の８点の制御点は、優先順位が高く閾値が小さいから、これらの制御点に対して精度の高い音響信号を提示することができ、再帰的に増やした３点の制御点は、優先順位が低く閾値が大きいから、これらの制御点に対しほどほどの精度の音響信号を提示することができ、かつ設計するフィルタ全体の安定化を図ることができる。

尚、閾値処理／打ち切り数決定部１５が前述した最大の特異値の除算結果による比較処理を行う場合には、初期の８点の制御点は、優先順位が高く閾値が大きいから、これらの制御点に対して精度の高い音響信号を提示することができ、再帰的に増やした３点の制御点は、優先順位が低く閾値が小さいから、これらの制御点に対しほどほどの精度の音響信号を提示することができ、かつ設計するフィルタ全体の安定化を図ることができる。

したがって、例えば、制御点１〜８が制御対象システムの聴取音場の中央付近に配置され、制御点９〜１５がそれ以外の箇所に配置されている場合には、このようにして形成した逆行列Ｇ^-1を用いてフィルタ等を生成し、音響信号を提示する制御装置は、聴取音場の中央付近に対して精度の高い音響信号を提示することができ、それ以外の箇所に対してほどほどの精度の音響信号を提示することができ、かつ設計するフィルタ全体の安定化を図ることができる。

以上のように、本発明の実施形態による逆システム設計装置１によれば、制御対象システムにおける伝達関数行列Ｇの逆行列Ｇ^-1を形成する際に、所望の近似精度（制御点へ提示する信号の精度）の優先順位に対応した制御点の集合毎に、逆行列Ｇ_k ^-1に対する切り詰め後の逆行列Ｇ#_k ^-1における出力側の基底Ｖ#_k、特異値行列Σ#_k ^-1及び入力側の基底Ｕ#_k ^Hを計算するようにした。そして、制御点の集合毎の切り詰め後の逆行列Ｇ#_k ^-1における出力側の基底Ｖ#_k、特異値行列Σ#_k ^-1及び入力側の基底Ｕ#_k ^Hをそれぞれ合成し、全体の逆行列Ｇ^-1を形成するようにした。処理手順としては、初期の制御点の集合から計算を開始し、再帰的に制御点の集合を追加する。制御点の集合毎の計算において、近似精度の優先順位が反映された閾値を変更することにより、所望の近似精度を得るための逆行列Ｇ#_k ^-1を形成する。そして、反復する再帰処理が終了した後に、全体の逆行列Ｇ^-1を形成する。

具体的には、伝達関数行列形成部１１は、初期の制御点数Ｎ₀に対応したＮ₀×Ｎ₀の正方の伝達関数行列Ｇ_k＝Ｇ₀を形成し、また、制御点数Ｎ_kの追加制御点についての伝達関数行列Ｇ_kを形成し、特異値分解部１３は、伝達関数行列Ｇ_kを特異値分解することで、出力側の基底Ｕ_k、特異値行列Σ_k及び入力側の基底Ｖ_k ^Hを生成し、逆行列特異値計算部１２は、伝達関数行列Ｇ_kの逆行列Ｇ_k ^-1における出力側の基底Ｖ_k、特異値行列Σ_k ^-1及び入力側の基底Ｕ_k ^Hを生成するようにした。そして、閾値処理／打ち切り数決定部１５は、特異値行列Σ_kを構成する特異値σ₁₁，σ₂₂，・・・，σ_NkNkと制御点に対応する閾値Ｔ_kとを順番に比較し、閾値Ｔ_ｋよりも小さい特異値σ_nnを特定した場合（最大の特異値の除算結果による比較処理を行う場合は、特異値行列Σ_kを構成する特異値σ₁₁，σ₂₂，・・・，σ_NkNkのうち最大の特異値を特異値σ₁₁，σ₂₂，・・・，σ_NkNkでそれぞれ除算し、除算結果のそれぞれと閾値Ｔ_kとを順番に比較し、閾値Ｔ_ｋよりも大きい特異値σ_nnを特定する。）、打ち切り数（Ｎ_k−ｎ＋１）を決定し、特異値σ_nnを特定できない場合、打ち切り無しを決定するようにした。そして、切り詰め部１６は、逆行列Ｇ_k ^-1＝Ｖ_kΣ_k ^-1Ｕ_k ^Hに対し、打ち切り数（Ｎ_k−ｎ＋１）分の要素を除去する（打ち切る）ことで切り詰めを行い、切り詰め後の逆行列Ｇ#_k ^-1における出力側の基底Ｖ#_k、特異値行列Σ#_k ^-1及び入力側の基底Ｕ#_k ^Hを形成するようにした。そして、追加制御点決定部１７は、伝達関数行列Ｇ_kを形成する際の対象になっていない打ち切り数（Ｎ_k−ｎ＋１）分の制御点を追加制御点として決定する。

このようにして、切り詰め部１６は、所望の近似精度の優先順位に対応した制御点の集合毎に、切り詰め後の各行列を形成する。そして、逆行列形成部１８は、閾値処理／打ち切り数決定部１５により打ち切り無しが決定された場合、切り詰め部１６により制御点の集合毎に形成された切り詰め後の逆行列Ｇ#_k ^-1における各行列を合成し、逆行列Ｇ^-1を形成するようにした。

これにより、入力信号の数よりも出力信号の数が多い優決定系を前提とした制御対象システムにおいて、制御点を再帰的に増やしながら逆行列を計算することにより、制御範囲を広げることができる。また、制御対象システムに配置される制御点の集合毎に、優先順位に応じた精度の信号を提示できる逆システムを設計することが可能となる。

さらに、制御範囲を広げることが可能な本発明の実施形態を、音響システム以外の様々なシステムへ適用することができ、よりロバストなシステムを構築することが可能となる。本発明の実施形態にて示した音響システムでは、逆システムを用いた音場再生方式（例えばトランスオーラル再生方式）において、より広い範囲で良好な聴取が可能となる。また、室内残響除去を行う音響システムでは、より広い範囲で残響を抑圧することができる。

以上、実施形態を挙げて本発明を説明したが、本発明は前記実施形態に限定されるものではなく、その技術思想を逸脱しない範囲で種々変形可能である。前記実施形態では、閾値処理／打ち切り数決定部１５は、打ち切り数（Ｎ_k−ｎ＋１）を決定する際に、伝達関数行列Ｇ_kの特異値行列Σ_kを構成する特異値σ₁₁，σ₂₂，・・・，σ_NkNkと閾値Ｔ_kとを比較する閾値処理を行うようにしたが、これは一例であり、打ち切り数（Ｎ_k−ｎ＋１）を決定する処理であれば何でもよい。

例えば、閾値処理／打ち切り数決定部１５は、逆行列Ｇ_k ^-1の特異値行列Σ_k ^-1を構成する特異値１／σ₁₁，１／σ₂₂，・・・，１／σ_NkNkと閾値Ｔ_kとを、特異値が小さい順（１／σ₁₁，１／σ₂₂，・・・，１／σ_NkNkの順）に比較し、閾値Ｔ_ｋよりも大きい特異値１／σ_nnを特定し、打ち切り数をＮ_k−ｎ＋１に決定するようにしてもよい。この場合、閾値テーブルの閾値には、追加制御点の優先順位が高い場合は、優先順位が低い場合に比べて大きい値が設定され、追加制御点の優先順位が低い場合は、優先順位が高い場合に比べて小さい値が設定される。

また、前記実施形態では、図２の制御対象システムに示したように、全ての制御点にＮ本のマイクロホン４０−１〜４０−Ｎが配置された例にて説明したが、制御点には必ずしもマイクロホン４０−１〜４０−Ｎが配置されていなくてもよく、制御点を単なる聴取位置として扱うようにしてもよい。

また、前記実施形態では、音響システムを例に挙げて説明したが、音響システムは一例であり、本発明は、音響システム以外の制御システムにも適用がある。例えば、複数の制御点を温度制御したり、湿度制御したりする制御システム等にも適用がある。

１ 逆システム設計装置
１０ テーブル生成部
１１ 伝達関数行列形成部
１２ 逆行列特異値計算部
１３ 特異値分解部
１４ 逆行列計算部
１５ 閾値処理／打ち切り数決定部
１６ 切り詰め部
１７ 追加制御点決定部
１８ 逆行列形成部
３０，１０４ スピーカ
４０，１０５ マイクロホン
５０ 制御部
５１ ＣＰＵ
５２ 記憶部
５３ 記憶装置
５４ 操作／入力部
５５ 表示出力インタフェース部
５６ 通信部
５７ システムバス
１００−１０３ システム

Claims (7)

1. 所定数の制御点と前記所定数の制御点へ信号をそれぞれ提示する所定数の提示点とにより構成される制御対象システムの伝達関数行列を形成し、前記伝達関数行列の逆行列を形成する逆システム設計装置による逆システム設計方法において、
   前記逆システム設計装置が、記憶部、伝達関数行列形成部、特異値分解部、逆行列特異値計算部、閾値処理／打ち切り数決定部、切り詰め部、追加制御点決定部及び逆行列形成部を備え、
   前記記憶部には、前記制御点毎に前記所定数の提示点との間の伝達関数が設定された伝達関数テーブル、及び、前記所定数の制御点に含まれる単数の制御点及び複数の制御点毎に閾値が設定された閾値テーブルが格納されている場合に、
   前記伝達関数行列形成部が、前記記憶部に格納された伝達関数テーブルから、前記所定数の提示点と同数の制御点についての伝達関数を読み出し、前記同数の制御点を初期の制御点として、前記初期の制御点と前記所定数の提示点との間の正方の伝達関数行列を形成する第１のステップと、
   前記特異値分解部が、特異値分解により、前記伝達関数行列における出力側の基底、特異値行列及び入力側の基底を生成する第２のステップと、
   前記逆行列特異値計算部が、前記伝達関数行列における出力側の基底、特異値行列及び入力側の基底に基づいて、前記伝達関数行列の逆行列における出力側の基底、特異値行列及び入力側の基底を生成する第３のステップと、
   前記閾値処理／打ち切り数決定部が、前記記憶部に格納された閾値テーブルから、前記初期の制御点の集合についての閾値を読み出し、前記伝達関数行列における特異値行列を構成するそれぞれの特異値に対する閾値処理により、打ち切り数を決定する第４のステップと、
   前記切り詰め部が、前記逆行列における出力側の基底、特異値行列及び入力側の基底に対し、前記打ち切り数に応じてそれぞれ切り詰める打ち切り処理を行い、切り詰め後の逆行列における出力側の基底、特異値行列及び入力側の基底を、前記記憶部に格納する第５のステップと、
   前記追加制御点決定部が、前記所定数の制御点に含まれる前記形成した伝達関数行列の対象になっていない制御点のうち、前記打ち切り数と同数の制御点を追加制御点として決定する第６のステップと、
   前記伝達関数行列形成部が、前記記憶部に格納された伝達関数テーブルから、前記追加制御点についての伝達関数を読み出し、前記追加制御点と前記所定数の提示点との間の伝達関数行列を形成する第７のステップと、を有し、
   前記追加制御点について前記第２〜第７のステップを繰り返すことで、追加制御点を増やし、
   前記追加制御点毎に、前記第５のステップにて、前記切り詰め後の逆行列における出力側の基底、特異値行列及び入力側の基底を、前記記憶部に格納し、
   さらに、前記第４のステップにて、前記閾値処理により打ち切りがなかったときに、
   前記切り詰め部が、直前の第３のステップにて生成された前記伝達関数行列の逆行列における出力側の基底、特異値行列及び入力側の基底を、前記切り詰め後の逆行列における出力側の基底、特異値行列及び入力側の基底として前記記憶部に格納する第８のステップと、
   前記逆行列形成部が、前記記憶部から、前記切り詰め後の逆行列における出力側の基底、特異値行列及び入力側の基底を読み出し、前記出力側の基底、特異値行列及び入力側の基底をそれぞれ合成し、全体の逆行列を形成する第９のステップと、を有することを特徴とする逆システム設計方法。
2. 請求項１に記載の逆システム設計方法において、
   前記第４のステップは、
   前記伝達関数行列における特異値行列を構成するそれぞれの特異値と前記閾値とを比較し、前記閾値よりも小さい特異値の数を打ち切り数として決定する、ことを特徴とする逆システム設計方法。
3. 請求項１に記載の逆システム設計方法において、
   前記第４のステップは、
   前記伝達関数行列における特異値行列を構成する特異値のうちの最大の特異値を特定し、前記最大の特異値を前記特異値行列を構成するそれぞれの特異値で除算し、前記除算結果のそれぞれと前記閾値とを比較し、前記閾値よりも大きい前記除算結果の数を打ち切り数として決定する、ことを特徴とする逆システム設計方法。
4. 請求項１から３までのいずれか一項に記載の逆システム設計方法において、
   前記記憶部に格納された閾値テーブルには、前記制御点へ信号が提示される際の前記信号の精度に応じた制御点の集合毎に、前記信号の精度が反映された閾値が設定されている、ことを特徴とする逆システム設計方法。
5. 請求項１から４までのいずれか一項に記載の逆システム設計方法において、
   前記制御対象システムを音響システムとし、前記提示点をスピーカが配置された箇所とし、前記制御点を聴取位置またはマイクロホンが配置された箇所とする、ことを特徴とする逆システム設計方法。
6. 所定数の制御点と前記所定数の制御点へ信号をそれぞれ提示する所定数の提示点とにより構成される制御対象システムの伝達関数行列を形成し、前記伝達関数行列の逆行列を形成する逆システム設計装置において、
   前記記憶部には、前記制御点毎に前記所定数の提示点との間の伝達関数が設定された伝達関数テーブル、及び、前記所定数の制御点に含まれる単数または複数の制御点の集合毎に閾値が設定された閾値テーブルが格納されており、
   前記記憶部に格納された伝達関数テーブルから、前記所定数の提示点と同数の制御点についての伝達関数を読み出し、前記同数の制御点を初期の制御点として、前記初期の制御点と前記所定数の提示点との間の正方の伝達関数行列を形成する第１の伝達関数行列形成部と、
   伝達関数行列の特異値分解により、前記伝達関数行列における出力側の基底、特異値行列及び入力側の基底を生成する特異値分解部と、
   前記特異値分解部により生成された伝達関数行列における出力側の基底、特異値行列及び入力側の基底に基づいて、前記伝達関数行列の逆行列における出力側の基底、特異値行列及び入力側の基底を生成する逆行列特異値計算部と、
   前記記憶部に格納された閾値テーブルから、前記初期の制御点または追加制御点の集合についての閾値を読み出し、前記特異値分解部により生成された伝達関数行列における特異値行列を構成するそれぞれの特異値に対する閾値処理を行い、前記閾値処理により所定の条件を満たす場合、打ち切り数を決定し、前記閾値処理により所定の条件を満たさない場合、打ち切りしないことを決定する閾値処理／打ち切り数決定部と、
   前記閾値処理／打ち切り数決定部により打ち切り数が決定された場合、前記逆行列特異値計算部により生成された逆行列における出力側の基底、特異値行列及び入力側の基底に対し、前記打ち切り数に応じてそれぞれ切り詰める打ち切り処理を行い、切り詰め後の逆行列における出力側の基底、特異値行列及び入力側の基底を形成し、前記記憶部に格納し、
   前記閾値処理／打ち切り数決定部により打ち切りしないことが決定された場合、前記逆行列特異値計算部により生成された前記伝達関数行列の逆行列における出力側の基底、特異値行列及び入力側の基底を、前記切り詰め後の逆行列における出力側の基底、特異値行列及び入力側の基底として前記記憶部に格納する切り詰め部と、
   前記閾値処理／打ち切り数決定部により打ち切り数が決定された場合、前記所定数の制御点に含まれる、前記伝達関数行列の対象になっていない制御点の集合を追加制御点として決定する追加制御点決定部と、
   前記記憶部に格納された伝達関数テーブルから、前記追加制御点決定部により決定された追加制御点の伝達関数を読み出し、前記追加制御点と前記所定数の提示点との間の伝達関数行列を形成する第２の伝達関数行列形成部と、
   前記記憶部に格納された切り詰め後の逆行列における出力側の基底、特異値行列及び入力側の基底に基づいて、逆行列を形成する逆行列形成部と、を備え、
   前記閾値処理／打ち切り数決定部により打ち切り数が決定された場合、
   前記追加制御点決定部において、前記追加制御点を決定し、前記第２の伝達関数行列形成部において、前記追加制御点と前記所定数の提示点との間の伝達関数行列を形成する処理、前記特異値分解部において、前記第２の伝達関数行列形成部により形成された伝達関数行列における出力側の基底、特異値行列及び入力側の基底を生成する処理、前記逆行列特異値計算部において、前記伝達関数行列の逆行列における出力側の基底、特異値行列及び入力側の基底を生成する処理、及び、前記切り詰め部において、前記打ち切り数に応じた打ち切り処理を行い、切り詰め後の逆行列における出力側の基底、特異値行列及び入力側の基底を形成して前記記憶部に格納する処理を繰り返し、
   前記閾値処理／打ち切り数決定部により打ち切りしないことが決定された場合、
   前記逆行列形成部は、
   前記記憶部から、前記切り詰め後の逆行列における出力側の基底、特異値行列及び入力側の基底を読み出し、前記出力側の基底、特異値行列及び入力側の基底をそれぞれ合成し、全体の逆行列を形成する、ことを特徴とする逆システム設計装置。
7. 請求項１から５までのいずれか一項に記載の逆システム設計方法を、コンピュータに実行させることを特徴とする逆システム設計プログラム。

Images