JP2015060007A - 逆システム設計方法、逆システム設計装置及びプログラム - Google Patents
逆システム設計方法、逆システム設計装置及びプログラム Download PDFInfo
- Publication number
- JP2015060007A JP2015060007A JP2013192410A JP2013192410A JP2015060007A JP 2015060007 A JP2015060007 A JP 2015060007A JP 2013192410 A JP2013192410 A JP 2013192410A JP 2013192410 A JP2013192410 A JP 2013192410A JP 2015060007 A JP2015060007 A JP 2015060007A
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- transfer function
- singular value
- inverse
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 102
- 238000013461 design Methods 0.000 title claims abstract description 62
- 239000011159 matrix material Substances 0.000 claims abstract description 475
- 238000000354 decomposition reaction Methods 0.000 claims abstract description 46
- 230000006870 function Effects 0.000 claims description 199
- 238000012546 transfer Methods 0.000 claims description 191
- 238000003860 storage Methods 0.000 claims description 98
- 238000012545 processing Methods 0.000 claims description 93
- 230000015572 biosynthetic process Effects 0.000 claims description 20
- 230000002194 synthesizing effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 19
- 238000004891 communication Methods 0.000 description 6
- 101100283966 Pectobacterium carotovorum subsp. carotovorum outN gene Proteins 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 101150061215 outM gene Proteins 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Landscapes
- Obtaining Desirable Characteristics In Audible-Bandwidth Transducers (AREA)
- Circuit For Audible Band Transducer (AREA)
Abstract
Description
図13及び図14は、逆システムを説明する概念図である。図13及び図14において、システム100は、信号Xinを入力して信号Xoutを出力し、システム101は、信号Yinを入力して信号Youtを出力するものとし、システム101を制御対象となるシステム(制御対象システム)Bとする。
次に、音響システムの例を挙げて、制御対象システム及び逆システムについて説明する。音響システムでは、音場再現または室内残響除去等の処理のために、逆システムが用いられる。制御対象システムは、音場再現が行われる音場または残響が除去される室内の音場である。
一般に、制御対象システムの伝達関数行列の逆行列を計算する際には、伝達関数行列が正方の場合(制御対象システムにおいて入力信号の数と出力信号の数が同じ場合)、または非正方の場合(制御対象システムにおいて入力信号の数よりも出力信号の数が多い優決定系の場合または出力信号の数よりも入力信号の数が多い劣決定系の場合)のいずれにおいても、逆システムの安定性を高めるための処理が必要となる。例えば音響システムの場合には、周波数領域の信号を用いて逆システムを設計し、周波数領域の逆システムを時間領域に変換し、時間領域の逆システムにおける設計結果をフィルタとして実装することが多い。
まず、本発明の実施形態による逆システム設計装置のハードウェア構成について説明する。図1は、本発明の実施形態による逆システム設計装置のハードウェア構成を示す概略図である。この逆システム設計装置1は、CPU51と、プログラム及びテーブル等を記憶するROM及びRAMからなる記憶部52と、アプリケーションのプログラム、テーブル及びデータ等を記憶する記憶装置(ハードディスク装置)53と、当該逆システム設計装置1のオペレータによるキーボード及びマウス等の操作に伴い、所定のデータを入力制御する操作/入力部54と、オペレータに対しデータ入力操作等を促すための画面情報を表示器に出力する表示出力インタフェース部55と、インターネット等のネットワークを介してプログラム及びデータの送受信を行う通信部56とを備えて構成され、これらの各構成要素はシステムバス57を介して相互に接続される。
図2は、制御対象システムを説明する概念図である。この制御対象システムは、音響システムの聴取音場であり、M台の二次音源であるスピーカ30−1〜30−M、及び、所定の聴取位置である各制御点にN本のマイクロホン40−1〜40−Nが配置されている。ここで、M,Nは正の整数であり、M<Nである。
図4は、伝達関数テーブルを説明する図である。この伝達関数テーブルは、制御点1〜N毎に、M台の二次音源であるスピーカ30−1〜30−Mとの間の伝達関数群により構成される。制御点1の伝達関数群は(g11,g12,・・・,g1M)であり、制御点2の伝達関数群は(g21,g22,・・・,g2M)であり、同様に、制御点Nの伝達関数群は、(gN1,gN2,・・・,gNM)である。ここで、g11は、図2において、制御点1であるマイクロホン40−1と二次音源であるスピーカ30−1との間の伝達関数を示し、g12は、制御点1であるマイクロホン40−1と二次音源であるスピーカ30−2との間の伝達関数を示す。つまり、gijは、制御点iであるマイクロホン40−iと二次音源であるスピーカ30−jとの間の伝達関数を示す。
図5は、閾値テーブルを説明する図である。この閾値テーブルは、制御点1〜Nにおける単数の制御点及び複数の制御点毎に、制御点数及び閾値により構成される。単数または複数の制御点は、後述する伝達関数行列形成部11により設定される初期の制御点及び追加制御点決定部17により決定される追加制御点に対応する。制御点数は、制御点の数を示し、閾値は、打ち切り処理の閾値であり、切り詰めた行列を生成するための特異値と比較する基準値を示す。
図6は、切り詰め後データを説明する図である。この切り詰め後データは、切り詰め後の伝達関数行列G#0,・・・,G#Kの逆行列G#0 -1,・・・,G#K -1における出力側の基底V#0,・・・,V#K、特異値行列Σ#0 -1,・・・,Σ#K -1及び入力側の基底U#0 H,・・・,U#K Hである。詳細については後述する。
図7は、図1に示した逆システム設計装置1における制御部50の機能構成を示すブロック図であり、図1に示した制御部50が逆システム設計プログラムの処理を実行する際の機能構成を示している。この制御部50は、テーブル生成部10、伝達関数行列形成部11、逆行列特異値計算部12、特異値分解部13、逆行列計算部14、閾値処理/打ち切り数決定部15、切り詰め部16、追加制御点決定部17、逆行列形成部18及び記憶部52を備えている。
次に、図7に示した制御部50の処理(逆行列形成処理)について説明する。制御部50は、前述のとおり、逆システム設計プログラムの実行により、制御対象システムの制御範囲を広げるために、制御点を再帰的に増やしながら逆行列を計算する。
次に、図8に示した制御部50の逆行列形成処理について具体例を挙げて説明する。図11及び図12は、逆行列形成処理の具体例を説明する図である。図2に示した音響システムの聴取音場を制御対象システムとした場合を例として、制御対象システムには、8台の二次音源であるスピーカ30−1〜30−8、及び、各制御点に15本のマイクロホン40−1〜40−15が配置されているものとする。つまり、M=8、N=15とする。
10 テーブル生成部
11 伝達関数行列形成部
12 逆行列特異値計算部
13 特異値分解部
14 逆行列計算部
15 閾値処理/打ち切り数決定部
16 切り詰め部
17 追加制御点決定部
18 逆行列形成部
30,104 スピーカ
40,105 マイクロホン
50 制御部
51 CPU
52 記憶部
53 記憶装置
54 操作/入力部
55 表示出力インタフェース部
56 通信部
57 システムバス
100−103 システム
Claims (7)
- 所定数の制御点と前記所定数の制御点へ信号をそれぞれ提示する所定数の提示点とにより構成される制御対象システムの伝達関数行列を形成し、前記伝達関数行列の逆行列を形成する逆システム設計装置による逆システム設計方法において、
前記逆システム設計装置が、記憶部、伝達関数行列形成部、特異値分解部、逆行列特異値計算部、閾値処理/打ち切り数決定部、切り詰め部、追加制御点決定部及び逆行列形成部を備え、
前記記憶部には、前記制御点毎に前記所定数の提示点との間の伝達関数が設定された伝達関数テーブル、及び、前記所定数の制御点に含まれる単数の制御点及び複数の制御点毎に閾値が設定された閾値テーブルが格納されている場合に、
前記伝達関数行列形成部が、前記記憶部に格納された伝達関数テーブルから、前記所定数の提示点と同数の制御点についての伝達関数を読み出し、前記同数の制御点を初期の制御点として、前記初期の制御点と前記所定数の提示点との間の正方の伝達関数行列を形成する第1のステップと、
前記特異値分解部が、特異値分解により、前記伝達関数行列における出力側の基底、特異値行列及び入力側の基底を生成する第2のステップと、
前記逆行列特異値計算部が、前記伝達関数行列における出力側の基底、特異値行列及び入力側の基底に基づいて、前記伝達関数行列の逆行列における出力側の基底、特異値行列及び入力側の基底を生成する第3のステップと、
前記閾値処理/打ち切り数決定部が、前記記憶部に格納された閾値テーブルから、前記初期の制御点の集合についての閾値を読み出し、前記伝達関数行列における特異値行列を構成するそれぞれの特異値に対する閾値処理により、打ち切り数を決定する第4のステップと、
前記切り詰め部が、前記逆行列における出力側の基底、特異値行列及び入力側の基底に対し、前記打ち切り数に応じてそれぞれ切り詰める打ち切り処理を行い、切り詰め後の逆行列における出力側の基底、特異値行列及び入力側の基底を、前記記憶部に格納する第5のステップと、
前記追加制御点決定部が、前記所定数の制御点に含まれる前記形成した伝達関数行列の対象になっていない制御点のうち、前記打ち切り数と同数の制御点を追加制御点として決定する第6のステップと、
前記伝達関数行列形成部が、前記記憶部に格納された伝達関数テーブルから、前記追加制御点についての伝達関数を読み出し、前記追加制御点と前記所定数の提示点との間の伝達関数行列を形成する第7のステップと、を有し、
前記追加制御点について前記第2〜第7のステップを繰り返すことで、追加制御点を増やし、
前記追加制御点毎に、前記第5のステップにて、前記切り詰め後の逆行列における出力側の基底、特異値行列及び入力側の基底を、前記記憶部に格納し、
さらに、前記第4のステップにて、前記閾値処理により打ち切りがなかったときに、
前記切り詰め部が、直前の第3のステップにて生成された前記伝達関数行列の逆行列における出力側の基底、特異値行列及び入力側の基底を、前記切り詰め後の逆行列における出力側の基底、特異値行列及び入力側の基底として前記記憶部に格納する第8のステップと、
前記逆行列形成部が、前記記憶部から、前記切り詰め後の逆行列における出力側の基底、特異値行列及び入力側の基底を読み出し、前記出力側の基底、特異値行列及び入力側の基底をそれぞれ合成し、全体の逆行列を形成する第9のステップと、を有することを特徴とする逆システム設計方法。 - 請求項1に記載の逆システム設計方法において、
前記第4のステップは、
前記伝達関数行列における特異値行列を構成するそれぞれの特異値と前記閾値とを比較し、前記閾値よりも小さい特異値の数を打ち切り数として決定する、ことを特徴とする逆システム設計方法。 - 請求項1に記載の逆システム設計方法において、
前記第4のステップは、
前記伝達関数行列における特異値行列を構成する特異値のうちの最大の特異値を特定し、前記最大の特異値を前記特異値行列を構成するそれぞれの特異値で除算し、前記除算結果のそれぞれと前記閾値とを比較し、前記閾値よりも大きい前記除算結果の数を打ち切り数として決定する、ことを特徴とする逆システム設計方法。 - 請求項1から3までのいずれか一項に記載の逆システム設計方法において、
前記記憶部に格納された閾値テーブルには、前記制御点へ信号が提示される際の前記信号の精度に応じた制御点の集合毎に、前記信号の精度が反映された閾値が設定されている、ことを特徴とする逆システム設計方法。 - 請求項1から4までのいずれか一項に記載の逆システム設計方法において、
前記制御対象システムを音響システムとし、前記提示点をスピーカが配置された箇所とし、前記制御点を聴取位置またはマイクロホンが配置された箇所とする、ことを特徴とする逆システム設計方法。 - 所定数の制御点と前記所定数の制御点へ信号をそれぞれ提示する所定数の提示点とにより構成される制御対象システムの伝達関数行列を形成し、前記伝達関数行列の逆行列を形成する逆システム設計装置において、
前記記憶部には、前記制御点毎に前記所定数の提示点との間の伝達関数が設定された伝達関数テーブル、及び、前記所定数の制御点に含まれる単数または複数の制御点の集合毎に閾値が設定された閾値テーブルが格納されており、
前記記憶部に格納された伝達関数テーブルから、前記所定数の提示点と同数の制御点についての伝達関数を読み出し、前記同数の制御点を初期の制御点として、前記初期の制御点と前記所定数の提示点との間の正方の伝達関数行列を形成する第1の伝達関数行列形成部と、
伝達関数行列の特異値分解により、前記伝達関数行列における出力側の基底、特異値行列及び入力側の基底を生成する特異値分解部と、
前記特異値分解部により生成された伝達関数行列における出力側の基底、特異値行列及び入力側の基底に基づいて、前記伝達関数行列の逆行列における出力側の基底、特異値行列及び入力側の基底を生成する逆行列特異値計算部と、
前記記憶部に格納された閾値テーブルから、前記初期の制御点または追加制御点の集合についての閾値を読み出し、前記特異値分解部により生成された伝達関数行列における特異値行列を構成するそれぞれの特異値に対する閾値処理を行い、前記閾値処理により所定の条件を満たす場合、打ち切り数を決定し、前記閾値処理により所定の条件を満たさない場合、打ち切りしないことを決定する閾値処理/打ち切り数決定部と、
前記閾値処理/打ち切り数決定部により打ち切り数が決定された場合、前記逆行列特異値計算部により生成された逆行列における出力側の基底、特異値行列及び入力側の基底に対し、前記打ち切り数に応じてそれぞれ切り詰める打ち切り処理を行い、切り詰め後の逆行列における出力側の基底、特異値行列及び入力側の基底を形成し、前記記憶部に格納し、
前記閾値処理/打ち切り数決定部により打ち切りしないことが決定された場合、前記逆行列特異値計算部により生成された前記伝達関数行列の逆行列における出力側の基底、特異値行列及び入力側の基底を、前記切り詰め後の逆行列における出力側の基底、特異値行列及び入力側の基底として前記記憶部に格納する切り詰め部と、
前記閾値処理/打ち切り数決定部により打ち切り数が決定された場合、前記所定数の制御点に含まれる、前記伝達関数行列の対象になっていない制御点の集合を追加制御点として決定する追加制御点決定部と、
前記記憶部に格納された伝達関数テーブルから、前記追加制御点決定部により決定された追加制御点の伝達関数を読み出し、前記追加制御点と前記所定数の提示点との間の伝達関数行列を形成する第2の伝達関数行列形成部と、
前記記憶部に格納された切り詰め後の逆行列における出力側の基底、特異値行列及び入力側の基底に基づいて、逆行列を形成する逆行列形成部と、を備え、
前記閾値処理/打ち切り数決定部により打ち切り数が決定された場合、
前記追加制御点決定部において、前記追加制御点を決定し、前記第2の伝達関数行列形成部において、前記追加制御点と前記所定数の提示点との間の伝達関数行列を形成する処理、前記特異値分解部において、前記第2の伝達関数行列形成部により形成された伝達関数行列における出力側の基底、特異値行列及び入力側の基底を生成する処理、前記逆行列特異値計算部において、前記伝達関数行列の逆行列における出力側の基底、特異値行列及び入力側の基底を生成する処理、及び、前記切り詰め部において、前記打ち切り数に応じた打ち切り処理を行い、切り詰め後の逆行列における出力側の基底、特異値行列及び入力側の基底を形成して前記記憶部に格納する処理を繰り返し、
前記閾値処理/打ち切り数決定部により打ち切りしないことが決定された場合、
前記逆行列形成部は、
前記記憶部から、前記切り詰め後の逆行列における出力側の基底、特異値行列及び入力側の基底を読み出し、前記出力側の基底、特異値行列及び入力側の基底をそれぞれ合成し、全体の逆行列を形成する、ことを特徴とする逆システム設計装置。 - 請求項1から5までのいずれか一項に記載の逆システム設計方法を、コンピュータに実行させることを特徴とする逆システム設計プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013192410A JP6212338B2 (ja) | 2013-09-17 | 2013-09-17 | 逆システム設計方法、逆システム設計装置及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013192410A JP6212338B2 (ja) | 2013-09-17 | 2013-09-17 | 逆システム設計方法、逆システム設計装置及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015060007A true JP2015060007A (ja) | 2015-03-30 |
JP6212338B2 JP6212338B2 (ja) | 2017-10-11 |
Family
ID=52817610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013192410A Active JP6212338B2 (ja) | 2013-09-17 | 2013-09-17 | 逆システム設計方法、逆システム設計装置及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6212338B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022073135A (ja) * | 2020-10-30 | 2022-05-17 | 株式会社カスクアコースティクス | マイクロホンアレイ装置、音場制御システム、音場収録システム、及び音場再生システム |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001005464A (ja) * | 1999-06-21 | 2001-01-12 | Matsushita Electric Ind Co Ltd | 音場制御方法 |
JP2012100117A (ja) * | 2010-11-02 | 2012-05-24 | Canon Inc | 音響処理装置及び方法 |
-
2013
- 2013-09-17 JP JP2013192410A patent/JP6212338B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001005464A (ja) * | 1999-06-21 | 2001-01-12 | Matsushita Electric Ind Co Ltd | 音場制御方法 |
JP2012100117A (ja) * | 2010-11-02 | 2012-05-24 | Canon Inc | 音響処理装置及び方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022073135A (ja) * | 2020-10-30 | 2022-05-17 | 株式会社カスクアコースティクス | マイクロホンアレイ装置、音場制御システム、音場収録システム、及び音場再生システム |
JP7445975B2 (ja) | 2020-10-30 | 2024-03-08 | 株式会社カスクアコースティクス | マイクロホンアレイ装置、音場制御システム、音場収録システム、及び音場再生システム |
Also Published As
Publication number | Publication date |
---|---|
JP6212338B2 (ja) | 2017-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230254657A1 (en) | Audio processing device and method therefor | |
JP5679304B2 (ja) | 多重極スピーカ群とその配置方法と、音響信号出力装置とその方法と、その方法を用いたアクティブノイズコントロール装置と音場再生装置と、それらの方法とプログラム | |
Willemsen | The emulated ensemble: Real-time simulation of musical instruments using finite-difference time-domain methods | |
JP6399864B2 (ja) | 制御器設計装置、制御器設計方法及びプログラム | |
JP6212338B2 (ja) | 逆システム設計方法、逆システム設計装置及びプログラム | |
US20240244390A1 (en) | Audio signal processing method and apparatus, and computer device | |
Chemistruck et al. | Generating matrix coefficients for feedback delay networks using genetic algorithm | |
WO2020129231A1 (ja) | 音源方向推定装置、音源方向推定方法、及び音源方向推定プログラム | |
JP6808597B2 (ja) | 信号分離装置、信号分離方法及びプログラム | |
JP6818591B2 (ja) | 制御器設計装置、制御器及びプログラム | |
US20210105571A1 (en) | Sound image reproduction device, sound image reproduction method, and sound image reproduction program | |
Steinmetz et al. | Randomized overdrive neural networks | |
JP2020102107A (ja) | 学習装置、学習方法および学習プログラム | |
JPWO2016002020A1 (ja) | 行列生成装置及び行列生成方法及び行列生成プログラム | |
JP2014045282A (ja) | 残響付加装置、残響付加プログラム | |
JPWO2020100341A1 (ja) | 信号分離装置、信号分離方法及びプログラム | |
JP5106936B2 (ja) | 音場再現フィルタ算出装置および音場再現システム | |
JP2021089388A (ja) | 音響解析装置、音響解析方法及び音響解析プログラム | |
KR20210066807A (ko) | 정보 처리 장치 및 방법, 그리고 프로그램 | |
JP6505546B2 (ja) | 音響効果付与装置 | |
JP7267043B2 (ja) | 音響信号処理装置、音響信号処理方法、およびプログラム | |
JP6492779B2 (ja) | マッピング情報生成プログラム、マッピング情報生成方法、及びマッピング情報生成装置 | |
JP2019047460A (ja) | 音響信号用の制御器設計装置及びプログラム | |
JPWO2018211984A1 (ja) | スピーカアレイ、および信号処理装置 | |
WO2022064602A1 (ja) | 信号処理装置、方法及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160801 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170915 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6212338 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |