JP2015053528A - Multilayer ceramic electronic component - Google Patents

Multilayer ceramic electronic component Download PDF

Info

Publication number
JP2015053528A
JP2015053528A JP2014251309A JP2014251309A JP2015053528A JP 2015053528 A JP2015053528 A JP 2015053528A JP 2014251309 A JP2014251309 A JP 2014251309A JP 2014251309 A JP2014251309 A JP 2014251309A JP 2015053528 A JP2015053528 A JP 2015053528A
Authority
JP
Japan
Prior art keywords
layer
ceramic
multilayer ceramic
main surface
fluorine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014251309A
Other languages
Japanese (ja)
Inventor
真史 大谷
Masashi Otani
真史 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2014251309A priority Critical patent/JP2015053528A/en
Publication of JP2015053528A publication Critical patent/JP2015053528A/en
Priority to JP2015166701A priority patent/JP6610086B2/en
Priority to US14/944,656 priority patent/US9881741B2/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer ceramic electronic component that allows preventing intrusion of moisture from an end portion into the inside of an external electrode on a primary surface of a ceramic element body.SOLUTION: A multilayer ceramic capacitor 10 as a multilayer ceramic electronic component includes a ceramic element body 12. The multilayer ceramic capacitor 10 is formed so that fluorine exists between the ceramic element body 12 and sintered metal layers 22a and 22b or the sintered metal layers 22a and 22b and conductive resin layers 24a and 24b.

Description

この発明は、積層セラミック電子部品に関し、特に、内部電極が埋設されたセラミック素体と内部電極に電気的に接続されるようにセラミック素体の端面に形成された外部電極とを有する、たとえば、積層セラミックコンデンサ、積層セラミックインダクタ、積層セラミックサーミスタ、積層セラミック圧電部品などの積層セラミック電子部品に関する。   The present invention relates to a multilayer ceramic electronic component, and in particular, has a ceramic body in which internal electrodes are embedded and external electrodes formed on end faces of the ceramic body so as to be electrically connected to the internal electrodes. The present invention relates to a multilayer ceramic electronic component such as a multilayer ceramic capacitor, a multilayer ceramic inductor, a multilayer ceramic thermistor, and a multilayer ceramic piezoelectric component.

従来の積層セラミック電子部品として、たとえば特許文献１に開示されているように、内部電極が埋設されたセラミック素体の表面において内部電極が露出したセラミック素体の両端面に、金属を主成分として含有する焼結型電極層と焼結型電極層の表面に形成された金属粒子を含有する導電性樹脂電極層と導電性樹脂電極層の表面に形成されためっき層とを有する外部電極を備えたものが知られている。この積層セラミック電子部品では、焼結型電極層およびめっき層間に導電性樹脂電極層が形成されているので、使用時の温度サイクルでセラミック素体にクラックが発生したり、基板に実装されている場合に基板のたわみに対して強度的に弱かったりするという欠点が、ある程度解消される。   As a conventional multilayer ceramic electronic component, for example, as disclosed in Patent Document 1, a metal is a main component on both end faces of a ceramic body where the internal electrodes are exposed on the surface of the ceramic body in which the internal electrodes are embedded. An external electrode having a sintered electrode layer containing, a conductive resin electrode layer containing metal particles formed on the surface of the sintered electrode layer, and a plating layer formed on the surface of the conductive resin electrode layer Is known. In this multilayer ceramic electronic component, since the conductive resin electrode layer is formed between the sintered electrode layer and the plating layer, the ceramic body is cracked or mounted on the substrate in the temperature cycle during use. In some cases, the disadvantage of being weak in strength against the deflection of the substrate is solved to some extent.

特開平１０−２８４３４３号公報JP-A-10-284343

上述のような積層セラミック電子部品では、セラミック素体の両端面に外部電極が形成されるが、基板への積層セラミック電子部品の実装性を考慮して、セラミック素体の端面からそれに隣接する主面に回り込むように外部電極が形成されている。ところが、セラミック素体の主面において、セラミック素体と外部電極の端部との間から水分が入り込みやすく、入り込んだ水分は導電性樹脂層に含まれる。   In the multilayer ceramic electronic component as described above, external electrodes are formed on both end faces of the ceramic body, but considering the mountability of the multilayer ceramic electronic component on the substrate, the main electrodes adjacent to the end face of the ceramic body are adjacent to it. External electrodes are formed so as to wrap around the surface. However, on the main surface of the ceramic element body, moisture easily enters from between the ceramic element body and the end of the external electrode, and the included moisture is contained in the conductive resin layer.

このような積層セラミック電子部品は、リフローにより基板に実装される。このようなリフローによる実装時に、導電性樹脂層に含まれる水分が蒸発し、実装に用いられるはんだを飛び散らせる「はんだ爆ぜ」という問題が生じる。   Such a multilayer ceramic electronic component is mounted on a substrate by reflow. At the time of mounting by such reflow, the moisture contained in the conductive resin layer evaporates, causing a problem of “solder explosion” that scatters the solder used for mounting.

それゆえに、この発明の主たる目的は、セラミック素体の主面における外部電極の端部から外部電極の内側に水分が浸入することを防止することができる積層セラミック電子部品を提供することである。   Therefore, a main object of the present invention is to provide a multilayer ceramic electronic component capable of preventing moisture from entering the inside of the external electrode from the end of the external electrode on the main surface of the ceramic body.

この発明にかかる積層セラミック電子部品は、内部電極が埋設され、第１の主面と、第１の主面に対向する第２の主面と、第１の主面および第２の主面に接続する第１の側面と、第１の側面に対向する第２の側面と、第１の主面、第２の主面、第１の側面および第２の側面に接続する第１の端面と、第１の端面に対向する第２の端面とを有するセラミック素体と、内部電極に電気的に接続されるように、セラミック素体の端面および少なくとも第１の主面または第２の主面に形成された外部電極と、を備えた積層セラミック電子部品であって、外部電極は、セラミック素体側から順に、焼結金属層、導電性樹脂層およびめっき層を備え、セラミック素体の第１の主面および第２の主面と導電性樹脂層との間にフッ素が存在することを特徴とする、積層セラミック電子部品である。
このような積層セラミック電子部品において、フッ素は、焼結金属層と導電性樹脂層との間にも存在することが好ましい。
また、フッ素は、セラミック素体と焼結金属層との間にも存在することが好ましい。 The multilayer ceramic electronic component according to the present invention has an internal electrode embedded therein, a first main surface, a second main surface opposite to the first main surface, and the first main surface and the second main surface. A first side surface to be connected, a second side surface facing the first side surface, a first main surface, a second main surface, a first side surface and a first end surface connected to the second side surface; A ceramic body having a second end face opposed to the first end face, and an end face of the ceramic body and at least the first main face or the second main face so as to be electrically connected to the internal electrode An external electrode formed on the ceramic body, wherein the external electrode includes a sintered metal layer, a conductive resin layer, and a plating layer in order from the ceramic body side. Fluorine is present between the main surface and the second main surface of the resin and the conductive resin layer. , A laminated ceramic electronic components.
In such a multilayer ceramic electronic component, it is preferable that fluorine exists also between the sintered metal layer and the conductive resin layer.
Moreover, it is preferable that fluorine exists also between the ceramic body and the sintered metal layer.

この発明にかかる積層セラミック電子部品では、セラミック素体の主面と導電性樹脂層との間に疎水性を有するフッ素が存在することにより、外部電極の端部からの水分の浸入を防止することができる。それにより、導電性樹脂層に水分が含まれることが防止され、積層セラミック電子部品をリフローにより基板上に実装する際におけるはんだ爆ぜを防止することができる。
このような積層セラミック電子部品において、フッ素が焼結金属層と導電性樹脂層との間に存在すれば、導電性樹脂層と外界との遮断をより強固なものとすることができ、導電性樹脂層への水分の浸入を防止することができる。
さらに、フッ素がセラミック素体と焼結金属層との間に形成されていても、導電性樹脂層と外界との遮断を強固なものとすることができ、導電性樹脂層への水分の浸入を防止することができる。 In the multilayer ceramic electronic component according to the present invention, the presence of hydrophobic fluorine between the main surface of the ceramic body and the conductive resin layer prevents moisture from entering from the end of the external electrode. Can do. Thereby, it is possible to prevent moisture from being contained in the conductive resin layer, and it is possible to prevent solder explosion when the multilayer ceramic electronic component is mounted on the substrate by reflow.
In such a multilayer ceramic electronic component, if fluorine is present between the sintered metal layer and the conductive resin layer, the barrier between the conductive resin layer and the outside can be made stronger, and the conductive It is possible to prevent moisture from entering the resin layer.
Furthermore, even if fluorine is formed between the ceramic body and the sintered metal layer, the conductive resin layer and the outside can be strongly blocked, and moisture can enter the conductive resin layer. Can be prevented.

この発明によれば、外部電極の端部からの水分の浸入を抑制し、リフローによる積層セラミック電子部品の基板上への実装の際のはんだ爆ぜを防止することができる積層セラミック電子部品を得ることができる。   According to the present invention, it is possible to obtain a multilayer ceramic electronic component capable of suppressing the intrusion of moisture from the end portion of the external electrode and preventing solder explosion when the multilayer ceramic electronic component is mounted on the substrate by reflow. Can do.

この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。   The above-described object, other objects, features, and advantages of the present invention will become more apparent from the following description of embodiments for carrying out the invention with reference to the drawings.

この発明にかかる積層セラミックコンデンサの一例を示す斜視図である。It is a perspective view which shows an example of the multilayer ceramic capacitor concerning this invention. 図１に示す積層セラミックコンデンサの図１の線ＩＩ−ＩＩにおける断面図である。FIG. 2 is a cross-sectional view of the multilayer ceramic capacitor shown in FIG. 1 taken along line II-II in FIG. 図１に示す積層セラミックコンデンサのセラミック素体と外部電極との間の構成を示す図解図である。FIG. 2 is an illustrative view showing a configuration between a ceramic body of the multilayer ceramic capacitor shown in FIG. 1 and external electrodes. 図１に示す積層セラミックコンデンサのセラミック素体と外部電極との間の構成の他の例を示す図解図である。FIG. 8 is an illustrative view showing another example of a configuration between the ceramic body of the multilayer ceramic capacitor shown in FIG. 1 and an external electrode.

図１に示す積層セラミックコンデンサ１０は、たとえば、長さ１ｍｍ、幅０．５ｍｍ、厚さ０．１５ｍｍの略直方体状のセラミック素体１２を含む。セラミック素体１２は、複数の積層されたセラミック層１４を含み、互いに対向する第１の主面１２ａおよび第２の主面１２ｂと、互いに対向する第１の側面１２ｃおよび第２の側面１２ｄと、互いに対向する第１の端面１２ｅおよび第２の端面１２ｆとを有する。第１の側面１２ｃおよび第２の側面１２ｄは、それぞれ、第１の主面１２ａおよび第２の主面１２ｂに接続する。第１の端面１２ｅおよび第２の端面１２ｆは、それぞれ、第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄに接続する。このセラミック素体１２には、コーナー部および稜部に丸みがつけられている。なお、セラミック素体１２は、他の大きさや形状に形成されてもよい。   A multilayer ceramic capacitor 10 shown in FIG. 1 includes, for example, a substantially rectangular parallelepiped ceramic body 12 having a length of 1 mm, a width of 0.5 mm, and a thickness of 0.15 mm. The ceramic body 12 includes a plurality of laminated ceramic layers 14, and includes a first main surface 12a and a second main surface 12b facing each other, and a first side surface 12c and a second side surface 12d facing each other. The first end face 12e and the second end face 12f are opposed to each other. The first side surface 12c and the second side surface 12d are connected to the first main surface 12a and the second main surface 12b, respectively. The first end surface 12e and the second end surface 12f are connected to the first main surface 12a, the second main surface 12b, the first side surface 12c, and the second side surface 12d, respectively. The ceramic body 12 has rounded corners and ridges. The ceramic body 12 may be formed in other sizes and shapes.

セラミック素体１２のセラミック層１４のセラミック材料としては、たとえば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、ＣａＺｒＯ3などの主成分からなる誘電体セラミックを用いることができる。また、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものを用いてもよい。また、セラミック素体１２のセラミック層１４の厚みは、たとえば、０．５μｍ〜１０μｍとすることができる。 As the ceramic material of the ceramic layer 14 of the ceramic body 12, for example, a dielectric ceramic composed of main components such as BaTiO 3 , CaTiO 3 , SrTiO 3 , CaZrO 3 can be used. Moreover, you may use what added subcomponents, such as a Mn compound, Fe compound, Cr compound, Co compound, Ni compound, to these main components. Moreover, the thickness of the ceramic layer 14 of the ceramic body 12 can be set to 0.5 μm to 10 μm, for example.

セラミック素体１２の内部には、図２に示すように、たとえば略矩形状の複数の第１および第２の内部電極１６ａ、１６ｂが、セラミック素体１２の厚み方向に沿って等間隔に交互に配置されるように埋設されている。
第１および第２の内部電極１６ａ、１６ｂの一端部には、セラミック素体１２の第１および第２の端面１２ｅ、１２ｆに露出した露出部１８ａ、１８ｂを有する。具体的には、第１の内部電極１６ａの一端部の露出部１８ａは、セラミック素体１２の第１の端面１２ｅに露出している。また、第２の内部電極１６ｂの一端部の露出部１８ｂは、セラミック素体１２の第２の端面１２ｆに露出している。
さらに、第１および第２の内部電極１６ａ、１６ｂのそれぞれは、セラミック素体１２の第１および第２の主面１２ａ、１２ｂと平行である。また、第１および第２の内部電極１６ａ、１６ｂは、セラミック素体１２の厚み方向において、セラミック層１４を介して、互いに対向している。
第１および第２の内部電極１６ａ、１６ｂのそれぞれの厚さは、たとえば、０．２μｍ〜２μｍとすることができる。しかしながら、第１および第２の内部電極１６ａ、１６ｂのそれぞれの厚さも、特に限定されない。
第１および第２の内部電極１６ａ、１６ｂは、たとえば卑金属であるＮｉを導電性材料として含んでいる。なお、第１および第２の内部電極１６ａ、１６ｂは、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の１種を含むたとえばＡｇ−Ｐｄ合金などの合金により構成することができる。 As shown in FIG. 2, for example, a plurality of first and second internal electrodes 16 a and 16 b having a substantially rectangular shape are alternately arranged at equal intervals along the thickness direction of the ceramic body 12. It is buried so that it may be arranged.
The first and second internal electrodes 16a and 16b have exposed portions 18a and 18b exposed at the first and second end surfaces 12e and 12f of the ceramic body 12, respectively, at one end portions of the first and second internal electrodes 16a and 16b. Specifically, the exposed portion 18 a at one end of the first internal electrode 16 a is exposed at the first end face 12 e of the ceramic body 12. The exposed portion 18 b at one end of the second internal electrode 16 b is exposed at the second end surface 12 f of the ceramic body 12.
Further, each of the first and second internal electrodes 16 a and 16 b is parallel to the first and second main surfaces 12 a and 12 b of the ceramic body 12. The first and second internal electrodes 16 a and 16 b face each other with the ceramic layer 14 in the thickness direction of the ceramic body 12.
The thickness of each of the first and second internal electrodes 16a and 16b can be set to 0.2 μm to 2 μm, for example. However, the thickness of each of the first and second internal electrodes 16a and 16b is not particularly limited.
The first and second internal electrodes 16a and 16b contain, for example, Ni, which is a base metal, as a conductive material. The first and second internal electrodes 16a and 16b are made of, for example, a metal such as Ni, Cu, Ag, Pd, or Au, or an alloy such as an Ag—Pd alloy containing one of these metals. be able to.

セラミック素体１２の第１および第２の端面１２ｅ、１２ｆ側には、第１および第２の外部電極２０ａ、２０ｂがそれぞれ形成されている。
第１の外部電極２０ａは、セラミック素体１２の第１の端面１２ｅから第１および第２の主面１２ａ、１２ｂと第１および第２の側面１２ｃ、１２ｄとにわたって形成されている。この場合、第１の外部電極２０ａは、第１の内部電極１６ａの露出部１８ａと電気的に接続される。
また、第２の外部電極２０ｂは、セラミック素体１２の第２の端面１２ｆから第１および第２の主面１２ａ、１２ｂと第１および第２の側面１２ｃ、１２ｄとにわたって形成されている。この場合、第２の外部電極２０ｂは、第２の内部電極１６ｂの露出部１８ｂと電気的に接続される。 First and second external electrodes 20a and 20b are formed on the first and second end faces 12e and 12f of the ceramic body 12, respectively.
The first external electrode 20a is formed from the first end surface 12e of the ceramic body 12 to the first and second main surfaces 12a, 12b and the first and second side surfaces 12c, 12d. In this case, the first external electrode 20a is electrically connected to the exposed portion 18a of the first internal electrode 16a.
The second external electrode 20b is formed from the second end face 12f of the ceramic body 12 to the first and second main faces 12a, 12b and the first and second side faces 12c, 12d. In this case, the second external electrode 20b is electrically connected to the exposed portion 18b of the second internal electrode 16b.

外部電極２０ａは、図３に示すように、セラミック素体１２側から順に、焼結金属層２２ａ、フッ素層２３、導電性樹脂層２４ａおよびめっき層２６ａを備える。同様に、外部電極２０は、セラミック素体１２側から順に、焼結金属層２２ｂ、フッ素層２３ｂ、導電性樹脂層２４ｂおよびめっき層２６ｂを備える。   As shown in FIG. 3, the external electrode 20a includes a sintered metal layer 22a, a fluorine layer 23, a conductive resin layer 24a, and a plating layer 26a in this order from the ceramic body 12 side. Similarly, the external electrode 20 includes a sintered metal layer 22b, a fluorine layer 23b, a conductive resin layer 24b, and a plating layer 26b in this order from the ceramic body 12 side.

焼結金属層２２ａ、２２ｂは、それぞれ、卑金属であるＣｕを主成分として含有しており、セラミック素体１２の外表面に、すなわち第１および第２の端面１２ｅ、１２ｆなどの上に形成され、第１および第２の内部電極１６ａ、１６ｂと物理的かつ電気的に接続される。焼結金属層２２ａ、２２ｂは、それぞれ、Ｃｕ粉末およびガラス粉末を含有する導電性ペーストをセラミック素体１２の外表面に塗布して焼き付けることによって形成されている。焼結金属層２２ａ、２２ｂの厚みは、それぞれ、たとえば、１０μｍ〜３０μｍである。   The sintered metal layers 22a and 22b each contain Cu, which is a base metal, as a main component, and are formed on the outer surface of the ceramic body 12, that is, on the first and second end faces 12e and 12f and the like. Are physically and electrically connected to the first and second internal electrodes 16a and 16b. The sintered metal layers 22a and 22b are formed by applying and baking a conductive paste containing Cu powder and glass powder on the outer surface of the ceramic body 12, respectively. The thickness of the sintered metal layers 22a and 22b is, for example, 10 μm to 30 μm, respectively.

フッ素層２３は、焼結金属層２２ａ、２２ｂ上に形成されるが、このとき、焼結金属層２２ａ、２２ｂが形成されたセラミック素体１２を覆うようにして、フッ素層２３が形成される。フッ素層２３は、焼結金属２２ａ、２２ｂが形成されたセラミック素体１２をフッ素溶液に浸漬することによって塗布され、この塗布されたフッ素溶液が乾燥させられて、フッ素層２３が形成される。ここで用いられるフッ素溶液としては、例えば、フルオロ共重合体を含むフッ素溶液などが使用可能である。   The fluorine layer 23 is formed on the sintered metal layers 22a and 22b. At this time, the fluorine layer 23 is formed so as to cover the ceramic body 12 on which the sintered metal layers 22a and 22b are formed. . The fluorine layer 23 is applied by immersing the ceramic body 12 on which the sintered metals 22a and 22b are formed in a fluorine solution, and the applied fluorine solution is dried to form the fluorine layer 23. As the fluorine solution used here, for example, a fluorine solution containing a fluorocopolymer can be used.

フッ素層２３上に形成される導電性樹脂層２４ａ、２４ｂは、それぞれ、金属粉末を導電性材料として含む。導電性樹脂層２４ａ、２４ｂは、それぞれ、フッ素層２３ａ上において、焼結金属層２２ａ、２２ｂを覆うように形成されており、金属粉末と熱硬化性樹脂との混合物を加熱して硬化した層である。   The conductive resin layers 24a and 24b formed on the fluorine layer 23 each contain metal powder as a conductive material. The conductive resin layers 24a and 24b are formed on the fluorine layer 23a so as to cover the sintered metal layers 22a and 22b, and are layers obtained by heating a mixture of metal powder and a thermosetting resin. It is.

導電性樹脂層２４ａ、２４ｂに含まれる熱硬化性樹脂としては特に制限されないが、たとえば、フェノール樹脂、アクリル樹脂、シリコーン樹脂、エポキシ樹脂、ポリイミド樹脂などを用いることができる。   Although it does not restrict | limit especially as a thermosetting resin contained in the conductive resin layers 24a and 24b, For example, a phenol resin, an acrylic resin, a silicone resin, an epoxy resin, a polyimide resin etc. can be used.

めっき層２６ａは、Ｎｉめっき層２８ａおよびＳｎめっき層３０ａを含む。同様に、めっき層２６ｂは、Ｎｉめっき層２８ｂおよびＳｎめっき層３０ｂを含む。   The plating layer 26a includes a Ni plating layer 28a and a Sn plating layer 30a. Similarly, the plating layer 26b includes a Ni plating layer 28b and a Sn plating layer 30b.

Ｎｉめっき層２８ａ、２８ｂは、導電性樹脂層２４ａ、２４ｂなどの表面をＮｉでめっき処理することによって形成されており、それぞれの厚みは、たとえば、１μｍ〜５μｍである。Ｎｉめっき層２８ａ、２８ｂは、バリア層として機能する。   The Ni plating layers 28a, 28b are formed by plating the surfaces of the conductive resin layers 24a, 24b, etc. with Ni, and the thickness of each is, for example, 1 μm to 5 μm. The Ni plating layers 28a and 28b function as barrier layers.

Ｓｎめっき層３０ａ、３０ｂは、Ｎｉめっき層２８ａ、２８ｂの表面をＳｎでめっき処理することによって形成されており、それぞれの厚みは、たとえば、１μｍ〜５μｍである。Ｓｎめっき層３０ａ、３０ｂは、はんだ付け性を向上させるように機能する。   The Sn plating layers 30a and 30b are formed by plating the surfaces of the Ni plating layers 28a and 28b with Sn, and each has a thickness of, for example, 1 μm to 5 μm. The Sn plating layers 30a and 30b function to improve solderability.

また、この積層セラミックコンデンサ１０では、導電性樹脂層２４ａ、２４ｂが金属粒子（金属粉）を含むので、導電性樹脂層２４ａ、２４ｂにおいて良好な導電性が確保される。   In the multilayer ceramic capacitor 10, since the conductive resin layers 24a and 24b include metal particles (metal powder), good conductivity is ensured in the conductive resin layers 24a and 24b.

さらに、この積層セラミックコンデンサ１０では、焼結金属層２２ａ、２２ｂがＣｕを含むので、焼結金属層２２ａ、２２ｂにおいて良好な導電性が確保される。   Furthermore, in this multilayer ceramic capacitor 10, since the sintered metal layers 22a and 22b contain Cu, good conductivity is ensured in the sintered metal layers 22a and 22b.

なお、焼結金属層２２ａ、２２ｂと導電性樹脂層２４ａ、２４ｂとの間にフッ素層２３が存在するが、焼結性金属層２２ａ、２２ｂ上にフッ素溶液を付与し、フッ素溶液を乾燥させることによって、フッ素が存在する部分とフッ素が存在しない部分が生じる。したがって、フッ素が存在する部分において、フッ素の疎水性により外部からの水分の浸入が防止され、フッ素が存在しない部分において、焼結金属層２２ａ、２２ｂと導電性樹脂層２４ａ、２４ｂとの導通が確保される。なお、フッ素はプラズマ重合によるコーティングにより付与してもよい。   In addition, although the fluorine layer 23 exists between the sintered metal layers 22a and 22b and the conductive resin layers 24a and 24b, a fluorine solution is provided on the sintered metal layers 22a and 22b, and the fluorine solution is dried. As a result, a portion where fluorine exists and a portion where fluorine does not exist are generated. Therefore, the penetration of moisture from the outside is prevented by the hydrophobicity of fluorine in the portion where fluorine exists, and the conduction between the sintered metal layers 22a and 22b and the conductive resin layers 24a and 24b is prevented in the portion where fluorine does not exist. Secured. In addition, you may provide a fluorine by the coating by plasma polymerization.

また、この積層コンデンサ１０では、めっき層２６ａ、２６ｂがＮｉめっき層２８ａ、２８ｂを含むので、Ｎｉめっき層２８ａ、２８ｂによってめっき層２６ａ、２６ｂよりも内側の水分などを閉じ込めることができ、たとえばリフローによる実装時に、めっき層２６ａ、２６ｂよりも内側の水分などがはんだとともに外部に爆ぜるはんだ爆ぜが防止される。   Further, in this multilayer capacitor 10, since the plating layers 26a and 26b include the Ni plating layers 28a and 28b, moisture inside the plating layers 26a and 26b can be confined by the Ni plating layers 28a and 28b. At the time of mounting, solder explosion in which moisture inside the plating layers 26a and 26b explodes together with the solder is prevented.

さらに、この積層セラミックコンデンサ１０は、外部電極２０ａ、２０ｂがセラミック素体１２の第１の主面１２ａおよび第２の主面１２ｂに形成されているので、第１の主面１２ａおよび第２の主面１２ｂのどちらの主面を実装面としても実装しやすい。   Further, in this multilayer ceramic capacitor 10, since the external electrodes 20a and 20b are formed on the first main surface 12a and the second main surface 12b of the ceramic body 12, the first main surface 12a and the second main surface 12b are formed. It is easy to mount either main surface of the main surface 12b as a mounting surface.

また、この積層セラミックコンデンサ１０では、外部電極２０ａ、２０ｂの端部において、セラミック素体１２と焼結金属層２２ａ、２２ｂおよび導電性樹脂層２４ａ、２４ｂの間にフッ素層２３とが形成されている。フッ素層２３は疎水性を有するため、セラミック素体１２と外部電極２０ａ，２０ｂの端部との間から水分が入り込むことが防止される。そのため、導電性樹脂層２４ａ、２４ｂに外部から水分が浸入することが防止される。それにより、リフローによって積層セラミック電子部品１０を基板に実装する際に、導電性樹脂層２４ａ、２４ｂに含まれる水分の蒸発によるはんだ爆ぜを防止することができる。なお、フッ素層２３が存在するかどうかについては、セラミック素体１２の主面側に形成された外部電極２０ａ、２０ｂを主面方向に向かって研磨し、アルゴンエッチングによって外部電極を除去し、表面をＴＯＦ−ＳＩＭＳ分析により、ピーク値を観察することでフッ素の存在を確認することができる。   Further, in this multilayer ceramic capacitor 10, a fluorine layer 23 is formed between the ceramic body 12, the sintered metal layers 22a and 22b and the conductive resin layers 24a and 24b at the ends of the external electrodes 20a and 20b. Yes. Since the fluorine layer 23 has hydrophobicity, moisture can be prevented from entering between the ceramic body 12 and the ends of the external electrodes 20a and 20b. This prevents moisture from entering the conductive resin layers 24a and 24b from the outside. Thereby, when mounting the multilayer ceramic electronic component 10 on the substrate by reflow, it is possible to prevent solder explosion due to evaporation of moisture contained in the conductive resin layers 24a and 24b. Whether or not the fluorine layer 23 exists is determined by polishing the external electrodes 20a and 20b formed on the main surface side of the ceramic body 12 toward the main surface direction, removing the external electrodes by argon etching, The presence of fluorine can be confirmed by observing the peak value by TOF-SIMS analysis.

なお、焼結金属層２２ａ、２２ｂを形成する前に、セラミック素体１２の表面にフッ素層２３が形成されてもよい。この場合、図４に示すように、セラミック素体１２の端部において、セラミック素体１２と焼結金属層２２ａ、２２ｂとの間にフッ素層２３が形成され、導電性樹脂層２４ａ、２４ｂの端部がフッ素層２３で覆われる。また、導電性樹脂層２４ａ、２４ｂの両面は、焼結金属層２２ａ、２２ｂとめっき層２６ａ、２６ｂとで覆われているため、導電性樹脂層２４ａ、２４ｂに水分が浸入することが防止される。   Note that the fluorine layer 23 may be formed on the surface of the ceramic body 12 before forming the sintered metal layers 22a and 22b. In this case, as shown in FIG. 4, a fluorine layer 23 is formed between the ceramic body 12 and the sintered metal layers 22a and 22b at the end of the ceramic body 12, and the conductive resin layers 24a and 24b The end is covered with a fluorine layer 23. Moreover, since both surfaces of the conductive resin layers 24a and 24b are covered with the sintered metal layers 22a and 22b and the plating layers 26a and 26b, it is possible to prevent moisture from entering the conductive resin layers 24a and 24b. The

なお、フッ素層２３は、セラミック素体１２の端面全体や焼結金属層２２ａ、２２ｂ全体を覆うように形成されている必要はなく、外部電極２０ａ、２０ｂの端部において、セラミック素体１２と導電性樹脂層２４ａ、２４ｂとの間に形成されていれば、導電性樹脂２４ａ、２４ｂへの水分の浸入を防止することができる。   The fluorine layer 23 does not have to be formed so as to cover the entire end surface of the ceramic body 12 or the entire sintered metal layers 22a and 22b, and the end portions of the external electrodes 20a and 20b If it is formed between the conductive resin layers 24a and 24b, it is possible to prevent moisture from entering the conductive resins 24a and 24b.

次に、上述の積層セラミックコンデンサ１０を製造する方法の一例について説明する。   Next, an example of a method for manufacturing the above-described multilayer ceramic capacitor 10 will be described.

まず、セラミック素体１２（セラミック層１４）を構成するためのセラミック材料を含むセラミックグリーンシートを用意する。   First, a ceramic green sheet containing a ceramic material for constituting the ceramic body 12 (ceramic layer 14) is prepared.

次に、そのセラミックグリーンシートの上に、導電性ペーストを塗布することによって、導電パターンを形成する。なお、導電性ペーストの塗布は、たとえば、スクリーン印刷法などの各種印刷法によって行うことができる。導電性ペーストは、導電性微粒子の他に、公知のパインダーや溶剤を含んでいてもよい。   Next, a conductive pattern is formed on the ceramic green sheet by applying a conductive paste. The conductive paste can be applied by various printing methods such as a screen printing method. The conductive paste may contain a known binder or solvent in addition to the conductive fine particles.

そして、導電パターンが形成されていない複数枚のセラミックグリーンシートと、第１または第２の内部電極に対応した形状の導電パターンが形成されているセラミックグリーンシートと、導電パターンが形成されていない複数枚のセラミックグリーンシートとをこの順番で積層し、積層方向にプレスすることによって、マザー積層体を作製する。   A plurality of ceramic green sheets on which no conductive pattern is formed; a ceramic green sheet on which a conductive pattern having a shape corresponding to the first or second internal electrode is formed; and a plurality of ceramic green sheets on which no conductive pattern is formed. The ceramic green sheets are laminated in this order and pressed in the laminating direction to produce a mother laminated body.

それから、マザー積層体の上の仮想のカットラインに沿ってマザー積層体をカッティングすることによって、マザー積層体から複数の生のセラミック積層体を作製する。なお、マザー積層体のカッティングは、ダイシングや押切によって行うことができる。生のセラミック積層体に対しては、バレル研磨などを施し、稜線部や角部を丸めてもよい。   Then, by cutting the mother laminate along a virtual cut line on the mother laminate, a plurality of raw ceramic laminates are produced from the mother laminate. Note that the cutting of the mother laminate can be performed by dicing or pressing. The raw ceramic laminate may be subjected to barrel polishing or the like to round the ridge line portion or the corner portion.

そして、生のセラミック積層体の焼成を行う。この焼成工程において、第１および第２の内部電極が焼成される。焼成温度は、使用するセラミック材料や導電性ペーストの種類により適宜設定することができる。焼成温度は、たとえば、９００℃〜１３００℃とすることができる。   Then, the raw ceramic laminate is fired. In the firing step, the first and second internal electrodes are fired. The firing temperature can be appropriately set depending on the type of ceramic material and conductive paste used. The firing temperature can be, for example, 900 ° C. to 1300 ° C.

このようにして得られたセラミック積層体（セラミック素体）と焼結金属層との間にフッ素層を形成するために、セラミック素体がフッ素溶液に浸漬されて乾燥させられる。   In order to form a fluorine layer between the ceramic laminate (ceramic body) thus obtained and the sintered metal layer, the ceramic body is immersed in a fluorine solution and dried.

それから、ディッピングなどの方法によって、焼成後のセラミック積層体（セラミック素体）の両端部に導電性ペーストを塗布する。   Then, a conductive paste is applied to both ends of the fired ceramic laminate (ceramic body) by a method such as dipping.

次に、セラミック積層体に塗布した導電性ペーストをたとえば６０℃〜１８０℃の中で１０分間熱風乾燥する。   Next, the conductive paste applied to the ceramic laminate is dried with hot air, for example, at 60 ° C. to 180 ° C. for 10 minutes.

その後、乾燥した導電性ペーストを焼き付けて焼結金属層を形成する。   Thereafter, the dried conductive paste is baked to form a sintered metal layer.

なお、焼結金属層と導電性樹脂層との間にフッ素層を形成する場合には、セラミック素体のみをフッ素溶液に浸漬するのではなく、焼結金属層を形成したセラミック素体がフッ素溶液に浸漬される。   When a fluorine layer is formed between the sintered metal layer and the conductive resin layer, the ceramic body in which the sintered metal layer is formed is not a fluorine solution, but only the ceramic body is immersed in a fluorine solution. Immerse in the solution.

それから、導電性樹脂層上にめっき層（Ｎｉめっき層およびＳｎめっき層）を施すことによって、積層セラミックコンデンサ１０を製造することができる。   Then, the multilayer ceramic capacitor 10 can be manufactured by applying plating layers (Ni plating layer and Sn plating layer) on the conductive resin layer.

（実験例）
まず、実施例として、セラミック素体と焼結金属層との間にフッ素層を形成した積層セラミックコンデンサを２０個と、焼結金属層と導電性樹脂層との間にフッ素層を形成した積層セラミックコンデンサを２０個作製した。
また、比較例として、フッ素層を設けていない積層セラミックコンデンサを２０個作製した。
これらの積層セラミックコンデンサについて、リフローにより基板に実装したところ、比較例では、導電性樹脂層への水分の浸入がみられ、２０個中１５個ではんだ爆ぜが見られたが、実施例でははんだ爆ぜは発生しなかった。 (Experimental example)
First, as an example, 20 laminated ceramic capacitors in which a fluorine layer is formed between a ceramic body and a sintered metal layer, and a laminate in which a fluorine layer is formed between a sintered metal layer and a conductive resin layer Twenty ceramic capacitors were produced.
As a comparative example, 20 multilayer ceramic capacitors not provided with a fluorine layer were produced.
When these multilayer ceramic capacitors were mounted on a substrate by reflow, in the comparative example, moisture permeated into the conductive resin layer, and 15 solder explosions were observed in 20 of them. No explosion occurred.

上述の実施の形態および実施例では、外部電極がセラミック素体の側面にも形成されているが、外部電極は、セラミック素体の側面には形成されなくてもよい。外部電極は、セラミック素体の端面および少なくとも第１の主面または第２の主面に形成されていればよい。このように積層セラミック電子部品の外部電極を形成すれば、外部電極を形成した第１の主面または第２の主面を実装面として積層セラミック電子部品を実装しやすい。   In the above-described embodiment and example, the external electrode is also formed on the side surface of the ceramic body, but the external electrode may not be formed on the side surface of the ceramic body. The external electrode may be formed on the end surface of the ceramic body and at least the first main surface or the second main surface. If the external electrodes of the multilayer ceramic electronic component are formed in this way, it is easy to mount the multilayer ceramic electronic component using the first main surface or the second main surface on which the external electrode is formed as a mounting surface.

また、上述の実施の形態および実施例では、めっき層がＮｉめっき層およびＳｎめっき層で構成されているが、めっき層は、１層のめっき層または３層以上のめっき層で構成されてもよい。   In the above-described embodiments and examples, the plating layer is composed of a Ni plating layer and a Sn plating layer, but the plating layer may be composed of one plating layer or three or more plating layers. Good.

上述の実施の形態および実施例では、セラミック素体の材料として誘電体セラミックを用いたが、この発明では、積層セラミック電子部品の種類によっては、セラミック素体の材料として、フェライトなどの磁性体セラミック、スピネル系セラミックなどの半導体セラミック、ＰＺＴ系セラミックなどの圧電体セラミックを用いることもできる。
積層セラミック電子部品は、セラミック素体として、磁性体セラミックを用いた場合は積層セラミックインダクタとして機能し、半導体セラミックを用いた場合は積層セラミックサーミスタとして機能し、圧電体セラミックを用いた場合は積層セラミック圧電部品として機能する。ただし、積層セラミック電子部品を積層セラミックインダクタとして機能させる場合には、内部電極はコイル状の導体となる。 In the above-described embodiments and examples, the dielectric ceramic is used as the material of the ceramic body. In the present invention, depending on the type of the multilayer ceramic electronic component, the ceramic body material may be a magnetic ceramic such as ferrite. Further, semiconductor ceramics such as spinel ceramics, and piezoelectric ceramics such as PZT ceramics can also be used.
The multilayer ceramic electronic component functions as a multilayer ceramic inductor when using a ceramic ceramic as a ceramic body, as a multilayer ceramic thermistor when using a semiconductor ceramic, and as a multilayer ceramic when using a piezoelectric ceramic. Functions as a piezoelectric component. However, when the multilayer ceramic electronic component functions as a multilayer ceramic inductor, the internal electrode is a coiled conductor.

この発明にかかるセラミック電子部品は、特にたとえば、積層セラミックコンデンサ、積層セラミックインダクタ、積層セラミックサーミスタ、積層セラミック圧電部品などとして好適に用いられる。   The ceramic electronic component according to the present invention is particularly preferably used as, for example, a multilayer ceramic capacitor, a multilayer ceramic inductor, a multilayer ceramic thermistor, a multilayer ceramic piezoelectric component, or the like.

１０ 積層セラミックコンデンサ
１２ セラミック素体
１２ａ、１２ｂ 主面
１２ｃ、１２ｄ 側面
１２ｅ、１２ｆ 端面
１４ セラミック層
１６ａ、１６ｂ 内部電極
１８ａ、１８ｂ 露出部
２０ａ、２０ｂ 外部電極
２２ａ、２２ｂ 焼結金属層
２３ フッ素層
２４ａ、２４ｂ 導電性樹脂層
２６ａ、２６ｂ めっき層
２８ａ、２８ｂ Ｎｉめっき層
３０ａ、３０ｂ Ｓｎめっき層 DESCRIPTION OF SYMBOLS 10 Multilayer ceramic capacitor 12 Ceramic body 12a, 12b Main surface 12c, 12d Side surface 12e, 12f End surface 14 Ceramic layer 16a, 16b Internal electrode 18a, 18b Exposed part 20a, 20b External electrode 22a, 22b Sintered metal layer 23 Fluorine layer 24a 24b Conductive resin layer 26a, 26b Plating layer 28a, 28b Ni plating layer 30a, 30b Sn plating layer

Claims (3)

内部電極が埋設され、第１の主面と、前記第１の主面に対向する第２の主面と、前記第１の主面および前記第２の主面に接続する第１の側面と、前記第１の側面に対向する第２の側面と、前記第１の主面、前記第２の主面、前記第１の側面および前記第２の側面に接続する第１の端面と、前記第１の端面に対向する第２の端面とを有するセラミック素体と、
前記内部電極に電気的に接続されるように、前記セラミック素体の端面および少なくとも前記第１の主面または前記第２の主面に形成された外部電極と、を備えた積層セラミック電子部品であって、
前記外部電極は、前記セラミック素体側から順に、焼結金属層、導電性樹脂層およびめっき層を備え、
前記セラミック素体の第１の主面および第２の主面と前記導電性樹脂層との間にフッ素が存在することを特徴とする、積層セラミック電子部品。 An internal electrode embedded; a first main surface; a second main surface opposite to the first main surface; and a first side surface connected to the first main surface and the second main surface A second side surface facing the first side surface, the first main surface, the second main surface, the first side surface and the first end surface connected to the second side surface, A ceramic body having a second end face facing the first end face;
A multilayer ceramic electronic component comprising an end face of the ceramic body and an external electrode formed on at least the first main surface or the second main surface so as to be electrically connected to the internal electrode. There,
The external electrode, in order from the ceramic body side, comprises a sintered metal layer, a conductive resin layer and a plating layer,
A multilayer ceramic electronic component, wherein fluorine exists between the first main surface and the second main surface of the ceramic body and the conductive resin layer. 前記フッ素は、前記焼結金属層と前記導電性樹脂層との間にも存在することを特徴とする、請求項１に記載の積層セラミック電子部品。   The multilayer ceramic electronic component according to claim 1, wherein the fluorine is also present between the sintered metal layer and the conductive resin layer. 前記フッ素は、前記素体と前記焼結金属層との間にも存在することを特徴とする、請求項１に記載の積層セラミック電子部品。y   The multilayer ceramic electronic component according to claim 1, wherein the fluorine is also present between the element body and the sintered metal layer. y
JP2014251309A 2014-12-11 2014-12-11 Multilayer ceramic electronic component Pending JP2015053528A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014251309A JP2015053528A (en) 2014-12-11 2014-12-11 Multilayer ceramic electronic component
JP2015166701A JP6610086B2 (en) 2014-12-11 2015-08-26 Multilayer ceramic electronic components
US14/944,656 US9881741B2 (en) 2014-12-11 2015-11-18 Multilayer ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014251309A JP2015053528A (en) 2014-12-11 2014-12-11 Multilayer ceramic electronic component

Publications (1)

Publication Number Publication Date
JP2015053528A true JP2015053528A (en) 2015-03-19

Family

ID=52702266

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014251309A Pending JP2015053528A (en) 2014-12-11 2014-12-11 Multilayer ceramic electronic component
JP2015166701A Active JP6610086B2 (en) 2014-12-11 2015-08-26 Multilayer ceramic electronic components

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2015166701A Active JP6610086B2 (en) 2014-12-11 2015-08-26 Multilayer ceramic electronic components

Country Status (1)

Country Link
JP (2) JP2015053528A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017103327A (en) * 2015-12-01 2017-06-08 Tdk株式会社 Electronic component

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7206836B2 (en) * 2018-11-20 2023-01-18 株式会社村田製作所 Electronic component manufacturing method
DE102020107286A1 (en) 2019-03-28 2020-10-01 Taiyo Yuden Co., Ltd. Multi-layer ceramic capacitor and method for its manufacture
JP7367447B2 (en) * 2019-10-15 2023-10-24 株式会社村田製作所 Coil components and their manufacturing methods, and electronic components mounted with coil components
KR20220087974A (en) 2020-12-18 2022-06-27 삼성전기주식회사 Electronic component and fabricating method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08203771A (en) * 1995-01-27 1996-08-09 Murata Mfg Co Ltd Ceramic electronic component
JP5439954B2 (en) * 2009-06-01 2014-03-12 株式会社村田製作所 Multilayer electronic component and manufacturing method thereof
JP5768471B2 (en) * 2010-05-19 2015-08-26 株式会社村田製作所 Manufacturing method of ceramic electronic component

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017103327A (en) * 2015-12-01 2017-06-08 Tdk株式会社 Electronic component

Also Published As

Publication number Publication date
JP6610086B2 (en) 2019-11-27
JP2016115918A (en) 2016-06-23

Similar Documents

Publication Publication Date Title
US9881741B2 (en) Multilayer ceramic electronic component
US10964479B2 (en) Electronic component
US10008331B2 (en) Multilayer ceramic electronic component
JP2015035631A (en) Multilayer ceramic electronic component
JP5920303B2 (en) Electronic component and manufacturing method thereof
JP6610086B2 (en) Multilayer ceramic electronic components
JP2015084435A (en) Laminate ceramic electronic part
US8988854B1 (en) Multilayer ceramic electronic component
JP2018018938A (en) Multilayer ceramic electronic component
JP2015111655A (en) Ceramic electronic component
KR102112107B1 (en) Electronic component and method of producing electronic component
JP2015109415A (en) Multilayer ceramic electronic component, serial taping electronic component, and manufacturing method for multilayer ceramic electronic component
JP2013118357A (en) Ceramic electronic component and manufacturing method of the same
US20160042865A1 (en) Multi-layer ceramic capacitor
JP2014229867A (en) Ceramic electronic component
KR101859098B1 (en) Multilayer ceramic electronic component
JP2012151175A (en) Ceramic electronic component, ceramic electronic component mounting structure, and ceramic electronic component manufacturing method
JP5811114B2 (en) Electronic components
JP5724262B2 (en) Electronic components
JP2016225417A (en) Ceramic electronic component
JP2016225381A (en) Ceramic electronic component
KR101574462B1 (en) Laminated ceramic electronic component
JP2016225380A (en) Ceramic electronic component
JP2015039037A (en) Multilayer ceramic electronic component
JP2014229869A (en) Ceramic electronic component

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150106

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160602