JP2015053403A - 放熱接続体、放熱接続体の製造方法、半導体装置、半導体装置の製造方法、及び、半導体製造装置 - Google Patents
放熱接続体、放熱接続体の製造方法、半導体装置、半導体装置の製造方法、及び、半導体製造装置 Download PDFInfo
- Publication number
- JP2015053403A JP2015053403A JP2013185635A JP2013185635A JP2015053403A JP 2015053403 A JP2015053403 A JP 2015053403A JP 2013185635 A JP2013185635 A JP 2013185635A JP 2013185635 A JP2013185635 A JP 2013185635A JP 2015053403 A JP2015053403 A JP 2015053403A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- heat dissipation
- lead frame
- heat
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 117
- 230000005855 radiation Effects 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 63
- 229910052751 metal Inorganic materials 0.000 claims abstract description 63
- 239000011347 resin Substances 0.000 claims abstract description 25
- 229920005989 resin Polymers 0.000 claims abstract description 25
- 230000017525 heat dissipation Effects 0.000 claims description 78
- 238000007747 plating Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 8
- 238000003825 pressing Methods 0.000 claims description 4
- 238000007789 sealing Methods 0.000 claims 2
- 238000005520 cutting process Methods 0.000 claims 1
- 239000000853 adhesive Substances 0.000 description 12
- 230000001070 adhesive effect Effects 0.000 description 12
- 238000012986 modification Methods 0.000 description 9
- 230000004048 modification Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/35—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/77—Apparatus for connecting with strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/53—Means to assemble or disassemble
- Y10T29/5313—Means to assemble electrical device
- Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】半導体装置の製造歩留まりを改善することができる放熱接続体、放熱接続体の製造方法、半導体装置、半導体装置の製造方法、及び、半導体製造装置を提供する。
【解決手段】半導体チップ13上に搭載され、且つ、半導体チップ13及びリードフレーム11とともにモールド樹脂19により封止される。この放熱接続体18は、ブロック形状を持ち、且つ、モールド樹脂19からその上面681を露出する放熱部181と、放熱部181の第1の側面481から延伸し、且つ、半導体チップ13上に設けられた電極とリードフレーム11とを電気的に接続する接続部182とを有する。放熱部181及び接続部182は、同一金属板により一体的に構成されている。
【選択図】図1
【解決手段】半導体チップ13上に搭載され、且つ、半導体チップ13及びリードフレーム11とともにモールド樹脂19により封止される。この放熱接続体18は、ブロック形状を持ち、且つ、モールド樹脂19からその上面681を露出する放熱部181と、放熱部181の第1の側面481から延伸し、且つ、半導体チップ13上に設けられた電極とリードフレーム11とを電気的に接続する接続部182とを有する。放熱部181及び接続部182は、同一金属板により一体的に構成されている。
【選択図】図1
Description
本実施形態は、放熱接続体、放熱接続体の製造方法、半導体装置、半導体装置の製造方法、及び、半導体製造装置に関する。
発熱量の大きい半導体チップは、半導体チップからの熱を排出するための放熱用ディスクとともにモールド樹脂で封止される。放熱用ディスクは、半導体チップ上にコネクタ部品を介して積層され、その上面はモールド樹脂から露出されている。
半導体装置を小型化するために半導体チップを小さくすると、半導体チップに対応するように、コネクタ部品及び放熱用ディスクも小さくする必要がある。しかしながら、コネクタ部品が小さくなると、その上に放熱用ディスクを正確に積層することが難しくなるため、半導体装置の製造歩留まりが悪化するおそれがある。
半導体装置の製造歩留まりを改善することができる放熱接続体、放熱接続体の製造方法、半導体装置、半導体装置の製造方法、及び、半導体製造装置を提供する。
本実施形態によれば、放熱接続体は、半導体チップ上に搭載され、且つ、前記半導体チップ及びリードフレームとともにモールド樹脂により封止される。放熱接続体は、ブロック形状を持ち、且つ、前記モールド樹脂からその上面を露出する放熱部と、前記放熱部の第1の側面から延伸し、且つ、前記半導体チップ上に設けられた電極と前記リードフレームとを電気的に接続する接続部とを有する。前記放熱部及び前記接続部は、同一金属板により一体的に構成されている。
以下、図面を参照して、実施形態を説明する。ただし、本発明はこの実施形態に限定されない。なお、全図面にわたり共通する部分には、共通する符号を付し、重複する説明は省略する。また、図面は発明の説明とその理解を促すための模式図であり、その形状や寸法、比などは実際の装置とは異なる個所もあるが、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。以下の実施形態において、半導体チップの上下方向は、半導体素子が設けられる面を上とした場合の相対方向を示し、重力加速度に従った上下方向と異なる場合がある。
(第1の実施形態)
図1(a)は、第1の実施形態の半導体装置10の断面を示し、図1(b)は、半導体装置10の上面を示す。ただし、図1(b)においては、わかりやすくするために、モールド樹脂19の図示を省略する。
図1(a)は、第1の実施形態の半導体装置10の断面を示し、図1(b)は、半導体装置10の上面を示す。ただし、図1(b)においては、わかりやすくするために、モールド樹脂19の図示を省略する。
半導体装置10は、リードフレーム11、半導体チップ13、コネクタ16、放熱接続体18及びモールド樹脂19を備える。
モールド樹脂19は、リードフレーム11、半導体チップ13、コネクタ16及び放熱接続体18を封止している。放熱接続体18の上面681は、モールド樹脂19から露出している。
リードフレーム11は、アイランド部12と、アイランド部12から隔てられた第1の端子部111及び第2の端子部112とを備える。リードフレーム11は、導電体からなり、例えば、低抵抗な金属を用いて形成される。アイランド部12は、半導体チップ13を搭載する搭載部である。第1の端子部111及び第2の端子部112は、半導体チップ13の第1の電極131及び第2の電極132と電気的に接続される部分である。
半導体チップ13は、アイランド部12に搭載され、且つ、第1の電極131及び第2の電極132を備える。半導体チップ13の種類は任意で良く、特に限定しない。
コネクタ16は、第2の電極132と第2の端子部112との上に設けられており、第2の電極132と第2の端子部112とを電気的に接続する。コネクタ16も、導電体からなり、例えば、低抵抗な金属を用いて形成される。
放熱接続体18は、半導体チップ13の第1の電極131と第1の端子部111との上に設けられており、第1の電極131と第1の端子部111とを電気的に接続する。放熱接続体18は、電気伝導性及び熱伝導性が良好な金属(例えば、銅等)を用いて形成される。従って、この放熱接続体18は、半導体装置10の外部へ半導体チップ13からの熱を排出する機能だけではなく、第1の電極131と第1の端子部111とを電気的に接続する機能をも併せ持つ。
図2(a)は、放熱接続体18の断面を示し、図2(b)は、放熱接続体18の上面を示す。
放熱接続体18は、熱を排出する放熱部181と、第1の電極131と第1の端子部111とを電気的に接続する接続部182とからなる。放熱部181及び接続部182は、1つの金属板からなり、一体的に形成されている。すなわち、第1の実施形態においては、放熱部181及び接続部182は、別体の2つの部品として個別に形成せず、そのかわりに、一体化して1つの放熱接続体18として形成している。
また、放熱部181はブロック形状を有する。半導体装置10においては、放熱部181の上面681はモールド樹脂19から露出しており、ここから半導体チップ13の熱を半導体装置10の外部へ排出する(図1(a)参照)。
接続部182は、放熱部181の側面481から延伸した板状の部分であり、接続部182の一部分は、曲げられている。半導体装置10においては、接続部182が第1の端子部111にまで延伸し、第1の電極131と第1の端子部111とを電気的に接続する(図1(a)参照)。
放熱部181は、側面481の反対側に位置する側面482を有する。側面482は段差STを有し、側面482の下側(半導体チップ13側)の領域は、側面482の上側の領域に比べて内側に凹んでいる(図1(a)参照)。すなわち、側面482の半導体チップ13側の下端部には段差STが設けられている。また、放熱部181の側面481以外の他の2つの側面についても、側面482と同様に段差STを有している。従って、放熱部181の下面682(半導体チップ13と接する面)は、放熱部181の上面681に比べて狭く、さらに、半導体チップ13に比べても狭くなっている。
このように、第1の実施形態においては、放熱部181と接続部182とを一体化させて、1つの放熱接続体18を形成している。従って、第1の電極131と第1の端子部111とを電気的に接続するように放熱接続体18を半導体チップ13及び第1の端子部111上に配置することができれば、放熱部181の位置も自ずと決定され、放熱部181は接続部182からずれることはない。そのため、放熱部181と他のコネクタ(例えば、コネクタ16)との短絡を防ぐことができ、半導体装置10の製造歩留まりを改善することができる。
もし、放熱部181と接続部182とが別体の2つの部品であると仮定した場合、半導体装置10の製造過程において、接続部182を半導体チップ13及び第1の端子部111の上に配置するだけでなく、接続部182の上に放熱部181が積層する必要がある。また、接続部182が小さくなると、接続部182の上に放熱部181を正確に配置することはさらに難しくなる。放熱部181が正しい位置からずれて接続部182に積層された場合、放熱部181が他のコネクタと接触し短絡する恐れがある。そこで、放熱部181が位置ずれした場合であっても他のコネクタとの接触を避けるように、放熱部181を小さくすることが考えられる。しかしながら、放熱部181を小さくすると、放熱部181による排熱の効率が悪化する。
これに対し、第1の実施形態によれば、放熱部181と接続部182とを一体化させているため、放熱部181を接続部182に位置合わせする必要もなく、且つ、放熱部181を小さくする必要もない。従って、半導体装置10の製造歩留まりを改善でき、且つ、放熱部181の排熱の効率を改善することができる。
また、第1の実施形態による放熱接続体18は、側面482に段差STを備える。これにより、半導体チップ13上に放熱接続体18を積層した際、側面482の段差ST及び半導体チップ13の表面によって、放熱接続体18の下面682の外縁の一部に、空間(隙間、溝)が形成される。放熱接続体18は半田等の導電性接着剤を用いて半導体チップ13と接合されるが、この際、余分な導電性接着材は、例えば、毛管力等の影響により、この空間に溜まる。そのため、導電性接着剤が半導体チップ13の外側へ広がることを抑制することができる。
もし、余分な導電性接着材が半導体チップ13の外側へとはみ出し、さらにリードフレーム11にまで広がった場合には、導電性接着剤を介して半導体チップ13とリードフレーム11との間に短絡が生じる恐れがある。
しかしながら、第1の実施形態においては、放熱部181の側面482に段差STを設けることにより、このような不具合を抑止することができる。なお、他の側面に設けられた段差STについても、側面482の段差STと同様のことがいえる。
(放熱接続体の製造方法)
図3(a)から図3(c)は、放熱接続体18の製造方法の各工程における断面図である。
図3(a)から図3(c)は、放熱接続体18の製造方法の各工程における断面図である。
図3(a)に示すように、金属板40を準備する。
次に、金属板40に金型を押し当てることにより、図3(b)に示すような連続する複数の放熱接続体18を形成する。
さらに、図3(c)に示すように、複数の放熱接続体18を切り離す。このようにして、放熱接続体18を得ることができる。
なお、金属板40に金型を押し当てる代わりに、表面に溝が掘られた2つのロールの間に金属板40を押し込むことにより、連続する複数の放熱接続体18を形成しても良い。
(半導体装置の製造方法)
図4は、半導体装置10の製造方法のフローチャートを示す。
図4は、半導体装置10の製造方法のフローチャートを示す。
ステップS1において、半田等の導電性接着剤を用いて、半導体チップ13をリードフレーム11のアイランド部12に搭載する。
ステップS2において、導電性接着剤を用いて、半導体チップ13の第1の電極131及びリードフレーム11の第1の端子部111の上に、放熱接続体18を搭載する。上述のように、第1の実施形態では、放熱部181と接続部182とを一体化させて、1つの放熱接続体18を形成している。従って、第1の電極131と第1の端子部111とを電気的に接続するように放熱接続体18を半導体チップ13及びリードフレーム11上に配置することができれば、放熱部181は接続部182からずれない。さらに、上述のように、放熱接続体18の側面482に段差STを設けているため、半導体チップ13に導電性接着剤を用いて放熱接続体18を積層した際、余分な導電性接着材を段差STによる空間に溜めることができる。
ステップS3において、導電性接着剤を用いて、第2の電極132及び第2の端子部112の上に、コネクタ16を搭載する。
ステップS4において、リードフレーム11、半導体チップ13、コネクタ16及び放熱接続体18をモールド樹脂19で封止する。この際、放熱部181の上面681をモールド樹脂19から露出させるように封止し、上面681から半導体チップ13からの熱を半導体装置10の外部へと排出することができるようにする。さらに、余分なモールド樹脂19を除去する。
ステップS5において、モールド樹脂19から露出したアイランド部12、第1及び第2の端子部111、112の部分に対して、金属メッキを行う。
ステップS6において、リードフレーム11により繋がった複数の半導体装置10を切り離す(個片化する)。
これにより、半導体装置10が完成する。
第1の実施形態によれば、放熱部181と接続部182とを一体化して、1つの放熱接続体18を構成する。従って、半導体チップ13及びリードフレーム11上に放熱接続体18を搭載する際に、放熱接続体18は、接続部182が第1の電極131と第1の端子部111とを電気的に接続するように配置されれば足り、放熱部181を接続部182に位置合わせする必要はない。従って、半導体装置10の製造歩留まりを改善することができる。
また、第1の実施形態によれば、放熱接続体18の側面482に段差STを設けている。このため、半導体チップ13に放熱接続体18を積層する際、余分な導電性接着材を段差STによる空間に溜めることができる。従って、導電性接着剤の供給量が過剰であっても、不具合を抑制することができる。
(半導体製造装置)
図5は、第1の実施形態の半導体製造装置80の模式図である。半導体製造装置80は、上述のステップS2において、半導体チップ13及びリードフレーム11上に放熱接続体18を搭載するための装置である。
図5は、第1の実施形態の半導体製造装置80の模式図である。半導体製造装置80は、上述のステップS2において、半導体チップ13及びリードフレーム11上に放熱接続体18を搭載するための装置である。
半導体製造装置80は、半導体チップ13が搭載されたリードフレーム11を保持するステージ81と、放熱接続体18を吸着し、半導体チップ13上に放熱接続体18を移送する移送手段82とを備える。
移送手段82は、放熱接続体18を吸着する吸着面821を備える。吸着面821には、放熱接続体18を吸着面821の所定位置に誘導するための複数のガイド84が設けられている。複数のガイド84は放熱接続体18の放熱部181を吸着面821へ誘導し、吸着面821は、複数のガイド84に誘導された放熱部181を吸着する。このようにして、移送手段82は、放熱接続体18を吸着面821の所定位置に保持することができる。
さらに、放熱接続体18を所定位置に保持することができることから、移送手段82は、ステージ81上の半導体チップ13及びリードフレーム11上に放熱接続体18を精度良く搭載することができる。すなわち、移送手段82は、接続部182が第1の電極131と第1の端子部111とを電気的に接続するように放熱接続体18を半導体チップ13及びリードフレーム11上に配置することができる。
このように、半導体装置80を用いることにより、放熱接続体18を半導体チップ13及びリードフレーム11上に精度良く搭載することができるため、放熱部181を所望の位置に配置することができる。従って、半導体装置10の製造歩留まりを改善することができる。
(変形例)
図6(a)は、第1の実施形態の変形例としての放熱接続体48の断面を示し、図6(b)は、放熱接続体48の上面を示す。
図6(a)は、第1の実施形態の変形例としての放熱接続体48の断面を示し、図6(b)は、放熱接続体48の上面を示す。
放熱接続体48の接続部882は、放熱部881の側面781から延伸した板状の部分である。しかしながら、第1の実施形態とは異なり、曲げられた部分を有しない、平坦な帯状の板となっている。変形例の接続部882は、金属板をその上面及び下面から同時に押圧して、金属板の一部を薄くすることによって形成することができる。
第1の実施形態の接続部182は、金属板40の一部を曲げることにより形成される(図2及び図3参照)。小さな高低差を持つ段差を形成するように金属板40を精度良く曲げることは難しいため、第1の実施形態の接続部182には、大きな高低差を持った段差が形成される。従って、放熱接続体18の下面に対して、接続部182の上面は高くなる。すなわち、第1の実施形態においては、接続部182の上面の高さを低く抑えることが難しい。
それに対して、変形例においては、接続部882を、曲げずに薄くすることにより形成している。そのため、第1の実施形態に比べて、接続部882の上面981は、放熱接続体48の下面に対して大幅に高くなることがない。従って、接続部882の上面981の高さを低く抑えることができる。接続部882の上面981の高さが低くなれば、接続部882の上面981の高さのばらつきの範囲も小さくなり、所望の形状の接続部882を有する放熱接続体48を精度良く形成することができる。
(第2の実施形態)
図7(a)は、第2の実施形態の放熱接続体28の断面を示し、図7(b)は、第2の実施形態の放熱接続体28の上面を示す。
図7(a)は、第2の実施形態の放熱接続体28の断面を示し、図7(b)は、第2の実施形態の放熱接続体28の上面を示す。
第2の実施形態の放熱接続体28は、第1の実施形態と異なる。放熱接続体28は、金属板50と金属メッキ層51と2つの異なる構成要素からなる。第2の実施形態においては、金属メッキ層51は金属メッキにより形成される。金属メッキによれば、金属メッキ層51の厚みを容易に変えることができる。そのため、製品ごとに適切な厚みを持つ金属メッキ層51を形成することができる。なお、第2の実施形態のその他の構成は、第1の実施形態の対応する構成と同様でよい。
また、金属板50及び金属メッキ層51は、同一の金属(例えば銅)からなる。このように、金属板50と金属メッキ層51とを同じ金属にすることにより、金属板50と金属メッキ層51との間の接合性を高めている。従って、金属板50から金属メッキ層51へ熱を効率良く伝えることができる。そのため、2つの構成要素からなる放熱接続体28であっても、放熱接続体28の排熱効率は良好に維持される。
(放熱接続体の製造方法)
図8(a)から図8(c)は、放熱接続体28の製造方法の各工程における断面図である。
図8(a)から図8(c)は、放熱接続体28の製造方法の各工程における断面図である。
まず、接続部282となる領域を覆い、且つ、放熱部281となる領域を露出するマスクを、金属板50の上に形成する。次に、マスクを用いて、金属板50の放熱部281となる領域の上に選択的に金属メッキを行い、金属メッキ層51を形成する。さらに、マスクを除去することにより、図8(a)に示される構造を得ることができる。
次に、金属板50の一部を押圧して、図8(b)に示すような連続する複数の放熱接続体28を形成する。
そして、図8(c)に示すように、複数の放熱接続体28を切り離す。このようにして、第2の実施形態の放熱接続体28を得ることができる。
第2の実施形態によれば、放熱接続体28の金属メッキ層51を金属メッキで形成している。これにより、製品ごとに適切な厚みを持つ金属メッキ層51を容易に形成することができる。さらに、第2の実施形態によれば、金属板50と金属メッキ層51とを同じ金属を用いて形成している。これにより、金属板50と金属メッキ層51との間の接合性を高め、金属板50から金属メッキ層51への良好な熱伝導を維持している。
また、第2の実施形態によれば、第1の実施形態と同様に、放熱部281と接続部282とを一体化して、1つの放熱接続体28を構成する。従って、第1の実施形態と同様の効果を得ることができる。
(変形例)
図9(a)は、第2の実施形態の変形例としての放熱接続体38の断面を示し、図9(b)は、放熱接続体38の上面を示す。
図9(a)は、第2の実施形態の変形例としての放熱接続体38の断面を示し、図9(b)は、放熱接続体38の上面を示す。
放熱接続体38は、接続部382にあたる部分にも金属メッキ層61が形成されており、接続部382が第2の実施形態の接続部282に比べて厚く形成されている。変形例の接続部382は、第2の実施形態の接続部282に比べて断面積が広く、導電性が良好である。従って、変形例によれば、接続部382により、第1の電極131と第1の端子111とを低抵抗で電気的に接続することができる。
なお、変形例の放熱接続体38は、第2の実施形態の製造方法において、最初に、金属板50の表面全体を一度金属メッキし、その上にマスクを形成して再度金属メッキを行うことにより、形成することができる。
本発明の実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更、組み合わせを行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10 半導体装置
11 リードフレーム
12 アイランド部
13 半導体チップ
16 コネクタ
18、28、38、48 放熱接続体
19 モールド樹脂
40、50 金属板
51、61 金属メッキ層
80 半導体製造装置
81 ステージ
82 移送手段
84 ガイド
111、112 端子部
131、132 電極
181、281、381、881 放熱部
182、282、382、882 接続部
481、482、581、781 側面
681、981 上面
682 下面
821 吸着面
ST 段差
11 リードフレーム
12 アイランド部
13 半導体チップ
16 コネクタ
18、28、38、48 放熱接続体
19 モールド樹脂
40、50 金属板
51、61 金属メッキ層
80 半導体製造装置
81 ステージ
82 移送手段
84 ガイド
111、112 端子部
131、132 電極
181、281、381、881 放熱部
182、282、382、882 接続部
481、482、581、781 側面
681、981 上面
682 下面
821 吸着面
ST 段差
Claims (7)
- 半導体チップ上に搭載され、且つ、前記半導体チップ及びリードフレームとともにモールド樹脂により封止される放熱接続体であって、
ブロック形状を持ち、且つ、前記モールド樹脂からその上面を露出する放熱部と、
前記放熱部の第1の側面から延伸し、且つ、前記半導体チップ上に設けられた電極と前記リードフレームとを電気的に接続する接続部と、
を有し、
前記放熱部及び前記接続部は、同一金属板により一体的に構成されている、
ことを特徴とする放熱接続体。 - 前記放熱部は、前記第1の側面とは反対側に位置する第2の側面を有し、
前記第2の側面には、段差が設けられており、
前記半導体チップ側となる前記第2の側面の下側の領域は、前記第2の側面の上側の領域に比べて内側に凹んでいる、
ことを特徴とする請求項1に記載の放熱接続体。 - 半導体チップ上に搭載され、且つ、前記半導体チップ及びリードフレームとともにモールド樹脂により封止される放熱接続体であって、
ブロック形状を持ち、且つ、前記モールド樹脂からその上面を露出する放熱部と、
前記放熱部の第1の側面から延伸し、且つ、前記半導体チップ上に設けられた電極と前記リードフレームとを電気的に接続する接続部と、
を有し、
帯状の金属板と、前記金属板の上に形成された金属メッキ層とから構成され、
前記金属板及び前記金属メッキ層は同じ金属を含む、ことを特徴とする放熱接続体。 - リードフレームと、
前記リードフレームに搭載された半導体チップと、
前記半導体チップ上に搭載された放熱接続体と、
前記リードフレーム、前記半導体チップ及び前記放熱接続体を封止するモールド樹脂と、
を備える半導体装置であって、
前記放熱接続体は、
ブロック形状を持ち、且つ、前記モールド樹脂からその上面を露出する放熱部と、
前記放熱部の第1の側面から延伸し、且つ、前記半導体チップ上に設けられた電極と前記リードフレームとを電気的に接続する接続部と、
を有し、
前記放熱部及び前記接続部は同一金属板により一体的に構成されている、
ことを特徴とする半導体装置。 - 半導体チップ上に搭載され、且つ、前記半導体チップ及びリードフレームとともにモールド樹脂により封止される放熱接続体の製造方法であって、
1つの金属板に対して、押圧及び切断することにより、
ブロック形状を持つ放熱部と、前記放熱部の第1の側面から延伸する接続部とを有し、且つ、前記放熱部及び前記接続部が一体的に構成された放熱接続体を形成する、
ことを特徴とする放熱接続体の製造方法。 - リードフレームのアイランド部に半導体チップを搭載し、
前記半導体チップの表面上及び前記リードフレームの端子部上に放熱接続体を搭載して、前記半導体チップの上の設けられた電極と前記端子部とを、前記放熱接続体の接続部を介して電気的に接続し、
前記放熱接続体の放熱部の上面をモールド樹脂から露出させるように、前記リードフレーム、前記半導体チップ及び前記放熱接続体を前記モールド樹脂で封止する、
ことを特徴とする半導体装置の製造方法。 - 半導体チップに放熱接続体を搭載するための半導体製造装置であって、
前記半導体チップが搭載されたリードフレームを保持するステージと、
前記放熱接続体を吸着し、前記半導体チップ上に前記放熱接続体を移送する移送手段と、を備え、
前記移送手段の吸着表面には、前記放熱接続体を前記吸着表面の所望の位置に誘導するためのガイドが設けられている、
ことを特徴とする半導体製造装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013185635A JP2015053403A (ja) | 2013-09-06 | 2013-09-06 | 放熱接続体、放熱接続体の製造方法、半導体装置、半導体装置の製造方法、及び、半導体製造装置 |
CN201410069639.5A CN104425405A (zh) | 2013-09-06 | 2014-02-28 | 散热连接体及其制造方法、半导体装置及其制造方法、半导体制造装置 |
US14/199,622 US20150069598A1 (en) | 2013-09-06 | 2014-03-06 | Heat dissipation connector and method of manufacturing same, semiconductor device and method of manufacturing same, and semiconductor manufacturing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013185635A JP2015053403A (ja) | 2013-09-06 | 2013-09-06 | 放熱接続体、放熱接続体の製造方法、半導体装置、半導体装置の製造方法、及び、半導体製造装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015053403A true JP2015053403A (ja) | 2015-03-19 |
Family
ID=52624803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013185635A Abandoned JP2015053403A (ja) | 2013-09-06 | 2013-09-06 | 放熱接続体、放熱接続体の製造方法、半導体装置、半導体装置の製造方法、及び、半導体製造装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20150069598A1 (ja) |
JP (1) | JP2015053403A (ja) |
CN (1) | CN104425405A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113113379A (zh) * | 2021-04-13 | 2021-07-13 | 马鞍山市槟城电子有限公司 | 芯片封装结构 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5943795B2 (ja) * | 2012-09-26 | 2016-07-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
CN109494195A (zh) * | 2018-11-14 | 2019-03-19 | 深圳市瓦智能科技有限公司 | 具有双面导热散热结构的半导体元件 |
CN109860129A (zh) * | 2018-11-14 | 2019-06-07 | 深圳市一瓦智能科技有限公司 | 电子元器件 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5444909A (en) * | 1993-12-29 | 1995-08-29 | Intel Corporation | Method of making a drop-in heat sink |
KR20000057810A (ko) * | 1999-01-28 | 2000-09-25 | 가나이 쓰토무 | 반도체 장치 |
US20040080028A1 (en) * | 2002-09-05 | 2004-04-29 | Kabushiki Kaisha Toshiba | Semiconductor device with semiconductor chip mounted in package |
JP5232367B2 (ja) * | 2006-07-12 | 2013-07-10 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US20090230519A1 (en) * | 2008-03-14 | 2009-09-17 | Infineon Technologies Ag | Semiconductor Device |
ITVI20120136A1 (it) * | 2012-06-06 | 2013-12-07 | St Microelectronics Srl | Dispositivo a semiconduttore comprensivo dell'involucro e avente una superficie metallica superiore |
-
2013
- 2013-09-06 JP JP2013185635A patent/JP2015053403A/ja not_active Abandoned
-
2014
- 2014-02-28 CN CN201410069639.5A patent/CN104425405A/zh active Pending
- 2014-03-06 US US14/199,622 patent/US20150069598A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113113379A (zh) * | 2021-04-13 | 2021-07-13 | 马鞍山市槟城电子有限公司 | 芯片封装结构 |
Also Published As
Publication number | Publication date |
---|---|
US20150069598A1 (en) | 2015-03-12 |
CN104425405A (zh) | 2015-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9795049B2 (en) | Semiconductor device | |
US8779603B2 (en) | Stacked semiconductor device with heat dissipation | |
US20140029201A1 (en) | Power package module and manufacturing method thereof | |
US9875991B2 (en) | Package module having exposed heat sink | |
CN103000608B (zh) | 一种多组件的芯片封装结构 | |
EP3093885A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
US20120241934A1 (en) | Semiconductor apparatus and method for manufacturing the same | |
JP2015144217A (ja) | コネクタフレーム及び半導体装置 | |
JP2015053403A (ja) | 放熱接続体、放熱接続体の製造方法、半導体装置、半導体装置の製造方法、及び、半導体製造装置 | |
JP2005150459A (ja) | 半導体装置及びその製造方法 | |
US20130147027A1 (en) | Semiconductor package | |
JP2010073942A (ja) | 電子回路装置 | |
JP2012212712A (ja) | 半導体装置の実装構造及び半導体装置の実装方法 | |
JP3176067U (ja) | 半導体装置 | |
US10741465B2 (en) | Circuit module and method of manufacturing the same | |
JP2008294219A (ja) | 半導体装置及びその製造方法 | |
TW201539674A (zh) | 四方扁平無引腳封裝及其製造方法 | |
JP2013258354A (ja) | モールドパッケージおよびその製造方法 | |
US20140091444A1 (en) | Semiconductor unit and method for manufacturing the same | |
US10251256B2 (en) | Heat dissipating structure | |
US20150016069A1 (en) | Printed circuit board | |
US8598597B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2019161081A (ja) | 電力変換装置及び電力変換装置の製造方法 | |
JP2012080145A (ja) | 半導体装置 | |
JP2013069911A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150724 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20151105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151109 |