JP2015037193A5

JP2015037193A5 -

Info

Publication number: JP2015037193A5
Application number: JP2014164134A
Authority: JP
Filing date: 2014-08-12
Publication date: 2015-07-30

Description

積層セラミックキャパシター及びその実装基板

本発明は、積層セラミックキャパシター及びその実装基板に関する。

セラミック材料を使用する電子部品には、キャパシター、インダクター、圧電素子、バリスタ及びサーミスタなどがある。

該セラミック電子部品のうち積層セラミックキャパシター（ＭＬＣＣ：Ｍｕｌｔｉ−ＬａｙｅｒｅｄＣｅｒａｍｉｃＣａｐａｃｉｔｏｒ）は、小型でありながら大容量が保障され、実装が容易であるという長所を有し、ＬＳＩ（ｌａｒｇｅｓｃａｌｅｉｎｔｅｇｒａｔｉｏｎｃｉｒｃｕｉｔ）の電源回路などの高周波回路内に配置されるデカップリングキャパシターとして有用に使用される。

ここで、電源回路の安定性は積層セラミックキャパシターのＥＳＬ（等価直列インダクタンス；ＥｑｕｉｖａｌｅｎｔＳｅｒｉａｌＩｎｄｕｃｔａｎｃｅ）に依存し、特に低ＥＳＬで安定性が高い。

従って、電源回路を安定化させるために、積層セラミックキャパシターはより低いＥＳＬ値を有さなければならず、このような要求は電子機器の高周波及び高電流化の傾向によってさらに増加している。

また、積層セラミックキャパシターは、デカップリングキャパシターの他にＥＭＩフィルター（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃｉｎｔｅｒｆｅｒｅｎｃｅｆｉｌｔｅｒ）として使用されるが、この場合、高周波ノイズ除去及び減衰特性を向上させるためにもＥＳＬが低いことが好ましい。

このようなＥＳＬを低減するために、基板実装面に対して内部電極が垂直に配置され、セラミック材料の誘電体層と金属材質の内部電極とが交互に積層された構造を有する３端子形態のキャパシターが開示されている。

しかし、上記３端子形態の積層セラミックキャパシターは、セラミック本体の中央部分に形成されるグラウンド端子とセラミック本体の固着強度が低くて、製品の信頼性が低下するという問題点があった。

一方、上記積層セラミックキャパシターの誘電体層は、圧電性及び電歪性を有するため、積層セラミックキャパシターに直流または交流電圧が印加されるとき、上記内部電極の間に圧電現象が発生して振動が生じる恐れがある。

該振動は、積層セラミックキャパシターの外部電極を介して上記積層セラミックキャパシターが実装された基板に伝達され、上記基板の全体が音響反射面になって雑音となる振動音を発生させる。

上記振動音は、人に不快感を与える２０〜２０，０００Ｈｚ領域の可聴周波数に該当することができ、このように人に不快感を与える振動音をアコースティックノイズ（ａｃｏｕｓｔｉｃｎｏｉｓｅ）という。

韓國特許公開公報１０−２００８−００７３１９３米国特許６，９５０，３００

本発明の目的は、積層セラミックキャパシターのＥＳＬを低め、外部電極の固着強度を向上させるとともに、基板に実装時にアコースティックノイズを低減させることができる積層セラミックキャパシター及びその実装基板を提供することにある。

本発明の一側面によると、３個の外部電極がセラミック本体の実装面に互いに離隔して配置されており、上記外部電極のうち少なくとも１つにおいて、上記セラミック本体の幅方向の一面に形成された部分の高さをｄ、上記セラミック本体の厚さをＴと規定すると、上記ｄ／Ｔの比率が０．１０≦ｄ／Ｔ≦０．５０である積層セラミックキャパシターが提供される。

本発明の他の側面によると、複数の誘電体層、及び複数の第１及び第２内部電極を有するセラミック本体と、上記セラミック本体の実装面に上記セラミック本体の長さ方向に沿って互いに離隔して配置され、上記複数の第１内部電極と接続される第１及び第２外部電極と、上記第１外部電極と上記第２外部電極との間に配置され、上記複数の第２内部電極と接続される第３外部電極と、を含み、上記第１〜第３外部電極のうち少なくとも１つは上記セラミック本体の幅方向の両面の一部まで伸びて形成され、上記第１〜第３外部電極のうち少なくとも１つにおいて、上記セラミック本体の幅方向の一側面に形成された部分の高さをｄ、上記セラミック本体の厚さをＴと規定すると、上記ｄ／Ｔの比率が０．１０≦ｄ／Ｔ≦０．５０である積層セラミックキャパシターが提供される。

本発明の一実施形態によると、積層セラミックキャパシターのＥＳＬを低減することができるため、デカップリングキャパシター及びＥＭＩフィルターなどに応用する場合、電源回路の電圧変動をより効果的に抑制することができ、高周波減衰特性及び高周波ノイズ除去効果を向上させることができる。

また、外部電極の固着強度を向上させて、製品の信頼性を高めることができ、基板に実装時にアコースティックノイズを低減させることができる。

本発明の一実施形態による積層セラミックキャパシターを概略的に示した斜視図である。図１の側面図である。図１の積層セラミックキャパシターの内部電極の構造を示した分解斜視図である。本発明の他の実施形態による積層セラミックキャパシターを概略的に示した斜視図である。図４の積層セラミックキャパシターの内部電極の構造を示した平面図である。本発明のさらに他の実施形態による積層セラミックキャパシターを概略的に示した斜視図である。図６の積層セラミックキャパシターの内部電極の構造を示した平面図である。本発明のさらに他の実施形態による積層セラミックキャパシターを概略的に示した斜視図である。図８の側面図である。図８の積層セラミックキャパシターの内部電極の構造を示した分解斜視図である。図１の積層セラミックキャパシターが基板に実装された状態を概略的に示した斜視図である。図４の積層セラミックキャパシターが基板に実装された状態を概略的に示した斜視図である。図６の積層セラミックキャパシターが基板に実装された状態を概略的に示した斜視図である。図８の積層セラミックキャパシターが基板に実装された状態を概略的に示した斜視図である。

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。

［積層セラミックキャパシター］
図１は本発明の一実施形態による積層セラミックキャパシターを概略的に示した斜視図であり、図２は図１の側面図であり、図３は図１の積層セラミックキャパシターの内部電極の構造を示した分解斜視図である。

図１から図３を参照すると、本発明の一実施形態による積層セラミックキャパシター１００は、セラミック本体１１０と、複数の第１及び第２内部電極１２１、１２２と、第１〜第３リード部１２３、１２４、１２５と、第１〜第３外部電極１３１、１３２、１３３と、を含む。

セラミック本体１１０は、複数の誘電体層１１１を積層した後、焼成したもので、隣接する誘電体層１１１同士の境界は、走査型電子顕微鏡（ＳＥＭ；ＳｃａｎｎｉｎｇＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ）を用いずには確認できない程度に一体化されていることができる。

このようなセラミック本体１１０の形状は、特に制限されないが、例えば、六面体形状であることができる。

本発明の実施形態を明確に説明するために、セラミック本体１１０の六面体の方向を定義すると、図１に表示されたＬ、Ｗ、及びＴは、それぞれ長さ方向、幅方向、及び厚さ方向を示す。

また、本実施形態では、説明の便宜のために、セラミック本体１１０の互いに対向する厚さ方向Ｔの面を第１及び第２面Ｓ１、Ｓ２と、第１及び第２面Ｓ１、Ｓ２を連結し、互いに対向する長さ方向Ｌの両面を第３及び第４面Ｓ３、Ｓ４と、互いに対向する幅方向Ｗの両面を第５及び第６面Ｓ５、Ｓ６と定義する。

誘電体層１１１は、高誘電率のセラミック材料を含有することができ、例えば、チタン酸バリウム（ＢａＴｉＯ_３）系セラミック粉末などを含有することができるが、十分な静電容量が得られるものであれば、本発明がこれに限定されるものではない。

また、誘電体層１１１には、上記セラミック粉末とともに、セラミック添加剤、有機溶剤、可塑剤、結合剤、及び分散剤などが必要に応じてさらに添加されることができる。

上記セラミック添加剤は、遷移金属酸化物または炭化物、希土類元素、マグネシウム（Ｍｇ）またはアルミニウム（Ａｌ）などであることができるが、本発明がこれに限定されるものではない。

第１及び第２内部電極１２１、１２２は、互いに異なる極性を有する電極であり、誘電体層１１１を形成するセラミックシートを挟んで互いに対向するように交互に配置され、積層方向からみると、互いに重畳されてキャパシターのキャパシターンス（ｃａｐａｃｉｔａｎｃｅ）に寄与する部分である。

第１及び第２内部電極１２１、１２２は、その中間に配置された誘電体層１１１により互いに電気的に絶縁されることができる。

この際、第１または第２内部電極１２１、１２２は、セラミック本体１１０の第３及び第４面Ｓ３、Ｓ４から離隔して配置されることができる。

また、第１及び第２内部電極１２１、１２２は導電性金属で形成される。

上記導電性金属としては、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、及び銅（Ｃｕ）の一つまたはこれらの合金などからなるものを用いることができるが、本発明がこれに限定されるものではない。

第１及び第２リード部１２３、１２４は、セラミック本体１１０の長さ方向に沿って互いに離隔して配置され、セラミック本体１１０の第１面Ｓ１を介して露出されるように第１内部電極１２１から延びて形成される。

第３リード部１２５は、第１リード部１２３と第２リード部１２４との間に配置され、セラミック本体１１０の第１面Ｓ１を介して露出されるように第２内部電極１２２から延びて形成される。

第１及び第２外部電極１３１、１３２は、互いに同一の極性を有する電極であり、セラミック本体１１０の第１面Ｓ１にセラミック本体１１０の長さ方向に沿って互いに離隔して配置され、セラミック本体１１０の第１面Ｓ１を介して露出された第１及び第２リード部１２３、１２４とそれぞれ接触して電気的に接続される。

第３外部電極１３３は第１及び第２外部電極１３１、１３２と異なる極性を有する電極であって、本実施形態ではグラウンド端子として活用されることができる。

上記第３外部電極１３３は、セラミック本体１１０の第１面Ｓ１の第１外部電極１３１と第２外部電極１３２との間に配置され、セラミック本体１１０の第１面Ｓ１を介して露出された第３リード部１２５と接触して電気的に接続される。
この際、第１〜第３外部電極１３１、１３２、１３３のうち少なくとも１つはセラミック本体１１０の第５及び第６面Ｓ５、Ｓ６の一部まで延びて形成されることができる。本実施形態では、第１〜第３外部電極１３１、１３２、１３３の全てがバンドを有するものを図示し説明しているが、本発明はこれに限定されず、必要に応じて、第１〜第３外部電極１３１、１３２、１３３のうち一部だけがバンドを有するように構成することもできる。

そして、第１〜第３外部電極１３１、１３２、１３３において、セラミック本体１１０の第５または第６面Ｓ５、Ｓ６に形成された部分の高さをｄ、セラミック本体１１０の厚さをＴと規定すると、上記ｄ／Ｔの比率は０．１０≦ｄ／Ｔの範囲を満たす。

また、第１〜第３外部電極１３１、１３２、１３３において、セラミック本体１１０の第５または第６面Ｓ５、Ｓ６に形成された部分の長さをＧと規定すると、上記ｄ／Ｇの比率は０．１４３≦ｄ／Ｇ≦０．５３６の範囲を満たすことができる。

また、第１〜第３外部電極１３１、１３２、１３３は導電性金属で形成されることができる。

上記導電性金属は、例えば、銀（Ａｇ）、ニッケル（Ｎｉ）、及び銅（Ｃｕ）などであることができるが、本発明がこれに限定されるものではない。

このような第１〜第３外部電極１３１、１３２、１３３は、上記導電性金属粉末にガラスフリットを添加して製造した導電性ペーストを塗布した後、焼成することで形成されることができるが、本発明がこれに限定されるものではない。

また、第１〜第３外部電極１３１、１３２、１３３上には、必要に応じて、めっき層（不図示）が形成されることができる。上記めっき層は、積層セラミックキャパシター１００を基板に半田を用いて実装する時に、相互間の接着強度を高めるためのものである。

上記めっき層は、例えば、第１〜第３外部電極１３１、１３２、１３３上に形成されたニッケル（Ｎｉ）めっき層と、上記ニッケルめっき層上に形成されたスズ（Ｓｎ）めっき層と、を含むことができる。

一方、第１及び第２リード部１２３、１２４は、セラミック本体１１０の実装面と対向する面である第２面Ｓ２を介して露出されるように第１内部電極１２１から延びて形成されることができる。

この際、第１及び第２外部電極１３１、１３２は、セラミック本体１１０の第２面Ｓ２に形成される。

また、第１及び第２リード部１２３、１２４は、セラミック本体１１０の第３及び第４面Ｓ３、Ｓ４を介して露出されるように第１内部電極１２１から延びて形成されることができる。

この際、第１及び第２外部電極１３１、１３２は、セラミック本体１１０の第１面Ｓ１からセラミック本体１１０の第３及び第４面Ｓ３、Ｓ４に延びて形成されることができる。

本実施形態では、第１及び第２リード部１２３、１２４が、セラミック本体１１０の第１及び第２面Ｓ１、Ｓ２及びセラミック本体１１０の第３及び第４面Ｓ３、Ｓ４の全てを介して露出された形態に形成されているが、本発明がこれに限定されるものではない。

また、本実施形態のように、第１及び第２リード部１２３、１２４が、セラミック本体１１０の第１及び第２面Ｓ１、Ｓ２及び第３及び第４面Ｓ３、Ｓ４の全てを介して露出された形態に形成される場合、第１及び第２リード部１２３、１２４とそれぞれ対応する第１及び第２外部電極１３１、１３２も、セラミック本体１１０の第３及び第４面Ｓ３、Ｓ４に形成されるとともに、セラミック本体１１０の第３及び第４面Ｓ３、Ｓ４からセラミック本体１１０の第５及び第６面Ｓ５、Ｓ６の一部及びセラミック本体１１０の第２面Ｓ２の一部まで延びて形成されることができる。

これにより、第１及び第２外部電極１３１、１３２と第１及び第２リード部１２３、１２４との接触面積が広くなるため、ＥＳＬが低減される効果がある。

また、セラミック本体１１０の第２面Ｓ２を介して露出されるように第２内部電極１２２から延びて形成される第４リード部１２６がさらに形成されることができる。

第４リード部１２６は、第１リード部１２３と第２リード部１２４との間に、第１及び第２リード部１２３、１２４から離隔するように配置される。

この際、セラミック本体１１０の第２面Ｓ２には第４外部電極１３４が形成されることができる。

第４外部電極１３４は、第４リード部１２６のセラミック本体１１０の第２面Ｓ２に露出された部分と接触して、電気的に接続される。

この際、第４外部電極１３４は、セラミック本体１１０の第２面Ｓ２からセラミック本体１１０の第５及び第６面Ｓ５、Ｓ６の一部まで延びて形成されることができる。

ここで、第４外部電極１３４において、セラミック本体１１０の第５または第６面Ｓ５、Ｓ６に形成された部分の高さをｄ、セラミック本体１１０の厚さをＴと規定すると、上記ｄ／Ｔの比率は０．１０≦ｄ／Ｔの範囲を満たすことができる。

また、第４外部電極１３４において、セラミック本体１１０の第５または第６面Ｓ５、Ｓ６に形成された部分の長さをＧと規定すると、上記ｄ／Ｇの比率は０．１４３≦ｄ／Ｇ≦０．５３６の範囲を満たすことができる。

このように、第１及び第２リード部１２３、１２４及び第４リード部１２６をセラミック本体１１０の第２面Ｓ２にも露出させて、積層セラミックキャパシター１００の内部及び外部構造が上下対称となるように形成する場合、積層セラミックキャパシター１００の方向性を除去することができる。

したがって、積層セラミックキャパシター１００を基板に実装する時に、第１及び第２面Ｓ１、Ｓ２の何れの面も実装面として提供されることができるため、積層セラミックキャパシター１００を基板に実装する時に、実装面の方向を考慮しなくても良いという利点がある。

［実験例］
下記表１は、積層セラミックキャパシターのｄ／Ｔ及びｄ／Ｇ値による固着強度の不良有無及びアコースティックノイズ値を示したものである。この際、第３外部電極１３３と厚さ方向に対向するように配置された第４外部電極１３４は、下記表１の値と同一の固着強度の不良有無及びアコースティックノイズ値を有することができる。

ここで、上記固着強度の不良有無は、完成された図１の積層セラミックキャパシター１００の第３外部電極１３３に力を１０±１秒間加えた後、第３外部電極１３３がセラミック本体１１０から分離されるか否かで判断した。

また、固着強度の場合は試料当たり１００個、アコースティックノイズ測定の場合は試料当たり１０個をテストした。

上記ｄ／Ｔは、セラミック本体１１０の厚さＴに対する、第３外部電極１３３においてセラミック本体１１０の第５または第６面Ｓ５、Ｓ６に形成された部分の高さｄの比である。この際、上記ｄ／Ｔは、第３外部電極１３３の固着強度に影響を与える。

本実験例において、第３外部電極１３３は、セラミック本体１１０の幅方向の両面の一部にのみバンドが配置される。そのため、その高さがセラミック本体１１０の厚さに比べて小さすぎると、第３外部電極１３３に所定の力が加えられた際、第３外部電極１３３がセラミック本体１１０から分離される恐れがある。

上記表１を参照すると、ｄ／Ｔの値が０．１０未満である試料１〜試料４の場合、固着強度テストで、最少８％、最多８０％の第３外部電極１３３がセラミック本体１１０から分離される不良が発生した。したがって、本実験例から、固着強度の不良が発生しないｄ／Ｔ値は、試料５〜試料２１のように少なくとも０．１以上であることが分かる。

上記ｄ／Ｇは、第３外部電極１３３において、セラミック本体１１０の第５または第６面Ｓ５、Ｓ６に形成された部分の長さＧに対する高さｄの比である。

本実験例において、第３外部電極１３３の上記ｄ値が小さくなると、機械的強度である固着強度の特性が低下する現象が発生する。また、第３外部電極１３３の上記Ｇ値が大きくなると、固着強度の特性は向上するが、実装後に端子間の干渉によってショート（Ｓｈｏｒｔ）が発生し、積層セラミックキャパシターのアコースティックノイズが大きくなる恐れがある。また、上記Ｇ値が小さくなると、キャパシターのＥＳＬが上昇する恐れがある。

したがって、上記ｄ／Ｇの値は、積層セラミックキャパシター１００から第３外部電極１３３を介して外部に伝達される振動の量に比例し、結果的に、上記ｄ／Ｇの値が大きくなると、積層セラミックキャパシター１００のアコースティックノイズが大きくなる。

この際、アコースティックノイズの不良有無の基準を３０ｄＢと設定すると、上記ｄ／Ｇが０．５３６を超過する場合、すなわち、試料１７〜２１でアコースティックノイズが基準値である３０ｄＢを超過することを確認することができる。

一方、上記ｄ／Ｇが０．１４３未満である場合に、固着強度の不良が発生することも確認することができる。

したがって、外部電極の固着強度の不良が発生せず、且つ所定基準値以下のアコースティックノイズを有するためには、第３外部電極１３３において、セラミック本体１１０の第５または第６面Ｓ５、Ｓ６に形成された部分の高さｄと長さＧとの比率、ｄ／Ｇが０．１４３≦ｄ／Ｇ≦０．５３６の範囲を満たす。

［変形例］
図４は本発明の他の実施形態による積層セラミックキャパシターを概略的に示した斜視図であり、図５は図４の積層セラミックキャパシターの内部電極の構造を示した平面図である。

ここで、上述の一実施形態と同一の部分についての具体的な説明は重複を避けるために省略し、上述の実施形態と異なる構造を有する部分についてのみ具体的に説明する。

図４及び図５を参照すると、本発明の他の実施形態による積層セラミックキャパシター１は、誘電体層１１を挟んで複数の第１及び第２内部電極２０、３０が交互に配置される。

第１内部電極２０は第１本体部２１から延びて形成された第１及び第２リード部２２、２３を有し、第１内部電極２０とセラミック本体１０の第３及び第４面Ｓ３、Ｓ４との間にスペース部１１ａ、１１ｂが備えられることができる。

また、第１本体部２１とセラミック本体１０の第２面Ｓ２との間には、スペース部１１ｃが備えられることができる。

第２内部電極３０は第２本体部３１から延びて形成された第３リード部３２を有し、第２内部電極３０とセラミック本体１０の第３及び第４面Ｓ３、Ｓ４との間にスペース部１１ａ、１１ｂが備えられることができる。

また、第２本体部３１とセラミック本体１０の第２面Ｓ２との間には、スペース部１１ｃが備えられることができる。

ここで、スペース部１１ａ、１１ｂ、１１ｃは、セラミック本体１０の角部分及びセラミック本体１０の第３及び第４面Ｓ３、Ｓ４部分で、結合力の高いセラミック材質同士が互いに接触する部分を確保することで、セラミック本体１０の角部分及びセラミック本体１０の第３及び第４面Ｓ３、Ｓ４部分にデラミネーションが発生する現象を最小化することができる。

第１及び第２外部電極４１、４２は、セラミック本体１０の第３及び第４面Ｓ３、Ｓ４から離隔してセラミック本体１０の第１面Ｓ１に形成され、必要に応じて、セラミック本体１０の第１面Ｓ１からセラミック本体１０の第５及び第６面Ｓ５、Ｓ６の一部まで延びて形成されることができる。

第３外部電極４３は、第１外部電極４１と第２外部電極４２との間に配置され、セラミック本体１０の第１面Ｓ１からセラミック本体１０の第５及び第６面Ｓ５、Ｓ６の一部まで延びて形成される。

図６は本発明のさらに他の実施形態による積層セラミックキャパシター１'を概略的に示した斜視図であり、図７は図６の積層セラミックキャパシターの内部電極の構造を示した平面図である。

図６及び図７を参照すると、本発明のさらに他の実施形態による積層セラミックキャパシター１'は、誘電体層１１を挟んで複数の第１及び第２内部電極２０、３０が交互に配置される。

第１内部電極２０は、セラミック本体１０の第２面Ｓ２を介して露出されるように第１本体部２１から延びて形成され、セラミック本体１０の長さ方向に沿って互いに離隔して配置される第５及び第６リード部２４、２５をさらに含むことができる。

第２内部電極３０は、セラミック本体１０の第２面Ｓ２を介して露出されるように第２本体部３１から延びて形成され、第５リード部２４と第６リード部２５との間に配置される第４リード部３３をさらに含むことができる。

この際、セラミック本体１０の実装面と対向する第２面Ｓ２には絶縁層５０が配置されることができる。

図８は本発明のさらに他の実施形態による積層セラミックキャパシター１０００を概略的に示した斜視図であり、図９は図８の側面図であり、図１０は図８の積層セラミックキャパシターの内部電極の構造を示した分解斜視図である。

図８から図１０を参照すると、本発明のさらに他の実施形態による積層セラミックキャパシター１０００は、誘電体層１１１０を挟んで複数の第１及び第２内部電極１２００、１３００が交互に配置される。

第１内部電極１２００は、セラミック本体１１００の第１面Ｓ１を介して露出されるように第１本体部１２１０から延びて形成され、セラミック本体１１００の長さ方向に沿って互いに離隔して配置される第１及び第２リード部１２２０、１２３０と、セラミック本体１１００の第２面Ｓ２を介して露出されるように第１本体部１２１０から延びて形成され、セラミック本体１１００の長さ方向に沿って互いに離隔して配置される第５及び第６リード部１２４０、１２５０と、をさらに含むことができる。

この際、第１内部電極１２００とセラミック本体１１００の第３及び第４面Ｓ３、Ｓ４との間に、スペース部１１１０ａがそれぞれ備えられることができる。

第２内部電極１３００は、セラミック本体１１００の第１面Ｓ１を介して露出されるように第２本体部１３１０から延びて形成され、第１リード部１２２０と第２リード部１２３０との間に配置される第３リード部１３２０と、セラミック本体１１００の第２面Ｓ２を介して露出されるように第２本体部１３１０から延びて形成され、第５リード部１２４０と第６リード部１２５０との間に配置される第４リード部１３３０と、をさらに含むことができる。

この際、第２内部電極１３００とセラミック本体１１００の第３及び第４面Ｓ３、Ｓ４との間に、スペース部１１１０ａがそれぞれ備えられることができる。

第１及び第２外部電極１４１０、１４２０は、セラミック本体１１００の第３及び第４面Ｓ３、Ｓ４から離隔してセラミック本体１１００の第１面Ｓ１に形成され、必要に応じて、セラミック本体１１００の第１面Ｓ１からセラミック本体１１００の第５及び第６面Ｓ５、Ｓ６の一部まで延びて形成されることができる。

第３外部電極１４３０は、第１外部電極１４１０と第２外部電極１４２０との間に配置され、セラミック本体１１００の第１面Ｓ１からセラミック本体１１００の第５及び第６面Ｓ５、Ｓ６の一部まで延びて形成される。

セラミック本体１１００の第２面Ｓ２には、第５及び第６外部電極１５１０、１５２０がセラミック本体１１００の長さ方向に沿って互いに離隔して配置されることができる。

第５及び第６外部電極１５１０、１５２０は第５及び第６リード部１２４０、１２５０とそれぞれ電気的に接続される。

また、セラミック本体１１００の第２面Ｓ２には、第５外部電極１５１０と第６外部電極１５２０との間に第４外部電極１５３０が配置されることができる。

第４外部電極１５３０は第４リード部１３３０と電気的に接続される。

［積層セラミックキャパシターの実装基板］
図１１は図１の積層セラミックキャパシターが基板に実装された状態を概略的に示した斜視図であり、図１２は図４の積層セラミックキャパシターが基板に実装された状態を概略的に示した斜視図であり、図１３は図６の積層セラミックキャパシターが基板に実装された状態を概略的に示した斜視図であり、図１４は図８の積層セラミックキャパシターが基板に実装された状態を概略的に示した斜視図である。

図１１から図１４を参照すると、本発明の実施形態による積層セラミックキャパシター１００、１、１'、１０００の実装基板２００は、積層セラミックキャパシター１００、１、１'、１０００が実装された基板２１０と、基板２１０の上面に互いに離隔して形成された第１〜第３電極パッド２１１、２１２、２１３と、を含む。

この際、積層セラミックキャパシター１００、１、１'、１０００は、セラミック本体１１０、１０、１１００の第１面Ｓ１が実装面として下側に配置され、第１〜第３外部電極がそれぞれ第１〜第３電極パッド２１１、２１２、２１３上に接触するように配置された状態で、半田２２０により基板２１０と電気的に接続されて連結されることができる。

本実施形態の積層セラミックキャパシター１００、１、１'、１０００は、第１及び第２内部電極が基板２１０に垂直に配置されており、互いに隣接するように配置された基板２１０の第１〜第３電極パッド２１１、２１２、２１３から第１〜第３外部電極を介して第１及び第２内部電極に電流が流れて、電流経路（ｃｕｒｒｅｎｔｐａｔｈ）が短縮されることができる。

したがって、基板に水平に配置された内部電極及びこれに対応する外部電極構造を有する積層セラミックキャパシターに比べ、ＥＳＬ値を低めることができる。このようなＥＳＬ値は、内部電極の積層数が増加するにつれてさらに低くなる。

一例として、積層セラミックキャパシターが３‐端子のＥＭＩフィルターとして用いられる場合、第１及び第２外部電極がそれぞれ信号ラインの入力端及び出力端に接続され、第３外部電極が接地端に接続されて、信号ラインの高周波ノイズを除去することができる。

この場合、（＋）極である第１及び第２電極パッド２１１、２１２がそれぞれ入／出力端に該当し、（−）極である第３電極パッド１０５が接地端に該当する。

他の応用例として、積層セラミックキャパシターがデカップリングキャパシターとして用いられる場合、第１及び第２外部電極が電源ラインに接続され、第３外部電極が接地ラインに接続されて、電源回路を安定化させることができる。

この場合、第１及び第２電極パッド２１１、２１２が電源ラインに該当し、第３電極パッド２１３が接地端に該当する。

以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。

１００、１、１'、１０００積層セラミックキャパシター
１１０、１０、１１００セラミック本体
１１１、１１、１１１０誘電体層
１２１、２０、１２００第１内部電極
１２２、３０、１３００第２内部電極
１２３、２２、１２２０第１リード部
１２４、２３、１２３０第２リード部
１２５、３２、１３２０第３リード部
１３１、４１、１４１０第１外部電極
１３２、４２、１４２０第２外部電極
１３３、４３、１４３０第３外部電極
２１０基板
２１１、２１２、２１３第１〜第３電極パッド
２２０半田

Claims

複数の誘電体層、複数の第１内部電極及び複数の第２内部電極を有するセラミック本体と、
前記セラミック本体の実装面に前記セラミック本体の長さ方向に沿って互いに離隔して配置され、前記複数の第１内部電極と接続される第１外部電極及び第２外部電極と、
前記第１外部電極と前記第２外部電極との間に配置され、前記複数の第２内部電極と電気的に接続される第３外部電極と、を含み、
前記第１〜第３外部電極のうち少なくとも１つは、前記セラミック本体の幅方向の両面の一部まで延びて形成され、前記第１〜第３外部電極のうち少なくとも１つにおいて、前記セラミック本体の幅方向の一面に形成された部分の高さをｄ、前記セラミック本体の厚さをＴと規定すると、ｄ／Ｔの比率が０．１０≦ｄ／Ｔである、積層セラミックキャパシター。
前記第１〜第３外部電極のうち少なくとも１つにおいて、前記セラミック本体の幅方向の一面に形成された部分の長さをＧと規定すると、ｄ／Ｇの比率が０．１４３≦ｄ／Ｇ≦０．５３６の範囲を満たす、請求項１に記載の積層セラミックキャパシター。
前記複数の第１内部電極及び前記複数の第２内部電極は、前記セラミック本体の長さ方向の両面から離隔して配置される、請求項１または２に記載の積層セラミックキャパシター。
前記第１内部電極は前記セラミック本体の長さ方向の両面に露出されるように配置され、
前記第１外部電極及び前記第２外部電極は、前記セラミック本体の実装面から前記セラミック本体の長さ方向の両面の少なくとも一部まで延びて形成される、請求項１に記載の積層セラミックキャパシター。
複数の誘電体層が積層されるセラミック本体と、
前記複数の誘電体層の各々を挟んで交互に配置される複数の第１内部電極及び複数の第２内部電極と、
前記セラミック本体の実装面を介して露出されるように前記複数の第１内部電極から延びて形成され、前記セラミック本体の長さ方向に沿って互いに離隔して配置される第１及び第２リード部と
前記セラミック本体の実装面を介して露出されるように前記複数の第２内部電極から延びて形成され、前記第１リード部と第２リード部との間に配置される第３リード部と、
前記セラミック本体の実装面に配置される、前記第１リード部と電気的に接続される第１外部電極、及び前記第２リード部と電気的に接続される第２外部電極と、
前記第１外部電極と前記第２外部電極との間に配置され、前記第３リード部と電気的に接続される第３外部電極と、を含み、
前記第１〜第３外部電極のうち少なくとも１つは前記セラミック本体の幅方向の両面の一部まで延びて形成され、前記第１〜第３外部電極のうち１つにおいて、前記セラミック本体の幅方向の一面に形成された部分の高さをｄ、前記セラミック本体の厚さをＴと規定すると、ｄ／Ｔの比率が０．１０≦ｄ／Ｔである、積層セラミックキャパシター。
前記第１〜第３外部電極のうち少なくとも１つにおいて、前記セラミック本体の幅方向の一面に形成された部分の長さをＧと規定すると、ｄ／Ｇの比率が０．１４３≦ｄ／Ｇ≦０．５３６の範囲を満たす、請求項５に記載の積層セラミックキャパシター。
前記第１リード部及び前記第２リード部は、前記セラミック本体の実装面と対向する面及び前記セラミック本体の長さ方向の両面に露出されるように前記第１内部電極から延びて形成され、
前記第１外部電極及び前記第２外部電極は、前記セラミック本体の長さ方向の両面及び前記セラミック本体の実装面と対向する面の一部まで延びて形成され、
前記第２内部電極は、前記セラミック本体の長さ方向の両面から離隔して配置される、請求項５または６に記載の積層セラミックキャパシター。
前記セラミック本体の実装面と対向する面に露出されるように前記第２内部電極から延びて形成される第４リード部と、
前記セラミック本体の実装面と対向する面に配置され、前記第４リード部と電気的に接続される第４外部電極と、をさらに含む、請求項５から７の何れか一項に記載の積層セラミックキャパシター。
前記複数の第１内部電極及び前記複数の第２内部電極は、前記セラミック本体の長さ方向の両面から離隔して配置される、請求項５から８の何れか一項に記載の積層セラミックキャパシター。
前記第４外部電極は、前記セラミック本体の幅方向の両面の一部まで延びて形成される、請求項８に記載の積層セラミックキャパシター。
前記セラミック本体の実装面と対向する面を介して露出されるように前記第１内部電極から延びて形成され、前記セラミック本体の長さ方向に沿って互いに離隔して配置される第５リード部及び第６リード部と、
前記セラミック本体の実装面と対向する面を介して露出されるように前記第２内部電極から延びて形成され、前記第５リード部と前記第６リード部との間に配置される第４リード部と、
前記セラミック本体の実装面と対向する面に配置された絶縁層と、をさらに含む、請求項５から７の何れか一項に記載の積層セラミックキャパシター。
前記セラミック本体の実装面と対向する面を介して露出されるように前記第１内部電極から延びて形成され、前記セラミック本体の長さ方向に沿って互いに離隔して配置される第５リード部及び第６リード部と、
前記セラミック本体の実装面と対向する面を介して露出されるように前記第２内部電極から延びて形成され、前記第５リード部と前記第６リード部との間に配置される第４リード部と、
前記セラミック本体の実装面と対向する面に配置され、前記第５リード部及び前記第６リード部とそれぞれ電気的に接続される第５外部電極及び第６外部電極と、
前記第５外部電極と前記第６外部電極との間に配置され、前記第４リード部と電気的に接続される第４外部電極と、をさらに含む、請求項５から７の何れか一項に記載の積層セラミックキャパシター。
前記第４〜第６外部電極のうち少なくとも１つは、前記セラミック本体の幅方向の両面の一部まで延びて形成される、請求項１２に記載の積層セラミックキャパシター。
前記第４〜第６外部電極のうち少なくとも１つにおいて、前記セラミック本体の幅方向の一面に形成された部分の高さをｄ、前記セラミック本体の厚さをＴと規定すると、ｄ／Ｔの比率が０．１０≦ｄ／Ｔである、請求項１３に記載の積層セラミックキャパシター。
前記第４〜第６外部電極のうち少なくとも１つにおいて、前記セラミック本体の幅方向の一面に形成された部分の長さをＧと規定すると、ｄ／Ｇの比率が０．１４３≦ｄ／Ｇ≦０．５３６の範囲を満たす、請求項１３または１４に記載の積層セラミックキャパシター。
上部に第１〜第３電極パッドを有する基板と、
前記第１〜第３電極パッド上に第１〜第３外部電極がそれぞれ配置される請求項１から１５の何れか一項に記載の積層セラミックキャパシターと、を含む積層セラミックキャパシターの実装基板。