JP2015029033A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2015029033A
JP2015029033A JP2013226097A JP2013226097A JP2015029033A JP 2015029033 A JP2015029033 A JP 2015029033A JP 2013226097 A JP2013226097 A JP 2013226097A JP 2013226097 A JP2013226097 A JP 2013226097A JP 2015029033 A JP2015029033 A JP 2015029033A
Authority
JP
Japan
Prior art keywords
semiconductor element
conductor
via hole
wiring board
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013226097A
Other languages
English (en)
Other versions
JP6096640B2 (ja
Inventor
飯野　正和
Masakazu Iino
正和 飯野
藤崎　昭哉
Akiya Fujisaki
昭哉 藤崎
隆文 大吉
Takafumi Oyoshi
隆文 大吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Circuit Solutions Inc
Original Assignee
Kyocera Circuit Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Circuit Solutions Inc filed Critical Kyocera Circuit Solutions Inc
Priority to JP2013226097A priority Critical patent/JP6096640B2/ja
Priority to TW103121688A priority patent/TW201507565A/zh
Priority to KR1020140077882A priority patent/KR20150002493A/ko
Priority to CN201410290780.8A priority patent/CN104254194A/zh
Priority to US14/317,538 priority patent/US20150000970A1/en
Publication of JP2015029033A publication Critical patent/JP2015029033A/ja
Application granted granted Critical
Publication of JP6096640B2 publication Critical patent/JP6096640B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】半導体素子を安定的に稼働させることが可能な配線基板を提供することを課題とする。
【解決手段】下面に下層導体５を有する絶縁層３と、絶縁層３上に形成された四角形状の半導体素子搭載部１ａと、半導体素子搭載部１ａに格子状に配列された複数の半導体素子接続パッド１０と、半導体素子接続パッド１０下の絶縁層３に下層導体５を底面として形成されたビアホール７ａと、ビアホール７ａ内に下層導体５と接続するように充填されており、半導体素子接続パッド１０と一体的に形成されたビア導体９ａと、を具備して成る配線基板Ａであって、半導体素子搭載部１ａの角部における半導体素子接続パッド１０の配列よりも外側の領域の絶縁層３に、下層導体５を底面として形成された補強用ビアホール７ｂと、補強用ビアホール７ｂ内に下層導体５と接続するように形成された補強用ビア導体９ｂとが形成されている。
【選択図】図１

Description

本発明は、半導体素子等を搭載するための配線基板に関するものである。
近年、携帯電話や音楽プレーヤーなどに代表される電子機器の高機能化が進む中で、それらに使用される配線基板には、演算処理用等の高機能な大型の半導体素子が搭載されるものがある。
図５に、このような大型の半導体素子が搭載される従来の配線基板Ｂを示す。図５（ａ）は、配線基板Ｂの上面図であり、図５（ｂ）は、図５（ａ）のＹ−Ｙ間を通る断面図である。
配線基板Ｂは、絶縁基板２１と、配線導体２２と、絶縁層２３とを備えている。配線基板Ｂの上面中央部には、大型の半導体素子Ｓを搭載するための半導体素子搭載部２１ａが形成されている。
絶縁基板２１は、例えばガラス−エポキシ樹脂から成る。絶縁基板２１には、その上面から下面にかけて貫通する複数のスルーホール２４が形成されている。絶縁基板２１の上下面およびスルーホール２４内には、配線導体２２の一部が被着されている。絶縁基板２１上面の配線導体２２は、配線基板Ｂ上面側における下層導体２５を形成している。また、絶縁基板２１下面の配線導体２２は、外部の電気回路基板に接続される外部接続パッド２６を形成している。
絶縁層２３は、絶縁基板２１の上面に積層されている。絶縁層２３には複数のビアホール２７が形成されている。絶縁層２３の上面およびビアホール２７内には配線導体２２の一部が被着されている。絶縁層２３の上面に被着された配線導体２２は、配線基板Ｂ上面側における上層導体２８を形成している。そして、ビアホール２７内に被着された配線導体２２は、ビア導体２９を形成している。
半導体素子搭載部２１ａには、半導体素子接続パッド３０が格子状に形成されている。半導体素子接続パッド３０は、その直下に形成されたビア導体２９により下層導体２５に接続されている。なお、半導体素子接続パッド３０と、その直下のビア導体２９とは一体的に形成されている。
そして、半導体素子Ｓの電極Ｔを、それぞれ対応する半導体素子接続パッド３０に半田を介して接続するとともに、外部接続パッド２６を外部の電気回路基板の配線導体に半田を介して接続することにより、半導体素子Ｓが外部の電気回路基板に電気的に接続されて作動する。
ところが、上述のように電子機器の高機能化に伴い半導体素子Ｓが大型化してくると、半導体素子Ｓを配線基板Ｂに半田で接続するときや、半導体素子Ｓが稼働するときの熱履歴により、半導体素子Ｓと配線基板Ｂとの間に大きな熱伸縮差が生じるようになる。その結果、半導体素子Ｓの電極Ｔとこれに接続された半導体素子接続パッド３０との間に大きな熱応力が発生し、その熱応力が半導体素子接続パッド３０と一体的に形成されたビア導体２９と下層導体２５との接続部に集中して作用する。特に、半導体素子搭載部２１ａの中心部から離れた位置にある半導体素子搭載部２１ａの角部において、半導体素子Ｓと配線基板Ｂとの間に最も大きな熱伸縮差が生じる。このため、半導体素子搭載部２１ａの角部におけるビア導体２９と下層導体２５との接合面にクラックが発生しやすくなり、半導体素子Ｓを安定的に稼働させることができない場合がある。なお、半導体素子搭載部２１ａの中心部とは、半導体素子搭載部２１ａの一対の対角線が交わる交点を指す。
特開２００６−７３５９３号公報
本発明は、半導体素子接続パッドと一体的に形成されたビア導体と下層導体との間に熱応力が集中して作用することを回避することで、半導体素子と配線基板との熱伸縮差により生じる熱応力でビア導体と下層導体との間にクラックが発生することを抑制する。これにより、半導体素子を安定的に稼働させることが可能な配線基板を提供することを課題とする。
本発明の配線基板は、下面に下層導体を有する絶縁層と、絶縁層上に形成された四角形状の半導体素子搭載部と、半導体素子搭載部に格子状に配列された複数の半導体素子接続パッドと、半導体素子接続パッド下の絶縁層に下層導体を底面として形成されたビアホールと、ビアホール内に下層導体と接続するように充填されており、半導体素子接続パッドと一体的に形成されたビア導体と、を具備して成る配線基板であって、半導体素子搭載部の角部における半導体素子接続パッドの配列よりも外側の領域の絶縁層に、下層導体を底面として形成された補強用ビアホールと、補強用ビアホール内に下層導体と接続するように形成された補強用ビア導体とが形成されていることを特徴とするものである。
本発明の配線基板によれば、半導体素子搭載部の角部における半導体素子接続パッドの配列よりも外側の領域の絶縁層に、下層導体を底面として形成された補強用ビアホールと、補強用ビアホール内に下層導体と接続するように形成された補強用ビア導体とが形成されている。このため、半導体素子と配線基板との熱伸縮差により生じる熱応力を、補強用ビア導体に分散させることで、半導体素子搭載部の角部における半導体素子接続パッド下のビア導体と下層導体との接続部に熱応力が集中的に作用することを回避できる。これにより、ビア導体と下層導体との接続部にクラックが生じることを抑制することができ、半導体素子を安定的に稼働させることが可能な配線基板を提供することができる。
図１（ａ）および（ｂ）は、本発明の配線基板の実施の形態の一例を示す概略上面図および断面図である。 図２は、本発明の配線基板の別の実施の形態の一例を示す概略断面図である。 図３は、本発明の配線基板のさらに別の実施の形態の一例を示す概略断面図である。 図４は、本発明の配線基板のさらにまた別の実施の形態の一例を示す概略断面図である。 図５（ａ）および（ｂ）は、従来の配線基板の実施の形態の一例を示す概略上面図および断面図である。
次に、本発明の配線基板の実施形態の一例を、図１を基に説明する。図１（ａ）は、配線基板Ａの上面図であり、図１（ｂ）は、図１（ａ）のＸ−Ｘ間を通る断面図である。
配線基板Ａは、絶縁基板１と、配線導体２と、絶縁層３とを備えている。配線基板Ａの上面中央部には、例えば、演算処理用等の大型の半導体素子Ｓを搭載するための半導体素子搭載部１ａが形成されている。
絶縁基板１は、例えばガラス−エポキシ樹脂から成る。絶縁基板１には、その上面から下面にかけて貫通する複数のスルーホール４が形成されている。絶縁基板１の上下面およびスルーホール４内には、配線導体２の一部が被着されている。絶縁基板１上面の配線導体２は、配線基板Ａ上面側における下層導体５を形成している。また、絶縁基板１下面の配線導体２は、外部の電気回路基板に接続される外部接続パッド６を形成している。そして、スルーホール４内に被着された配線導体２により、下層導体５と外部接続パッド６とが電気的に接続されている。
絶縁基板１は、例えば次のように形成される。まず、ガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料を、圧力下で熱硬化して絶縁板を形成する。次に、ドリル加工やブラスト加工、あるいはレーザー加工によりスルーホール４を形成することで絶縁基板１が形成される。
絶縁層３は、絶縁基板１の上面に積層されている。絶縁層３には、複数のビアホール７ａおよび複数の補強用ビアホール７ｂが形成されている。絶縁層３は、例えばエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る電気絶縁シートを、真空状態で絶縁基板１上にラミーネートした後で熱硬化することで形成される。ビアホール７ａおよび補強用ビアホール７ｂは、下層導体５を底面として例えばレーザー加工で形成される。なお、レーザー加工後は、デスミア処理を行うことが好ましい。
絶縁層３の上面およびビアホール７ａおよび補強用ビアホール７ｂ内には、配線導体２の一部が被着されている。絶縁層３の上面に被着された配線導体２は、配線基板Ａ上面側における上層導体８を形成している。そして、ビアホール７ａ内に被着された配線導体２は、上層導体８と一体的に形成されたビア導体９ａを形成している。また、補強用ビアホール７ｂ内に被着された配線導体２は、上層導体８と一体的に形成された補強用ビア導体９ｂを形成している。ビア導体９ａおよび補強用ビア導体９ｂは、上層導体８と下層導体５とを接続している。これらの上層導体８およびビア導体９ａおよび補強用ビア導体９ｂは、銅めっき等の良導電性材料から成り、例えば周知のセミアディティブ法により形成される。
上層導体８の一部は、半導体素子搭載部１ａにおいて、半導体素子Ｓの電極Ｔと接続される半導体素子接続パッド１０を形成している。半導体素子接続パッド１０は、半導体素子搭載部１ａにおいて格子状に形成されている。半導体素子接続パッド１０は、その直下に形成されたビア導体９ａにより下層導体５に接続されている。なお、格子状パターンとしては、単一のパターンでもよいし、複数のパターンが混在していてもよい。
そして、半導体素子Ｓの電極Ｔを、それぞれ対応する半導体素子接続パッド１０に半田を介して接続するとともに、外部接続パッド６を外部の電気回路基板の配線導体に半田を介して接続することにより、半導体素子Ｓが外部の電気回路基板に電気的に接続されて稼働する。
ところで、本例の配線基板Ａにおいては、半導体素子搭載部１ａの角部における半導体素子接続パッド１０の配列よりも外側の領域の絶縁層３に、下層導体５を底面として形成された補強用ビアホール７ｂと、補強用ビアホール７ｂ内に下層導体５と接続するように形成された補強用ビア導体９ｂとが形成されている。このため、半導体素子Ｓと配線基板Ａとの熱伸縮差により生じる熱応力を、補強用ビア導体９ｂに分散させることで、半導体素子搭載部１ａの角部における半導体素子接続パッド１０下のビア導体９ａと下層導体５との接続部に熱応力が集中的に作用することを回避できる。これにより、ビア導体９ａと下層導体５との接続部にクラックが生じることを抑制することができ、半導体素子Ｓを安定的に稼働させることが可能な配線基板Ａを提供することができる。
なお、ビア導体９ａの直径はおよそ１５〜６０μｍ程度、補強用ビア導体９ｂの直径はおよそ１７〜７０μｍ程度であり、補強用ビア導体９ｂの直径がビア導体９ａの直径よりも２〜１０μｍ程度大きいことが好ましい。また、ビア導体９ａと補強用ビア導体９ｂとの中心間距離は、１４０μｍ以下であることが好ましい。ビア導体９ａと補強用ビア導体９ｂとの中心間距離が１４０μｍよりも大きいと、半導体素子Ｓと配線基板Ａとの熱伸縮差により生じる熱応力を、補強用ビア導体９ｂに分散させる効果が小さくなってしまうおそれがある。
なお、本発明は上述の実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の実施形態の一例では、図１（ｂ）に示したように、補強用ビア導体９ｂが補強用ビアホール７ｂを充填しているが、図２に示すように、補強用ビア導体９ｃが補強用ビアホール７ｂを充填せず、補強用ビアホール７ｂの側面と底面とに被着された状態であってもよい。
また、上述の実施形態の一例では、図１（ａ）に示したように、半導体素子搭載部１ａの角部以外における半導体素子接続パッド１０の配列よりも外側の領域の絶縁層３には、補強用ビアホール７ｂを形成していないが、この領域の絶縁層３に補強用ビアホール７ｂおよび補強用ビア導体９ｂを形成しても良い。
また、上述の実施形態の一例では、図１（ｂ）に示したように、絶縁層３は一層構造であるが、図３に示すように、二層以上の絶縁層が積層されていても良い。この場合、下側の第２絶縁層３ａは、下面に第２下層導体５ａを有するとともに、補強用ビアホール７ｂの直下に第２下層導体５ａを底面とする第２補強用ビアホール７ｃが形成されている。そして、この第２補強用ビアホール７ｃに第２補強用ビア導体９ｄが充填されている。
さらに、図４に示すように、絶縁層３の上面から第２下層導体５ａまで連通する一体的な補強用ビアホール７ｄを形成して、これに補強用ビア導体９ｅを充填しても良い。
このような補強用ビアホール７ｄを形成する場合、絶縁層３下面の下層導体５の外周部を残した状態で補強用ビアホール７ｄを形成しておき、補強用ビア導体９ｅの下面が第２下層導体５ａに接続されるとともに、補強用ビア導体９ｅの側面の一部が上述の下層導体５の外周部と接続されるように充填することが好ましい。
このように、一体的に形成された補強用ビア導体９ｅを第２下層導体５ａに加えて下層導体５にも接続することで、補強用ビア導体９ｅと各下層導体５、５ａとの接続面積が大きくなり、補強用ビア導体９ｅが補強用ビアホール７ｄ内に強固に固定される。このため、半導体素子Ｓと配線基板Ａ４との熱伸縮差により大きな熱応力が生じても、強固に固定された補強用ビア導体９ｅに熱応力を分散させることで、半導体素子搭載部１ａの角部における半導体素子接続パッド１０下のビア導体９ａと各下層導体５、５ａとの接続部に熱応力が集中的に作用することを回避できる。
１ａ 半導体素子搭載部
３ 絶縁層
５ 下層導体
７ａ ビアホール
７ｂ 補強用ビアホール
９ａ ビア導体
９ｂ 補強用ビア導体
１０ 半導体素子接続パッド
Ａ 配線基板

Claims (3)

  1. 下面に下層導体を有する絶縁層と、該絶縁層上に形成された四角形状の半導体素子搭載部と、前記半導体素子搭載部に格子状に配列された複数の半導体素子接続パッドと、前記半導体素子接続パッド下の前記絶縁層に前記下層導体を底面として形成されたビアホールと、該ビアホール内に前記下層導体と接続するように充填されており、前記半導体素子接続パッドと一体的に形成されたビア導体と、を具備して成る配線基板であって、前記半導体素子搭載部の角部における前記半導体素子接続パッドの配列よりも外側の領域の前記絶縁層に、前記下層導体を底面として形成された補強用ビアホールと、該補強用ビアホール内に前記下層導体と接続するように形成された補強用ビア導体とが形成されていることを特徴とする配線基板。
  2. 下面に第１下層導体を有する第１絶縁層と、該第１絶縁層上に形成された四角形状の半導体素子搭載部と、該半導体素子搭載部に格子状に配列された複数の半導体素子接続パッドと、該半導体素子接続パッド下の前記第１絶縁層に前記第１下層導体を底面として形成されたビアホールと、該ビアホール内に前記第１下層導体と接続するように充填されており、前記半導体素子接続パッドと一体的に形成されたビア導体と、前記第１絶縁層の下側に被着されており、下面に第２下層導体を有する第２絶縁層と、を具備して成る配線基板であって、前記半導体素子搭載部の角部における前記半導体素子接続パッドの配列よりも外側の領域の前記第１絶縁層に形成された第１補強用ビアホールと、該第１補強用ビアホール内に充填された第１補強用ビア導体と、前記第１補強用ビアホールの直下の前記第２絶縁層に前記第２下層導体を底面として形成された第２補強用ビアホールと、該第２補強用ビアホール内に充填された第２補強用ビア導体と、が形成されていることを特徴とする配線基板。
  3. 前記第１および第２補強用ビアホールが前記第１および第２絶縁層を連通する一体的なビアホールとして形成されており、該ビアホール内に前記第１および第２補強用ビア導体が一体的なビア導体として形成されていることを特徴とする請求項２記載の配線基板。
JP2013226097A 2013-06-28 2013-10-31 配線基板 Active JP6096640B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013226097A JP6096640B2 (ja) 2013-06-28 2013-10-31 配線基板
TW103121688A TW201507565A (zh) 2013-06-28 2014-06-24 配線基板
KR1020140077882A KR20150002493A (ko) 2013-06-28 2014-06-25 배선 기판
CN201410290780.8A CN104254194A (zh) 2013-06-28 2014-06-25 布线基板
US14/317,538 US20150000970A1 (en) 2013-06-28 2014-06-27 Wiring board

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013135845 2013-06-28
JP2013135845 2013-06-28
JP2013226097A JP6096640B2 (ja) 2013-06-28 2013-10-31 配線基板

Publications (2)

Publication Number Publication Date
JP2015029033A true JP2015029033A (ja) 2015-02-12
JP6096640B2 JP6096640B2 (ja) 2017-03-15

Family

ID=52114500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013226097A Active JP6096640B2 (ja) 2013-06-28 2013-10-31 配線基板

Country Status (5)

Country Link
US (1) US20150000970A1 (ja)
JP (1) JP6096640B2 (ja)
KR (1) KR20150002493A (ja)
CN (1) CN104254194A (ja)
TW (1) TW201507565A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10777503B2 (en) 2017-05-11 2020-09-15 Schweizer Electronic Ag Method for contacting a metallic contact pad in a printed circuit board and printed circuit board

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016209480A1 (en) * 2015-06-24 2016-12-29 Intel Corporation Combined rear cover and enhanced diffused reflector for display stack

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078247A (ja) * 2001-08-30 2003-03-14 Kyocera Corp 配線基板およびその製造方法
JP2005039241A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2006339316A (ja) * 2005-05-31 2006-12-14 Toshiba Corp 半導体装置、半導体装置実装基板、および半導体装置の実装方法
JP2009071299A (ja) * 2007-08-23 2009-04-02 Kyocera Corp 配線基板
JP2009260255A (ja) * 2008-03-25 2009-11-05 Panasonic Corp 半導体装置および多層配線基板ならびにそれらの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5860256B2 (ja) * 2011-09-26 2016-02-16 京セラサーキットソリューションズ株式会社 配線基板
TWI476888B (zh) * 2011-10-31 2015-03-11 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078247A (ja) * 2001-08-30 2003-03-14 Kyocera Corp 配線基板およびその製造方法
JP2005039241A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2006339316A (ja) * 2005-05-31 2006-12-14 Toshiba Corp 半導体装置、半導体装置実装基板、および半導体装置の実装方法
JP2009071299A (ja) * 2007-08-23 2009-04-02 Kyocera Corp 配線基板
JP2009260255A (ja) * 2008-03-25 2009-11-05 Panasonic Corp 半導体装置および多層配線基板ならびにそれらの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10777503B2 (en) 2017-05-11 2020-09-15 Schweizer Electronic Ag Method for contacting a metallic contact pad in a printed circuit board and printed circuit board

Also Published As

Publication number Publication date
KR20150002493A (ko) 2015-01-07
US20150000970A1 (en) 2015-01-01
CN104254194A (zh) 2014-12-31
TW201507565A (zh) 2015-02-16
JP6096640B2 (ja) 2017-03-15

Similar Documents

Publication Publication Date Title
KR20080076241A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
US9277657B2 (en) Wiring board
JP2017123459A (ja) プリント回路基板
JP2014232837A (ja) 配線板
KR20140141494A (ko) 배선 기판
JP2018022824A (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
JP6096640B2 (ja) 配線基板
US8829361B2 (en) Wiring board and mounting structure using the same
JP2017084886A (ja) 配線基板およびこれを用いた半導体素子の実装構造。
JP2019140226A (ja) 回路基板、回路基板の製造方法及び電子装置
JP6105517B2 (ja) 配線基板
JP2015109379A (ja) 部品内蔵モジュール
JP5997200B2 (ja) 配線基板
JP5997197B2 (ja) 配線基板
JP2018120954A (ja) 配線基板
JP2014165481A (ja) 半導体素子実装体
JP5846187B2 (ja) 部品内蔵モジュール
JP5959562B2 (ja) 配線基板
JP6969847B2 (ja) 配線基板
KR102279152B1 (ko) 배선용 인터포저 및 이를 구비하는 전자 모듈
JP2016103569A (ja) 半導体素子の実装構造
JP2019149406A (ja) 配線基板
JP2020088202A (ja) 配線基板
JP2017045820A (ja) 集合基板
TW201813012A (zh) 積層型基板及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151126

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160923

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170216

R150 Certificate of patent or registration of utility model

Ref document number: 6096640

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150