JP2015019461A

JP2015019461A - Discharge circuit for discharging residual voltage of storage element and flash discharge lamp lighting device

Info

Publication number: JP2015019461A
Application number: JP2013143817A
Authority: JP
Inventors: 鈴木　信一; Shinichi Suzuki; 信一鈴木; 徹永瀬; Toru Nagase; 勝明大久保; Katsuaki Okubo; 崇史藤間; Takashi Fujima
Original assignee: Iwasaki Denki KK
Current assignee: Iwasaki Denki KK
Priority date: 2013-07-09
Filing date: 2013-07-09
Publication date: 2015-01-29

Abstract

PROBLEM TO BE SOLVED: To attain both rapid discharge of a residual voltage and prevention of overheat of a discharge circuit, in the discharge circuit for discharging the residual voltage of a storage element.SOLUTION: A discharge circuit 250 for discharging a residual voltage of a storage element 11 includes: a discharge switch circuit 30 connected in parallel to the storage element 11 and composed of a plurality of discharge resistors 32 and a plurality of switch elements 34 capable of changing the connection state of the plurality of discharge resistors 32; and a control circuit 40 controlling the operating state of the plurality of switch elements 34 so as to reduce the combined resistance value of the discharge resistors 32 connected in parallel to the storage element 11 when the residual voltage is discharged.

Description

本発明は、蓄電素子の残電圧を放電するための放電回路及びその放電回路が搭載された閃光放電ランプ点灯装置に関する。 The present invention relates to a discharge circuit for discharging a residual voltage of a storage element and a flash discharge lamp lighting device equipped with the discharge circuit.

太陽電池の光電変換特性などの各種太陽エネルギー利用機器の性能測定のために、自然太陽光のスペクトル分布を再現する擬似太陽光を被照射体に照射する擬似太陽光照射装置が知られている。この種の擬似太陽光照射装置においては、キセノンランプからなる光源が箱体内に設置され、光源からの光が光学フィルタを介して照射されることで放射面から擬似太陽光が放射される。 In order to measure the performance of various solar energy utilizing devices such as the photoelectric conversion characteristics of solar cells, a pseudo solar irradiation device that irradiates an object to be irradiated with pseudo sunlight that reproduces the spectral distribution of natural sunlight is known. In this type of simulated sunlight irradiating device, a light source composed of a xenon lamp is installed in a box, and simulated sunlight is emitted from the radiation surface by irradiating light from the light source through an optical filter.

本装置では、例えば、発光長が１０００ｍｍ以上のキセノンランプ（以下、「ランプ」という）が用いられ、直流のランプ電流が通電され、そのランプ電流値を点灯装置によって調整することにより照射面の照度が制御される。一般的には、点灯時のランプ電流は数十アンペア（例えば７０Ａ）、ランプ電圧は数百ボルト（例えば５００Ｖ）程度であり、このランプ電流／電圧が、１回の点灯あたり数十ミリ秒から数百ミリ秒にわたって通電／印加される。この出力状態が定電流又は定電力で制御され、点灯期間中に被照射体の性能が測定される。 In this apparatus, for example, a xenon lamp having a light emission length of 1000 mm or more (hereinafter referred to as “lamp”) is used, a direct-current lamp current is applied, and the lamp current value is adjusted by the lighting device, whereby the illuminance on the irradiated surface Is controlled. Generally, the lamp current at the time of lighting is several tens of amperes (for example, 70 A), the lamp voltage is about several hundred volts (for example, 500 V), and the lamp current / voltage is from several tens of milliseconds per one lighting. Energized / applied for several hundred milliseconds. This output state is controlled by constant current or constant power, and the performance of the irradiated object is measured during the lighting period.

上記の場合、ランプ電力が３５ｋＷとなり、瞬時（例えば１００ミリ秒）とはいえ、この電力を商用電源から直接供給すると、同じ商用電源の系統の周辺機器に障害を及ぼすことや、商用電源と照射装置の間に容量の大きい接点及び配線が必要となることが問題となる。そこで一般には、照射装置内に点灯装置を設け、点灯装置において電力をコンデンサ等の蓄積素子に蓄積し、点灯指令に応じてその蓄積された電力をランプに供給する構成が採用される（例えば、特許文献１参照）。 In the above case, the lamp power is 35 kW, and even if it is instantaneous (for example, 100 milliseconds), if this power is supplied directly from the commercial power supply, it will cause a failure in peripheral equipment of the same commercial power system, The problem is that large capacity contacts and wiring are required between the devices. Therefore, in general, a lighting device is provided in the irradiation device, and in the lighting device, power is stored in a storage element such as a capacitor, and the stored power is supplied to the lamp in response to a lighting command (for example, Patent Document 1).

このような閃光ランプ点灯装置において、大容量の蓄電素子が高電圧で充電されている状態を、点灯装置の非使用時（例えば、使用終了後）に放置しておくことはメンテナンス時や誤使用時の状況を考慮すると好ましくない。そこで、非使用時には蓄電素子の残存エネルギーを放電させて残電圧を充分低くしておくために、蓄電素子に放電回路が設けられる。例えば、特許文献２は、放電等バルブ（８）を取り外しているときに閉成する放電スイッチ（Ｓ３）と、放電スイッチが閉成するとコンデンサ（５）に蓄積されている電荷を放電する放電抵抗（７）を備えた放電灯点灯装置を開示する。このような残電圧放電の構成が上記の閃光ランプ点灯装置に適用され得る。 In such a flash lamp lighting device, leaving the state in which the large-capacity storage element is charged at a high voltage when the lighting device is not used (for example, after the end of use) is a maintenance or misuse. It is not preferable considering the situation of time. Therefore, when not in use, a discharge circuit is provided in the power storage element in order to discharge the residual energy of the power storage element and keep the remaining voltage sufficiently low. For example, Patent Document 2 discloses a discharge switch (S3) that closes when a discharge valve (8) is removed, and a discharge resistor that discharges charges accumulated in a capacitor (5) when the discharge switch is closed. A discharge lamp lighting device comprising (7) is disclosed. Such a configuration of residual voltage discharge can be applied to the flash lamp lighting device.

特開２００８−３００６３２号公報JP 2008-300632 A 特開２００８−６００５１号公報JP 2008-60051 A

ところで、閃光放電ランプ点灯装置においては、上記のような大容量の蓄電素子の充電エネルギーを短時間で放電させる必要がある。特に、メンテナンス時、出荷調整時等のように、比較的短い周期で閃光放電ランプの点灯（すなわち、蓄電素子の充放電）を繰り返す必要がある場合に、蓄電素子の残電圧は短時間で放電されることが好ましい。例えば、照度の均斉度を最適化するためにランプ反射板の角度を微調整する作業においては、蓄電素子充電の工程、ランプ閃光点灯による照度均斉度確認の工程、蓄電素子の残電圧放電の工程、主電源の遮断、反射板微調整の工程、及び主電源の再投入といった工程を繰り返すことになる。従って、上記の蓄電素子の残電圧放電の工程に要する時間が長いと、上記の作業全体の所要時間が長くなり、好ましくない。また、一回の蓄電素子の残電圧放電工程で発熱した放電抵抗が次回の同工程までに放熱されないと、上記の繰り返しにおいて放電抵抗が過熱状態となり、好ましくない。従って、残電圧の放電時間が短縮されつつも放電抵抗の過熱状態が回避されることが好ましい。 By the way, in the flash discharge lamp lighting device, it is necessary to discharge the charging energy of the large-capacity storage element as described above in a short time. In particular, when it is necessary to repeatedly turn on the flash discharge lamp (that is, charge and discharge of the storage element) at a relatively short period, such as during maintenance and shipping adjustment, the residual voltage of the storage element is discharged in a short time. It is preferred that For example, in the work of finely adjusting the angle of the lamp reflector in order to optimize the illuminance uniformity, the process of charging the storage element, the process of checking the illuminance uniformity by lighting the lamp flash, the process of discharging the remaining voltage of the storage element The steps of shutting off the main power source, finely adjusting the reflector and re-turning on the main power source are repeated. Therefore, if the time required for the process of discharging the residual voltage of the power storage element is long, the time required for the entire work is increased, which is not preferable. In addition, if the discharge resistor that has generated heat in the one-time residual voltage discharging step of the storage element is not dissipated until the next same step, the discharge resistor is overheated in the above repetition, which is not preferable. Therefore, it is preferable to avoid an overheated state of the discharge resistor while shortening the discharge time of the residual voltage.

しかし、特許文献２のように、１つの放電抵抗で蓄電素子の放電回路を形成する構成によると、放電時間の短縮と放電抵抗の過熱状態の回避がトレードオフの関係となる。すなわち、放電抵抗の抵抗値が低いと、放電に要する時間は短くなるが、放電開始時に流れる電流が過大となり、発熱の原因となる。従って、放電抵抗に電流定格又は定格電力の大きな抵抗素子を用いる必要があり小型化及び低コスト化の観点から好ましくない。一方、放電抵抗の抵抗値が高いと、放電開始時に流れる電流は小さく発熱を抑制できるが、放電に要する時間が長くなる。従って、メンテナンス時、出荷調整時等の作業効率の観点から好ましくない。 However, according to the configuration in which the discharge circuit of the power storage element is formed with one discharge resistor as in Patent Document 2, a reduction in discharge time and avoidance of an overheated state of the discharge resistor are in a trade-off relationship. That is, when the resistance value of the discharge resistor is low, the time required for the discharge is shortened, but the current flowing at the start of the discharge becomes excessive, causing heat generation. Therefore, it is necessary to use a resistance element having a large current rating or rated power for the discharge resistance, which is not preferable from the viewpoint of miniaturization and cost reduction. On the other hand, when the resistance value of the discharge resistor is high, the current flowing at the start of discharge is small and heat generation can be suppressed, but the time required for discharge becomes long. Therefore, it is not preferable from the viewpoint of work efficiency during maintenance, shipping adjustment, and the like.

そこで、本発明は、蓄電素子の残電圧を放電するための放電回路において、残電圧の迅速な放電と放電回路の過熱抑制とを両立することを課題とする。また、残電圧の迅速な放電が可能でメンテナンス性に優れた小型及び低コストの閃光放電ランプ点灯装置を提供することを課題とする。 Accordingly, an object of the present invention is to achieve both rapid discharge of the residual voltage and suppression of overheating of the discharge circuit in the discharge circuit for discharging the residual voltage of the storage element. It is another object of the present invention to provide a compact and low-cost flash discharge lamp lighting device that can quickly discharge a residual voltage and has excellent maintainability.

本発明の、蓄電素子の残電圧を放電するための放電回路は、蓄電素子に並列接続される、複数の放電抵抗及び当該複数の放電抵抗の接続構成を変更可能な複数のスイッチ素子からなる放電切替回路と、残電圧の放電時に、蓄電素子に並列接続される放電抵抗の合成抵抗値を段階的に減少させるように複数のスイッチ素子の動作状態を制御する制御回路とを備える。この構成によると、蓄電素子に並列接続される複数の放電抵抗の合成抵抗値が残電圧の低下に伴って減少するので、特に残電圧が低くなると放電が加速され、放電時間が大幅に短縮される。また、放電抵抗が順次切り替えられるので各放電抵抗に小さな定格値の抵抗素子を用いることができ、放電回路の小型化及び低コスト化が実現される。 A discharge circuit for discharging a residual voltage of a storage element according to the present invention includes a plurality of discharge resistors connected in parallel to the storage element and a plurality of switch elements capable of changing a connection configuration of the plurality of discharge resistors. A switching circuit; and a control circuit that controls operation states of the plurality of switching elements so as to gradually reduce the combined resistance value of the discharge resistors connected in parallel to the storage element when discharging the residual voltage. According to this configuration, the combined resistance value of a plurality of discharge resistors connected in parallel to the storage element decreases as the residual voltage decreases, so that the discharge is accelerated particularly when the residual voltage is low, and the discharge time is significantly shortened. The Further, since the discharge resistors are sequentially switched, a resistance element having a small rated value can be used for each discharge resistor, and the discharge circuit can be reduced in size and cost.

上記放電回路は、蓄電素子の残電圧を検出する電圧検出回路をさらに備える。制御回路は、残電圧の放電時に、電圧検出回路によって検出された残電圧の低下に対して、蓄電素子に並列接続される放電抵抗の合成抵抗値を段階的に減少させるように複数のスイッチ素子の動作状態を制御する。これにより、放電抵抗の合成抵抗値の切替えタイミングを最適化して所望の放電時間を実現し、各放電抵抗における消費電力を確実に管理することができる。また、蓄電素子の容量や残電圧にばらつきがある場合でも、上記効果を確実に享受することができる。 The discharge circuit further includes a voltage detection circuit that detects a residual voltage of the storage element. The control circuit has a plurality of switch elements so as to gradually reduce the combined resistance value of the discharge resistors connected in parallel with the storage element in response to a decrease in the residual voltage detected by the voltage detection circuit when the residual voltage is discharged. Control the operating state of As a result, the switching timing of the combined resistance value of the discharge resistors can be optimized to achieve a desired discharge time, and the power consumption in each discharge resistor can be reliably managed. Further, even when there are variations in the capacity and remaining voltage of the power storage element, the above-described effects can be surely enjoyed.

一実施形態において、複数の放電抵抗が抵抗値の大きい順に第１から第ｎの放電抵抗からなり、複数のスイッチ素子が第１から第ｎのスイッチ素子からなり、１≦ｋ≦ｎのｋについて、第ｋの放電抵抗と第ｋのスイッチ素子の直列回路が蓄電素子に並列接続され、制御回路が、残電圧の放電時に、第ｋのスイッチ素子をｋ＝１からｋ＝ｎの順に選択的に導通させる。ここで、第ｋのスイッチ素子の選択的な導通が、第ｋのスイッチ素子のｋ＝１からｋ＝ｎまでの択一的な導通により行われることが好ましい。これにより、導通後に開放された放電抵抗の放熱が促進され、蓄電素子の充放電の繰返しにおける放電抵抗の過熱が抑制される。 In one embodiment, the plurality of discharge resistors are first to n-th discharge resistors in descending order of the resistance value, the plurality of switch elements are first to n-th switch elements, and k of 1 ≦ k ≦ n The series circuit of the kth discharge resistor and the kth switch element is connected in parallel to the storage element, and the control circuit selectively selects the kth switch element in order of k = 1 to k = n when discharging the residual voltage. To conduct. Here, it is preferable that the selective conduction of the kth switch element is performed by alternative conduction of the kth switch element from k = 1 to k = n. Thereby, the heat release of the discharge resistor opened after conduction is promoted, and the overheating of the discharge resistor in the repeated charging / discharging of the storage element is suppressed.

他の実施形態において、複数の放電抵抗が直列接続され、制御回路が、残電圧の放電時に、放電経路を形成する放電抵抗の数を減少させるように複数のスイッチ素子の動作状態を制御するように構成される。この構成によると、蓄電電圧を放電抵抗数で除算した電圧値に対応する定格電圧の抵抗素子を放電抵抗として使用することができ、放電回路の小型化及び低コスト化に貢献する。 In another embodiment, the plurality of discharge resistors are connected in series, and the control circuit controls the operation state of the plurality of switch elements so as to reduce the number of discharge resistors forming the discharge path when discharging the residual voltage. Configured. According to this configuration, a resistance element having a rated voltage corresponding to a voltage value obtained by dividing the stored voltage by the number of discharge resistors can be used as the discharge resistor, contributing to downsizing and cost reduction of the discharge circuit.

具体的には、複数の放電抵抗は直列接続された第１から第ｎの放電抵抗からなり、第１の放電抵抗に第１のスイッチ素子が直列接続され、第１のスイッチ素子が蓄電素子の低電位側端子に接続されるとともに第ｎの放電抵抗が蓄電素子の高電位側端子に接続されることにより第１のスイッチ素子及び第１から第ｎの放電抵抗の直列回路が蓄電素子に並列接続され、２≦ｋ≦ｎのｋについて、第ｋのスイッチ素子が第ｋ−１の放電抵抗と第ｋの放電抵抗の接続点と、低電位側端子との間に接続される。そして、制御回路は、残電圧の放電時に、第ｋのスイッチ素子をｋ＝１からｋ＝ｎの順に導通させるように構成される。このように、各スイッチ素子が蓄電素子の低電位側端子に接続されるので、各スイッチ素子に半導体スイッチを用いた場合に簡素かつ安価な放電回路が実現される。 Specifically, the plurality of discharge resistors include first to n-th discharge resistors connected in series, a first switch element is connected in series to the first discharge resistor, and the first switch element is a storage element. The first switch element and the series circuit of the first to nth discharge resistors are connected in parallel with the storage element by being connected to the low potential side terminal and the nth discharge resistor being connected to the high potential side terminal of the storage element. For k of 2 ≦ k ≦ n, the k-th switch element is connected between the connection point of the (k−1) -th discharge resistance and the k-th discharge resistance and the low potential side terminal. The control circuit is configured to cause the kth switch element to conduct in the order of k = 1 to k = n when discharging the residual voltage. Thus, since each switch element is connected to the low potential side terminal of the power storage element, a simple and inexpensive discharge circuit is realized when a semiconductor switch is used for each switch element.

本発明の閃光放電ランプ点灯装置は、蓄電素子を含み蓄電素子を充電する充電回路と、上記の放電回路と、蓄電素子の電圧を電源として閃光放電ランプに供給される電流を制御する電流制御回路と、充電回路、放電回路及び電流制御回路を統括制御する中央制御部とを備える。これにより、放電時間短縮による高いメンテナンス性と発熱抑制による小型化及び低コスト化を実現する閃光放電ランプ点灯装置が提供される。 A flash discharge lamp lighting device of the present invention includes a charging circuit that includes a storage element and charges the storage element, the discharge circuit, and a current control circuit that controls a current supplied to the flash discharge lamp using the voltage of the storage element as a power source And a central control unit that performs overall control of the charging circuit, the discharging circuit, and the current control circuit. This provides a flash discharge lamp lighting device that achieves high maintainability by shortening the discharge time and miniaturization and cost reduction by suppressing heat generation.

本発明の閃光放電ランプ点灯装置を示す回路構成図である。It is a circuit block diagram which shows the flash discharge lamp lighting device of this invention. 本発明の第１の実施形態における充電回路を示す図である。It is a figure which shows the charging circuit in the 1st Embodiment of this invention. 本発明の第１の実施形態における充電回路の動作を示す図である。It is a figure which shows operation | movement of the charging circuit in the 1st Embodiment of this invention. 本発明の第２の実施形態における充電回路を示す図である。It is a figure which shows the charging circuit in the 2nd Embodiment of this invention. 本発明の第２の実施形態における充電回路の一例を示す図である。It is a figure which shows an example of the charging circuit in the 2nd Embodiment of this invention. 本発明の第２の実施形態における充電回路の動作を示す図である。It is a figure which shows operation | movement of the charging circuit in the 2nd Embodiment of this invention.

＜基本構成＞
図１に本発明の閃光放電ランプ点灯装置（以下、「点灯装置」という）の回路構成図を示す。点灯装置１００は整流入力回路１５０と、充電回路２００と、放電回路２５０と、電流制御回路３００と、制御部（ＣＰＵ）４００とを備える。制御部４００は充電回路２００、放電回路２５０及び電流制御回路３００を統括制御する。なお、上記及び以降の説明において、各回路素子が上記のどの回路に属するかは便宜的なものであり、本発明を拘束するものではない。 <Basic configuration>
FIG. 1 shows a circuit configuration diagram of a flash discharge lamp lighting device (hereinafter referred to as “lighting device”) of the present invention. The lighting device 100 includes a rectification input circuit 150, a charging circuit 200, a discharging circuit 250, a current control circuit 300, and a control unit (CPU) 400. The control unit 400 controls the charging circuit 200, the discharging circuit 250, and the current control circuit 300 in an integrated manner. In the above and the following description, it is convenient for each circuit element to belong to which circuit, and the present invention is not bound thereto.

また、上記の点灯装置１００、点灯装置１００に接続された閃光放電ランプ５００（以下、「ランプ５００」という）、ランプ５００を内包する筐体（不図示）、点灯装置１００への入力手段等を備えることにより閃光照射装置を構成することができる。閃光照射装置が擬似太陽光照射装置である場合、ランプ５００はキセノンランプからなる。 In addition, the lighting device 100, a flash discharge lamp 500 connected to the lighting device 100 (hereinafter referred to as “lamp 500”), a casing (not shown) containing the lamp 500, input means to the lighting device 100, and the like. By providing, a flash irradiation device can be configured. When the flash irradiation device is a pseudo-sunlight irradiation device, the lamp 500 is a xenon lamp.

整流入力回路１５０は整流器１及び平滑コンデンサ２を備え、交流電源ＡＣは整流器１によって全波整流されるとともに平滑コンデンサ２によって平滑化される。なお、本実施形態では、整流入力回路１５０にコンデンサインプット型のものが採用されているが、力率改善回路等が採用されてもよい。また、交流電源の代わりに直流電源が入力電源となる場合は、整流入力回路１５０は不要である。 The rectification input circuit 150 includes a rectifier 1 and a smoothing capacitor 2, and the AC power supply AC is full-wave rectified by the rectifier 1 and smoothed by the smoothing capacitor 2. In this embodiment, a capacitor input type circuit is used as the rectification input circuit 150, but a power factor correction circuit or the like may be used. Further, when a DC power supply is used as an input power supply instead of the AC power supply, the rectification input circuit 150 is not necessary.

充電回路２００は、トランジスタ３〜６からなるフルブリッジ回路、ＰＷＭ制御回路７、昇圧トランス８、整流器９、電流制限用コイル１０、蓄電素子１１、電圧検出回路１２、電流検出抵抗１３、誤差増幅器１４及び基準電源１５を備える。フルブリッジ回路はＰＷＭ制御回路７によってスイッチング制御され、トランジスタ３及び６とトランジスタ４及び５が交互にオン・オフされるとともにその導通時間が制御される。昇圧トランス８の一次巻線にはフルブリッジ回路の出力が接続され、二次側には巻数比に応じた電圧が発生する。昇圧トランスの二次巻線に発生した電圧は、整流器９によって整流され、電流制限用コイル１０を介して出力されて蓄電素子１１に充電される。本実施形態においては、蓄電素子１１を電解コンデンサとしているが、蓄電素子１１は電気二重層コンデンサ、バッテリ等であってもよい。電圧検出回路１２は分圧抵抗からなる。 The charging circuit 200 includes a full bridge circuit composed of transistors 3 to 6, a PWM control circuit 7, a step-up transformer 8, a rectifier 9, a current limiting coil 10, a storage element 11, a voltage detection circuit 12, a current detection resistor 13, and an error amplifier 14. And a reference power supply 15. The full bridge circuit is switching-controlled by the PWM control circuit 7, and the transistors 3 and 6 and the transistors 4 and 5 are alternately turned on / off and the conduction time thereof is controlled. The output of the full bridge circuit is connected to the primary winding of the step-up transformer 8, and a voltage corresponding to the turn ratio is generated on the secondary side. The voltage generated in the secondary winding of the step-up transformer is rectified by the rectifier 9, output via the current limiting coil 10, and charged in the storage element 11. In the present embodiment, the power storage element 11 is an electrolytic capacitor, but the power storage element 11 may be an electric double layer capacitor, a battery, or the like. The voltage detection circuit 12 includes a voltage dividing resistor.

ＰＷＭ制御回路７は、中央制御部４００からの充電開始信号を受けると、フルブリッジ回路を数十ｋＨｚ（例えば、５０ｋＨｚ程度）で駆動させて充電を開始する。充電動作中は、電流検出抵抗１３によって検出される電流値（電流検出抵抗１３に発生する電圧）が目標値（基準電源１５の電圧）に等しくなるように誤差増幅器１４及びＰＷＭ制御回路７が動作し、所定の充電電流で充電が行われる。なお、充電方法は定電流制御に限られない。電圧検出回路１２によって検出される充電電圧がランプ電圧よりも充分に高い設定電圧（例えば、１０００Ｖ程度）に達すると、ＰＷＭ制御回路７はフルブリッジ回路の動作を一旦停止（又は充電電圧を保持）し、スタンバイ状態に移行する。ここで、ＰＷＭ制御回路７は充電完了信号を中央制御部４００に出力する。 When receiving the charge start signal from the central control unit 400, the PWM control circuit 7 starts charging by driving the full bridge circuit at several tens kHz (for example, about 50 kHz). During the charging operation, the error amplifier 14 and the PWM control circuit 7 operate so that the current value detected by the current detection resistor 13 (voltage generated in the current detection resistor 13) becomes equal to the target value (voltage of the reference power supply 15). Then, charging is performed with a predetermined charging current. The charging method is not limited to constant current control. When the charging voltage detected by the voltage detection circuit 12 reaches a set voltage (for example, about 1000 V) sufficiently higher than the lamp voltage, the PWM control circuit 7 temporarily stops the operation of the full bridge circuit (or holds the charging voltage). And transition to the standby state. Here, the PWM control circuit 7 outputs a charge completion signal to the central control unit 400.

なお、本開示においては、充電回路２００としてフルブリッジ及び昇圧トランスで構成される回路が例示されるが、昇圧動作と充電動作が可能であれば他の昇圧コンバータ方式の回路が採用されてもよい。またさらに、充電回路２００が高圧電源から給電される場合には昇圧機能は不要である。 In the present disclosure, a circuit including a full bridge and a step-up transformer is illustrated as the charging circuit 200, but other boost converter type circuits may be employed as long as the step-up operation and the charging operation are possible. . Furthermore, when the charging circuit 200 is supplied with power from a high voltage power source, the boosting function is not necessary.

放電回路２５０は、放電切替回路３０、制御回路４０及び電圧検出回路５０を備える。電圧検出回路５０は分圧抵抗５１及び５２からなる。説明の便宜上、制御回路４０を中央制御部４００とは個別の制御回路として示しているが、制御回路４０は中央制御部４００又はＰＷＭ制御回路７に含まれていてもよい。また、電圧検出回路５０は電圧検出回路１２と同様の分圧抵抗で構成することができるので、電圧検出回路５０を設けることなく電圧検出回路１２が放電回路２５０における電圧検出回路を兼ねる構成としてもよい。この場合、電圧検出回路１２の出力がＰＷＭ制御回路７だけでなく制御回路４０に入力されるものとする。放電切替回路３０については後述する。なお、図１においては、放電回路２５０内の配線は簡略化して示してある。 The discharge circuit 250 includes a discharge switching circuit 30, a control circuit 40, and a voltage detection circuit 50. The voltage detection circuit 50 includes voltage dividing resistors 51 and 52. For convenience of explanation, the control circuit 40 is shown as a separate control circuit from the central control unit 400, but the control circuit 40 may be included in the central control unit 400 or the PWM control circuit 7. In addition, since the voltage detection circuit 50 can be configured with a voltage dividing resistor similar to that of the voltage detection circuit 12, the voltage detection circuit 12 can also serve as the voltage detection circuit in the discharge circuit 250 without providing the voltage detection circuit 50. Good. In this case, the output of the voltage detection circuit 12 is input not only to the PWM control circuit 7 but also to the control circuit 40. The discharge switching circuit 30 will be described later. In FIG. 1, the wiring in the discharge circuit 250 is shown in a simplified manner.

電流制御回路３００はＩＧＢＴ等の半導体スイッチ１６、チョークコイル１７、ダイオード１８、コンデンサ１９、電流検出抵抗２０、ＰＷＭ制御回路２１及び誤差増幅器２２を含み、降圧チョッパ回路を構成する。電流制御回路３００はまた、イグナイタ回路３５０を含む。イグナイタ回路３５０は始動回路２３及びパルストランス２４及びを含み、パルストランス２４の２次巻線はチョークコイル１７に直列接続される。 The current control circuit 300 includes a semiconductor switch 16 such as an IGBT, a choke coil 17, a diode 18, a capacitor 19, a current detection resistor 20, a PWM control circuit 21, and an error amplifier 22, and constitutes a step-down chopper circuit. The current control circuit 300 also includes an igniter circuit 350. The igniter circuit 350 includes a start circuit 23 and a pulse transformer 24, and a secondary winding of the pulse transformer 24 is connected in series to the choke coil 17.

電流制御回路３００は、蓄電素子１１に充電された電圧を電源として、中央制御部４００からの点灯信号を受けて動作を開始する。電流制御回路３００のＰＷＭ制御回路２１が点灯信号に応じて動作を開始すると、動作開始時点でランプ５００の両端に、蓄電素子１１の電圧とほぼ等しい直流電圧が印加される。一方、イグナイタ回路３５０の始動回路２３は点灯信号に応じて起動してパルストランス２４の１次巻線にパルス電圧を発生させ、２次巻線にはパルストランス２４の１次／２次巻数比に応じた高圧パルスが発生する。これにより、上記の蓄電素子１１の電圧に高圧パルスが重畳された電圧がランプ５００に印加され、ランプ５００の絶縁破壊が起こる。 The current control circuit 300 starts operation in response to a lighting signal from the central control unit 400 by using the voltage charged in the storage element 11 as a power source. When the PWM control circuit 21 of the current control circuit 300 starts operating in response to the lighting signal, a DC voltage substantially equal to the voltage of the storage element 11 is applied to both ends of the lamp 500 at the start of operation. On the other hand, the starting circuit 23 of the igniter circuit 350 is activated in response to the lighting signal to generate a pulse voltage in the primary winding of the pulse transformer 24, and the primary / secondary turns ratio of the pulse transformer 24 in the secondary winding. A high-pressure pulse corresponding to is generated. As a result, a voltage obtained by superimposing a high-voltage pulse on the voltage of the power storage element 11 is applied to the lamp 500, and dielectric breakdown of the lamp 500 occurs.

ランプ５００が絶縁破壊されると、蓄電素子１１の電圧を電源として電流制御回路３００からの制限された電流がランプ５００に投入される。半導体スイッチ１６はＰＷＭ制御回路２１によって導通時間が制御されてスイッチングされる。半導体スイッチ１６がオンの期間には蓄電素子１１→半導体スイッチ１６→チョークコイル１７→パルストランス２４の２次巻線→ランプ５００→蓄電素子１１の経路に電流が流れる。一方、半導体スイッチ１６がオフの期間にはチョークコイル１７に蓄えられた電力を元に、チョークコイル１７→パルストランス２４の２次巻線→ランプ５００→ダイオード１８→チョークコイル１７の経路に電流が流れる。コンデンサ１９はランプ５００への出力を平滑化し、ランプ電流のリップル成分を抑制又は除去する。電流検出抵抗２０によってランプ電流が検出され、検出ランプ電流に比例する電圧信号（検出電圧）が誤差増幅器２２の負入力端子に入力される。ランプ電流の設定値に比例する電圧信号が中央制御部４００から誤差増幅器２２の正入力端子に入力される。そして、誤差増幅器２２の両入力が等しくなるようにＰＷＭ制御回路２１によって半導体スイッチ１６の導通時間がＰＷＭ制御される。これにより、蓄電素子１１を電源とするランプ５００の定電流直流点灯が行われる。 When the lamp 500 is broken down, a limited current from the current control circuit 300 is input to the lamp 500 using the voltage of the power storage element 11 as a power source. The semiconductor switch 16 is switched by controlling the conduction time by the PWM control circuit 21. During the period when the semiconductor switch 16 is on, a current flows through the path of the storage element 11 → the semiconductor switch 16 → the choke coil 17 → the secondary winding of the pulse transformer 24 → the lamp 500 → the storage element 11. On the other hand, during the period when the semiconductor switch 16 is off, a current flows in the path of the choke coil 17 → the secondary winding of the pulse transformer 24 → the lamp 500 → the diode 18 → the choke coil 17 based on the electric power stored in the choke coil 17. Flowing. The capacitor 19 smoothes the output to the lamp 500 and suppresses or eliminates the ripple component of the lamp current. The lamp current is detected by the current detection resistor 20, and a voltage signal (detection voltage) proportional to the detected lamp current is input to the negative input terminal of the error amplifier 22. A voltage signal proportional to the set value of the lamp current is input from the central control unit 400 to the positive input terminal of the error amplifier 22. The conduction time of the semiconductor switch 16 is PWM controlled by the PWM control circuit 21 so that both inputs of the error amplifier 22 are equal. Thereby, the constant current direct current lighting of the lamp 500 which uses the electrical storage element 11 as a power source is performed.

ここで、放電回路２５０は、中央制御部４００から、蓄電素子１１の残電圧を放電させる指令を示す残電圧放電信号を受信すると残電圧放電の動作を開始する。放電回路２５０による放電動作の詳細については後述する。なお、放電回路２５０による残電圧放電動作の終了時に、中央制御部４００が必要に応じて再充電信号を充電回路２００に出力し、充電回路２００が蓄電素子１１を再充電することもできる。これにより、次の点灯信号に対して即座にランプ放電を開始することができる。 Here, when the discharge circuit 250 receives a residual voltage discharge signal indicating a command for discharging the residual voltage of the power storage element 11 from the central control unit 400, the discharge circuit 250 starts an operation of the residual voltage discharge. Details of the discharge operation by the discharge circuit 250 will be described later. At the end of the remaining voltage discharging operation by the discharging circuit 250, the central control unit 400 can output a recharging signal to the charging circuit 200 as necessary, and the charging circuit 200 can recharge the storage element 11. Thereby, the lamp discharge can be started immediately with respect to the next lighting signal.

上記の基本構成において、以下に各実施形態を説明する。各実施形態において、放電回路２５０の放電切替回路３０は蓄電素子１１に並列接続され、放電抵抗３２−１〜３２−ｎと、放電抵抗３２−１〜３２−ｎの接続構成を変更可能なスイッチ素子３４−１〜３４−ｎを備える。なお、２≦ｎである。スイッチ素子３４−１〜３４−ｎは、例えば、ＭＯＳＦＥＴ、ＩＧＢＴ等の半導体スイッチであってもよいし、リレースイッチ等の機械スイッチであってもよい。そして、制御回路４０は、残電圧の放電時に、蓄電素子１１に並列接続される放電抵抗３２−１〜３２−ｎの合成抵抗値を減少させるようにスイッチ素子３４−１〜３４−ｎの動作状態を制御する。ここで、電圧検出回路５０によって検出された残電圧の低下に対して、蓄電素子１１に並列接続される放電抵抗３２−１〜３２−ｎの合成抵抗値が段階的に減少するようにスイッチ素子３４−１〜３４−ｎの動作状態が制御される。なお、以降の説明にいて、放電抵抗３２−１〜３２−ｎ及びスイッチ素子３４−１〜３４−ｎについて、これらを総称して又はこれらの一部を代表して、それぞれ放電抵抗３２及びスイッチ素子３４というものとする。 In the above basic configuration, each embodiment will be described below. In each embodiment, the discharge switching circuit 30 of the discharge circuit 250 is connected in parallel to the power storage element 11, and the switch that can change the connection configuration of the discharge resistors 32-1 to 32-n and the discharge resistors 32-1 to 32-n. Elements 34-1 to 34-n are provided. Note that 2 ≦ n. The switch elements 34-1 to 34-n may be semiconductor switches such as MOSFETs and IGBTs, or may be mechanical switches such as relay switches. Then, the control circuit 40 operates the switch elements 34-1 to 34-n so as to decrease the combined resistance value of the discharge resistors 32-1 to 32-n connected in parallel to the power storage element 11 when the residual voltage is discharged. Control the state. Here, with respect to the decrease in the residual voltage detected by the voltage detection circuit 50, the switch element so that the combined resistance value of the discharge resistors 32-1 to 32-n connected in parallel to the storage element 11 decreases stepwise. The operation states of 34-1 to 34-n are controlled. In the following description, the discharge resistors 32-1 to 32-n and the switch elements 34-1 to 34-n are collectively referred to as a representative or a part thereof, and the discharge resistor 32 and the switch, respectively. The element 34 is assumed.

実施形態１．
第１の実施例においては、抵抗値の大きい順に第１から第ｎの放電抵抗３２−１〜３２−ｎと、対応する第１から第ｎのスイッチ素子３４−１〜３４−ｎがそれぞれ直列接続され、各直列回路が蓄電素子１１に並列接続される。そして、残電圧の放電時に、制御回路４０がスイッチ素子３４ｋをｋ＝１からｋ＝ｎの順に選択的に導通させる。 Embodiment 1. FIG.
In the first embodiment, the first to nth discharge resistors 32-1 to 32-n and the corresponding first to nth switch elements 34-1 to 34-n are connected in series in descending order of resistance. Each series circuit is connected in parallel to the storage element 11. When the remaining voltage is discharged, the control circuit 40 selectively turns on the switch element 34k in the order of k = 1 to k = n.

図２に、本実施形態による放電回路２５０の詳細を示す。本例ではｎ＝３の場合を示すが、ｎ＝２であっても、４≦ｎであっても本実施形態は成立する。なお、以降の説明において、蓄電素子１１の低電位側ノードをノードＮＬ、高電位側ノードをノードＮＨというものとする。 FIG. 2 shows details of the discharge circuit 250 according to the present embodiment. In this example, the case of n = 3 is shown, but the present embodiment is established even if n = 2 or 4 ≦ n. In the following description, the low potential side node of the power storage element 11 is referred to as a node NL, and the high potential side node is referred to as a node NH.

放電切替回路３０は、放電抵抗３２−１とスイッチ素子３４−１の直列回路、放電抵抗３２−２とスイッチ素子３４−２の直列回路、及び放電抵抗３２−３とスイッチ素子３４−３の直列回路を備え、各直列回路が蓄電素子１１に並列接続される。放電抵抗３２−１、３２−２及び３２−３の抵抗値をそれぞれＲ１、Ｒ２及びＲ３とすると、Ｒ１＞Ｒ２＞Ｒ３であるものとする。 The discharge switching circuit 30 includes a series circuit of a discharge resistor 32-1 and a switch element 34-1, a series circuit of a discharge resistor 32-2 and a switch element 34-2, and a series of a discharge resistor 32-3 and a switch element 34-3. A circuit is provided, and each series circuit is connected in parallel to the storage element 11. When the resistance values of the discharge resistors 32-1, 32-2 and 32-3 are R1, R2 and R3, respectively, it is assumed that R1> R2> R3.

制御回路４０は、残電圧の放電時に、電圧検出回路５０によって検出された残電圧の低下に従ってスイッチ素子３４−１、３４−２及び３４−３をこの順序で択一的に導通させる。図１に関して上述したように、電圧検出回路５０は抵抗５１及び５２の分圧回路からなり、その出力が制御回路４０に入力される。 When the residual voltage is discharged, the control circuit 40 selectively turns on the switch elements 34-1, 34-2 and 34-3 in this order according to the decrease in the residual voltage detected by the voltage detection circuit 50. As described above with reference to FIG. 1, the voltage detection circuit 50 includes a voltage dividing circuit of resistors 51 and 52, and an output thereof is input to the control circuit 40.

図３に、本実施形態による放電回路２５０の動作を示す。上段のグラフは電圧検出回路５０によって検出される蓄電素子１１の残電圧Ｖｒを示し、下段のグラフはスイッチ素子３４−１〜３４−３の各動作状態（ＯＮで導通、ＯＦＦで開放）を示す。上段のグラフにおいて、実線は本実施形態の放電構成による残電圧Ｖｒの変化を、破線は比較例として放電抵抗３２−１のみにより放電を継続した場合の残電圧Ｖｒの変化を示す。なお、各グラフの横軸は放電開始からの経過時間を示す。 FIG. 3 shows the operation of the discharge circuit 250 according to the present embodiment. The upper graph shows the remaining voltage Vr of the storage element 11 detected by the voltage detection circuit 50, and the lower graph shows the operating states of the switch elements 34-1 to 34-3 (conductive when ON, open when OFF). . In the upper graph, the solid line indicates the change in the residual voltage Vr due to the discharge configuration of the present embodiment, and the broken line indicates the change in the residual voltage Vr when the discharge is continued only by the discharge resistor 32-1 as a comparative example. In addition, the horizontal axis of each graph shows the elapsed time from the start of discharge.

時刻ｔ０に残電圧の放電が開始される。時刻ｔ０の直前まで、スイッチ素子３４−１〜３４−３はＯＦＦ状態とされ、蓄電素子１１には電圧Ｖ０（本例ではＶ０＝９００Ｖ）が充電されていたものとする。時刻ｔ０において、制御回路４０はスイッチ素子３４−１をＯＮして放電抵抗３２−１を蓄電素子１１に並列接続させる。スイッチ素子３４−２及び３４−３はＯＦＦ状態に維持される。 The discharge of the residual voltage is started at time t0. It is assumed that the switch elements 34-1 to 34-3 are in the OFF state and the storage element 11 is charged with the voltage V0 (V0 = 900 V in this example) until just before time t0. At time t0, the control circuit 40 turns on the switch element 34-1 to connect the discharge resistor 32-1 to the power storage element 11 in parallel. The switch elements 34-2 and 34-3 are maintained in the OFF state.

時刻ｔ１において、残電圧Ｖｒが第１の設定値Ｖ１（本例ではＶ１＝７００Ｖ）以下となると、制御回路４０はスイッチ素子３４−１をＯＦＦするとともにスイッチ素子３４−２をＯＮして放電抵抗３２−２を蓄電素子１１に並列接続させる。なお、スイッチ素子３４−３はＯＦＦ状態で維持される。ここで、放電抵抗３２−２の抵抗値Ｒ２は放電抵抗３２−１の抵抗値Ｒ１よりも小さいため、放電抵抗３２−１のみによって放電を継続した場合（破線）よりも放電速度が速くなる。 When the remaining voltage Vr becomes equal to or lower than the first set value V1 (V1 = 700 V in this example) at time t1, the control circuit 40 turns off the switch element 34-1 and turns on the switch element 34-2 to discharge resistance. 32-2 is connected to the electricity storage element 11 in parallel. The switch element 34-3 is maintained in the OFF state. Here, since the resistance value R2 of the discharge resistor 32-2 is smaller than the resistance value R1 of the discharge resistor 32-1, the discharge speed becomes faster than when the discharge is continued only by the discharge resistor 32-1 (broken line).

時刻ｔ２において、残電圧Ｖｒが第２の設定値Ｖ２（本例ではＶ２＝４００Ｖ）以下となると、制御回路４０はスイッチ素子３４−２をＯＦＦするとともにスイッチ素子３４−３をＯＮして放電抵抗３２−３を蓄電素子１１に並列接続させる。なお、スイッチ素子３４−１はＯＦＦ状態で維持される。ここで、放電抵抗３２−３の抵抗値Ｒ３は放電抵抗３２−２の抵抗値Ｒ２よりも小さいため、放電抵抗３２−２のみによって放電を継続した場合よりもさらに放電速度が速くなる。 When the remaining voltage Vr becomes equal to or lower than the second set value V2 (V2 = 400 V in this example) at time t2, the control circuit 40 turns off the switch element 34-2 and turns on the switch element 34-3 to discharge resistance. 32-3 is connected to the electricity storage element 11 in parallel. Note that the switch element 34-1 is maintained in the OFF state. Here, since the resistance value R3 of the discharge resistor 32-3 is smaller than the resistance value R2 of the discharge resistor 32-2, the discharge speed is further increased as compared with the case where the discharge is continued only by the discharge resistor 32-2.

時刻ｔ３において、残電圧Ｖｒが安全電圧Ｖ３（例えば、Ｖ３＝５０Ｖ）まで低下すると、放電動作が終了する。なお、時刻ｔ３以降は、スイッチ素子３４−３はＯＮ状態に維持されてもよいし、ＯＦＦ状態とされてもよい。 When the remaining voltage Vr decreases to the safe voltage V3 (for example, V3 = 50 V) at time t3, the discharge operation is finished. After time t3, the switch element 34-3 may be maintained in the ON state or may be in the OFF state.

ここで、蓄電素子１１の容量をＣとして、比較例（破線）の場合と本実施形態（実線）の場合の放電時間を比較する。比較例の場合、放電にかかる時間Ｔ_Ｃ１（＝ｔ０〜ｔ４）は以下の式：
Ｔ_Ｃ１＝Ｒ１×Ｃ×Ｉｎ（Ｖ０／Ｖ３）
＝２．８９×Ｒ１×Ｃ（式１）
で表される。一方、本実施形態の場合、放電に係る時間Ｔ_Ｅ１（＝ｔ０〜ｔ３）は以下の式：
Ｔ_Ｅ１＝Ｒ１×Ｃ×Ｉｎ（Ｖ０／Ｖ１）＋Ｒ２×Ｃ×Ｉｎ（Ｖ１／Ｖ２）＋Ｒ３×Ｃ×Ｉｎ（Ｖ２／Ｖ３）
＝（０．４１×Ｒ１＋０．５６×Ｒ２＋２．０８×Ｒ３）×Ｃ（式２）
で表される。なお、「ｌｎ」は自然対数を表す。 Here, assuming that the capacity of the storage element 11 is C, the discharge times in the comparative example (broken line) and in the present embodiment (solid line) are compared. In the case of the comparative example, the time T _C1 (= t0 to t4) required for discharge is expressed by the following formula:
T _C1 = R1 × C × In (V0 / V3)
= 2.89 × R1 × C (Formula 1)
It is represented by On the other hand, in the case of the present embodiment, the time T _E1 (= t0 to t3) relating to discharge is expressed by the following formula:
T _E1 = R1 × C × In (V0 / V1) + R2 × C × In (V1 / V2) + R3 × C × In (V2 / V3)
= (0.41 * R1 + 0.56 * R2 + 2.08 * R3) * C (Formula 2)
It is represented by “Ln” represents a natural logarithm.

ここで、Ｒ１：Ｒ２：Ｒ３＝９００（Ｖ０）：７００（Ｖ１）：４００（Ｖ２）＝９：７：４とすることができる。これは、各放電抵抗３２に流れる初期電流を略等しくして同じ定格電流の抵抗素子を用いるためである。このようにＲ１：Ｒ２：Ｒ３＝９：７：４である場合、式２より、放電時間Ｔ_Ｅ１＝１．７７×Ｒ１×Ｃに短縮される。なお、各放電抵抗３２に流れる初期電流及び消費電力が定格電流及び定格電力以下となればＲ１：Ｒ２：Ｒ３の比は上記に限られない。例えば、上記のＶ０〜Ｖ３の設定においてＲ１：Ｒ２：Ｒ３＝３：２：１とすれば、式２より、放電時間Ｔ_Ｅ１＝１．４８×Ｒ１×Ｃに短縮され、放電時間Ｔ_Ｃ１＝２．８９×Ｒ１×Ｃの約半分とすることができる。 Here, R1: R2: R3 = 900 (V0): 700 (V1): 400 (V2) = 9: 7: 4. This is because the resistance elements having the same rated current are used by making the initial currents flowing through the discharge resistors 32 substantially equal. Thus, when R1: R2: R3 = 9: 7: 4, the discharge time T _E1 = 1.77 × R1 × C is shortened from Equation 2. Note that the ratio of R1: R2: R3 is not limited to the above as long as the initial current and power consumption flowing through each discharge resistor 32 are equal to or lower than the rated current and rated power. For example, if R1: R2: R3 = 3: 2: 1 in the setting of V0 to V3, the discharge time T _E1 = 1.48 × R1 × C is shortened from Equation 2 and the discharge time T _C1 = It can be about half of 2.89 × R1 × C.

また、各放電抵抗３２−１〜３２−３の消費電力は、各放電抵抗のみで放電を行った場合の３分の１程度で済む。従って、各放電抵抗３２として、定格電力の小さい小型かつ安価な抵抗素子を採用することができる。また、スイッチ素子３２の択一的な導通により、スイッチ素子３２はＯＮ状態後のＯＦＦ状態においては放熱される。これにより、導通後に開放された放電抵抗の放熱が促進され、蓄電素子の充放電の繰返しにおける放電抵抗の過熱がさらに抑制される。またさらに、放電電流経路を分散することにより、各スイッチ素子３４に係るストレス（例えば、内部抵抗による損失）も軽減される。 In addition, the power consumption of each of the discharge resistors 32-1 to 32-3 is about one-third that when the discharge is performed only with each of the discharge resistors. Therefore, as each discharge resistor 32, a small and inexpensive resistor element having a small rated power can be adopted. Further, due to the selective conduction of the switch element 32, the switch element 32 is dissipated in the OFF state after the ON state. Thereby, the heat release of the discharge resistor opened after conduction is promoted, and the overheating of the discharge resistor during repeated charging / discharging of the storage element is further suppressed. Furthermore, by distributing the discharge current path, stress (for example, loss due to internal resistance) related to each switch element 34 is also reduced.

以上のように、本実施形態の放電回路３０によると、残電圧の放電時に、蓄電素子１１に並列接続される放電抵抗３２−１〜３２−３の合成抵抗値が減少するようにスイッチ素子３４−１〜３４−３の動作状態が制御される。従って、残電圧が低くなると放電速度が加速され、放電時間が大幅に短縮される。また、放電抵抗３２が順次切り替えられるので各放電抵抗３２に小さい電流定格の抵抗素子を用いることができ、放電回路３０の小型化及び低コスト化が実現される。また、合成抵抗値の減少が残電圧の減少に追従するので、放電抵抗３２の合成抵抗値の切替えタイミングを最適化して所望の放電時間を実現し、各放電抵抗３２における消費電力を確実に管理することができる。そして、蓄電素子１１の容量や残電圧にばらつきがある場合でも、上記の効果を確実に享受することができる。 As described above, according to the discharge circuit 30 of the present embodiment, when the residual voltage is discharged, the switch element 34 is configured so that the combined resistance value of the discharge resistors 32-1 to 32-3 connected in parallel to the power storage element 11 decreases. The operating states of -1 to 34-3 are controlled. Therefore, when the residual voltage is lowered, the discharge rate is accelerated and the discharge time is greatly shortened. Further, since the discharge resistors 32 are sequentially switched, a resistance element having a small current rating can be used for each discharge resistor 32, and the discharge circuit 30 can be reduced in size and cost. In addition, since the decrease in the combined resistance value follows the decrease in the residual voltage, the switching timing of the combined resistance value of the discharge resistor 32 is optimized to achieve a desired discharge time, and the power consumption in each discharge resistor 32 is reliably managed. can do. And even when the capacity | capacitance and residual voltage of the electrical storage element 11 have dispersion | variation, said effect can be enjoyed reliably.

なお、本実施形態においては、スイッチ素子３４−１〜３４−ｎが択一的に導通されて同時に１つの放電抵抗３２のみが蓄電素子１１に並列接続される構成を示したが、スイッチ素子３４−１〜３４−ｎが累進的に導通されるようにしてもよい。すなわち、残電圧Ｖｒの低下に伴って、導通されるスイッチ素子３４が、スイッチ素子３４−１、スイッチ素子３４−１及び３４−２、スイッチ素子３４−１〜３４−３、スイッチ素子３４−１〜３４−４、・・・、全スイッチ素子３４−１〜３４−ｎとなるようにしてもよい。図２に示す構成において累進的導通が行われる場合、放電抵抗３２−１、３２−２及び３２−３の抵抗値をそれぞれＲ１１、Ｒ１２及びＲ１３とすると、Ｒ１１＝Ｒ１、１／（１／Ｒ１１＋１／Ｒ１２）＝Ｒ２、１／（１／Ｒ１１＋１／Ｒ１２＋１／Ｒ１３）＝Ｒ３となるようにＲ１１、Ｒ１２及びＲ１３を選定すれば、図３の上段のグラフに示すものと同様の電圧変化を得ることができる。但し、第１の実施形態におけるような放電抵抗３２の（ＯＮ状態後のＯＦＦ状態における）放熱効果を得ることはできない。 In the present embodiment, the switch elements 34-1 to 34-n are selectively turned on and only one discharge resistor 32 is connected in parallel to the power storage element 11 at the same time. -1 to 34-n may be progressively conducted. That is, as the remaining voltage Vr decreases, the switch element 34 that is turned on is the switch element 34-1, the switch elements 34-1 and 34-2, the switch elements 34-1 to 34-3, and the switch element 34-1. ..., 34-4,..., All switch elements 34-1 to 34-n may be provided. When progressive conduction is performed in the configuration shown in FIG. 2, assuming that the resistance values of the discharge resistors 32-1, 32-2 and 32-3 are R11, R12 and R13, respectively, R11 = R1, 1 / (1 / R11 + 1 / R12) = R2, 1 / (1 / R11 + 1 / R12 + 1 / R13) = If R11, R12, and R13 are selected so as to be R3, a voltage change similar to that shown in the upper graph of FIG. 3 can be obtained. Can do. However, the heat dissipation effect (in the OFF state after the ON state) of the discharge resistor 32 as in the first embodiment cannot be obtained.

実施形態２．
上記第１の実施形態では各放電抵抗３２が蓄電素子１１に対して並列接続される構成を示したが、本実施形態では、直列接続された放電抵抗３２−１〜３２−ｎが蓄電素子１１に対して並列接続される構成を示す。本実施形態では、制御回路４０は、蓄電素子１１の放電時に、放電経路を形成する放電抵抗３２の数を減少させるように各スイッチ素子３４の動作状態を制御する。 Embodiment 2. FIG.
In the first embodiment, the discharge resistors 32 are connected in parallel to the storage element 11. However, in the present embodiment, the discharge resistors 32-1 to 32-n connected in series are connected to the storage element 11. Shows a configuration connected in parallel. In the present embodiment, the control circuit 40 controls the operating state of each switch element 34 so as to reduce the number of discharge resistors 32 that form a discharge path when the power storage element 11 is discharged.

本実施形態では、低電位ノードＮＬと高電位ノードＮＨの間に、スイッチ素子３４−１と放電抵抗３２−１〜３２−ｎの直列回路が接続される。２≦ｋ≦ｎのｋについて、スイッチ素子３４−ｋが放電抵抗３２−（ｋ−１）と放電抵抗３２−ｋの接続点と、低電位ノードＮＬとの間に接続される。そして、制御回路４０が、残電圧の放電時にスイッチ素子３４−１ｋをｋ＝１からｋ＝ｎの順に導通させる。 In the present embodiment, a series circuit of a switch element 34-1 and discharge resistors 32-1 to 32-n is connected between the low potential node NL and the high potential node NH. For k of 2 ≦ k ≦ n, the switch element 34-k is connected between the connection point between the discharge resistor 32- (k−1) and the discharge resistor 32-k and the low potential node NL. Then, the control circuit 40 makes the switch element 34-1k conductive in the order of k = 1 to k = n when discharging the residual voltage.

図４に、本実施形態による放電回路２５０の詳細を示す。上述したように、放電回路２５０は放電切替回路３０、制御回路４０及び電圧検出回路５０を備える。電圧検出回路５０は第１の実施形態と同様に抵抗５１及び５２の分圧抵抗からなる。なお、本例ではｎ＝３の場合を示すが、ｎ＝２であっても、４≦ｎであっても本実施形態は成立する。 FIG. 4 shows details of the discharge circuit 250 according to the present embodiment. As described above, the discharge circuit 250 includes the discharge switching circuit 30, the control circuit 40, and the voltage detection circuit 50. Similar to the first embodiment, the voltage detection circuit 50 includes voltage dividing resistors 51 and 52. In this example, the case of n = 3 is shown, but the present embodiment is established even if n = 2 or 4 ≦ n.

放電切替回路３０において、低電位ノードＮＬにスイッチ素子３４−１の一方の端子が接続され、スイッチ素子３４−１の他方の端子に放電抵抗３２−１が接続され、放電抵抗３２−１〜３２−３が直列接続され、放電抵抗３２−３が高電位ノードＮＨに接続される。スイッチ素子３４−２が放電抵抗３２−１と放電抵抗３２−２の接続点と、低電位ノードＮＬとの間に接続され、スイッチ素子３４−３が放電抵抗３２−２と放電抵抗３２−３の接続点と、低電位ノードＮＬとの間に接続される。 In the discharge switching circuit 30, one terminal of the switch element 34-1 is connected to the low potential node NL, the discharge resistor 32-1 is connected to the other terminal of the switch element 34-1, and the discharge resistors 32-1 to 32. -3 are connected in series, and the discharge resistor 32-3 is connected to the high potential node NH. The switch element 34-2 is connected between the connection point between the discharge resistor 32-1 and the discharge resistor 32-2, and the low potential node NL, and the switch element 34-3 is connected to the discharge resistor 32-2 and the discharge resistor 32-3. And the low potential node NL.

制御回路４０は、放電時にスイッチ素子３４−１〜３４−３をこの順に択一的又は累進的に導通させる。すなわち、制御回路４０は、放電開始時に、まずスイッチ素子３４−１をＯＮ状態とし、スイッチ素子３４−２及び３４−３をＯＦＦ状態とする。その後、制御回路４０は、スイッチ素子３４−２をＯＮ状態とする。この際、択一的な導通態様としてスイッチ素子３４−１はＯＦＦ状態とされてもよいし、累進的な導通態様としてＯＮ状態に維持されてもよい。なお、スイッチ素子３４−３はＯＦＦ状態に維持される。さらにその後、制御回路４０は、スイッチ素子３４−３をＯＮ状態とする。この際、択一的な導通態様としてスイッチ素子３４−１及び３４−２はＯＦＦ状態とされてもよいし、累進的な同一態様として双方ともＯＮ状態に維持されてもよい。 The control circuit 40 causes the switch elements 34-1 to 34-3 to be made conductive alternatively or progressively in this order during discharging. That is, at the start of discharge, the control circuit 40 first turns on the switch element 34-1 and turns off the switch elements 34-2 and 34-3. Thereafter, the control circuit 40 turns on the switch element 34-2. At this time, the switch element 34-1 may be in an OFF state as an alternative conduction mode, or may be maintained in an ON state as a progressive conduction mode. Note that the switch element 34-3 is maintained in the OFF state. Thereafter, the control circuit 40 turns on the switch element 34-3. At this time, as an alternative conduction mode, the switch elements 34-1 and 34-2 may be in an OFF state, or both may be maintained in an ON state as the same progressive mode.

なお、上述したように各スイッチ素子３４は半導体スイッチ又は機械スイッチからなるものであればよいが、全スイッチ素子３４の低電位側端子が低電位側ノードＮＬに接続されるので、各スイッチ素子３４をＭＯＳＦＥＴ等の半導体素子で構成して簡素かつ安価な構成とすることができる。図５に、各スイッチ素子３４をＭＯＳＦＥＴで構成した例の回路図を示す。各スイッチ素子３４のドレイン端子が各抵抗素子に接続され、ソース端子が低電位側ノードＮＬに接続され、ゲート端子に制御回路４０からのゲート信号が入力される。 As described above, each switch element 34 may be a semiconductor switch or a mechanical switch. However, since the low potential side terminals of all the switch elements 34 are connected to the low potential side node NL, each switch element 34. Can be configured with a semiconductor element such as a MOSFET to provide a simple and inexpensive configuration. FIG. 5 shows a circuit diagram of an example in which each switch element 34 is formed of a MOSFET. The drain terminal of each switch element 34 is connected to each resistance element, the source terminal is connected to the low potential side node NL, and the gate signal from the control circuit 40 is input to the gate terminal.

図６に、本実施形態による放電回路２５０の動作を示す。上段のグラフは蓄電素子１１の残電圧Ｖｒを示し、下段のグラフはスイッチ素子３４−１〜３４−３の各動作状態（ＯＮで導通、ＯＦＦで開放）を示す。図３と同様に、上段のグラフにおいて、実線は本実施形態の放電構成による残電圧Ｖｒの変化を、破線は比較例として、放電抵抗３２−１、３２−２及び３２−３の直列回路の接続を継続した場合の残電圧Ｖｒの変化を示す。なお、上段のグラフに示す残電圧Ｖｒの変化は第１の実施形態による図３と同様であるので詳細な説明を省略する。なお、本実施形態においては、スイッチ素子３４の導通は累進的に行われるものとするが、スイッチ素子３４の導通が択一的に行われたとしても上段のグラフに表す残電圧Ｖｒ変化は同じものとなる。 FIG. 6 shows the operation of the discharge circuit 250 according to the present embodiment. The upper graph shows the remaining voltage Vr of the storage element 11, and the lower graph shows the operating states of the switch elements 34-1 to 34-3 (conductive when ON, open when OFF). As in FIG. 3, in the upper graph, the solid line represents the change in the residual voltage Vr due to the discharge configuration of the present embodiment, and the broken line represents a comparative example of the series circuit of the discharge resistors 32-1, 32-2 and 32-3. The change of the residual voltage Vr when a connection is continued is shown. Note that the change in the residual voltage Vr shown in the upper graph is the same as that in FIG. 3 according to the first embodiment, and thus detailed description thereof is omitted. In the present embodiment, the conduction of the switch element 34 is performed progressively, but even if the conduction of the switch element 34 is alternatively performed, the change in the residual voltage Vr shown in the upper graph is the same. It will be a thing.

時刻ｔ０に残電圧の放電が開始される。時刻ｔ０の直前まで、スイッチ素子３４−１〜３４−３はＯＦＦ状態とされ、蓄電素子１１には電圧Ｖ０（本例ではＶ０＝９００Ｖ）が充電されていたものとする。時刻ｔ０において、制御回路４０はスイッチ素子３４−１をＯＮ状態として放電抵抗３２−１〜３２−３を蓄電素子１１に並列接続させる。スイッチ素子３４−２及び３４−３はＯＦＦ状態に維持される。 The discharge of the residual voltage is started at time t0. It is assumed that the switch elements 34-1 to 34-3 are in the OFF state and the storage element 11 is charged with the voltage V0 (V0 = 900 V in this example) until just before time t0. At time t0, the control circuit 40 turns on the switch element 34-1 to connect the discharge resistors 32-1 to 32-3 to the power storage element 11 in parallel. The switch elements 34-2 and 34-3 are maintained in the OFF state.

時刻ｔ１において、残電圧Ｖｒが第１の設定値Ｖ１（本例ではＶ１＝７００Ｖ）以下となると、制御回路４０はスイッチ素子３４−１及び３４−２をＯＮ状態として、実質的に放電抵抗３２−２及び３２−３を蓄電素子１１に並列接続させる。ここで、「実質的に」とは、放電抵抗３２−１は蓄電素子１１に物理的には接続されるもののスイッチ素子３４−２によって短絡されるため抵抗素子として機能するのは放電抵抗３２−２及び３２−３であることを示す趣旨である。なお、スイッチ素子３４−３はＯＦＦ状態で維持される。ここで、放電抵抗３２−２及び３２−３の直列回路の抵抗値Ｒ２＋Ｒ３は放電抵抗３２−１、３２−２及び３２−３の直列回路の抵抗値Ｒ１＋Ｒ２＋Ｒ３よりも抵抗値が小さいため、同直列回路により放電を継続した場合（破線）よりも放電速度が速くなる。 When the remaining voltage Vr becomes equal to or lower than the first set value V1 (V1 = 700 V in this example) at time t1, the control circuit 40 turns on the switch elements 34-1 and 34-2 to substantially turn on the discharge resistor 32. -2 and 32-3 are connected to the storage element 11 in parallel. Here, “substantially” means that although the discharge resistor 32-1 is physically connected to the power storage element 11, it is short-circuited by the switch element 34-2, and therefore functions as a resistance element. 2 and 32-3. The switch element 34-3 is maintained in the OFF state. Here, since the resistance value R2 + R3 of the series circuit of the discharge resistors 32-2 and 32-3 is smaller than the resistance value R1 + R2 + R3 of the series circuit of the discharge resistors 32-1, 32-2 and 32-3, The discharge rate becomes faster than when the circuit continues to discharge (broken line).

時刻ｔ２において、残電圧Ｖｒが第２の設定値Ｖ２（本例ではＶ２＝４００Ｖ）以下となると、制御回路４０はスイッチ素子３４−１〜３４−３をＯＮして、実質的に放電抵抗３２−３のみを蓄電素子１１に並列接続させる。ここで、放電抵抗３２−３の抵抗値Ｒ３は放電抵抗３２−２及び３２−３の直列回路の抵抗値Ｒ２＋Ｒ３よりも抵抗値が小さいため、同直列回路により放電を継続した場合よりもさらに放電速度が速くなる。 When the remaining voltage Vr becomes equal to or lower than the second set value V2 (in this example, V2 = 400 V) at time t2, the control circuit 40 turns on the switch elements 34-1 to 34-3 to substantially discharge the discharge resistor 32. −3 is connected in parallel to the electricity storage element 11. Here, since the resistance value R3 of the discharge resistor 32-3 is smaller than the resistance value R2 + R3 of the series circuit of the discharge resistors 32-2 and 32-3, the discharge value is further discharged than when the discharge is continued by the series circuit. Increases speed.

時刻ｔ３において、残電圧Ｖｒが安全電圧Ｖ３（例えば、Ｖ３＝５０Ｖ）まで低下すると放電動作が終了する。なお、時刻ｔ３以降は、スイッチ素子３４−１〜３４−３はＯＮ状態に維持されるようにしてもよいし、ＯＦＦ状態とされてもよい。 When the remaining voltage Vr decreases to the safe voltage V3 (for example, V3 = 50V) at time t3, the discharge operation is finished. Note that after time t3, the switch elements 34-1 to 34-3 may be maintained in an ON state or may be in an OFF state.

ここで、蓄電素子１１の容量をＣとして、比較例（破線）の場合と本実施形態（実線）の場合の放電時間を比較する。比較例の場合、放電にかかる時間Ｔ_Ｃ２（＝ｔ０〜ｔ４）は以下の式：
Ｔ_Ｃ２＝（Ｒ１＋Ｒ２＋Ｒ３）×Ｃ×Ｉｎ（Ｖ０／Ｖ３）
＝２．８９×（Ｒ１＋Ｒ２＋Ｒ３）×Ｃ（式３）
で表される。一方、本実施形態の場合、放電に係る時間Ｔ_Ｅ２（＝ｔ０〜ｔ３）は以下の式：
Ｔ_Ｅ２＝（Ｒ１＋Ｒ２＋Ｒ３）×Ｃ×Ｉｎ（Ｖ０／Ｖ１）＋（Ｒ２＋Ｒ３）×Ｃ×Ｉｎ（Ｖ１／Ｖ２）＋Ｒ３×Ｃ×Ｉｎ（Ｖ２／Ｖ３）
＝（３．０５×Ｒ１＋０．９７×Ｒ２＋０．４１×Ｒ３）×Ｃ（式４）
で表される。なお、「ｌｎ」は自然対数を表す。 Here, assuming that the capacity of the storage element 11 is C, the discharge times in the comparative example (broken line) and in the present embodiment (solid line) are compared. In the case of the comparative example, the time T _C2 (= t0 to t4) required for discharge is expressed by the following formula:
T _C2 = (R1 + R2 + R3) × C × In (V0 / V3)
= 2.89 × (R1 + R2 + R3) × C (Formula 3)
It is represented by On the other hand, in the case of the present embodiment, the time T _E2 (= t0 to t3) relating to discharge is expressed by the following formula:
T _E2 = (R1 + R2 + R3) × C × In (V0 / V1) + (R2 + R3) × C × In (V1 / V2) + R3 × C × In (V2 / V3)
= (3.05 × R1 + 0.97 × R2 + 0.41 × R3) × C (Formula 4)
It is represented by “Ln” represents a natural logarithm.

ここで、Ｒ１：Ｒ２：Ｒ３＝１：１：１とする。これは、各放電抵抗３２に印加される電圧を等しくして同じ定格電圧の抵抗素子を用いるためである。このようにＲ１〜Ｒ３が等しい場合、式３より、放電時間Ｔ_Ｃ２＝８．６７×Ｒ１×Ｃとなり、式４より、放電時間Ｔ_Ｅ２＝４．４３×Ｒ１×Ｃとなる。このように、本実施形態における放電時間Ｔ_Ｅ２は比較例における放電時間Ｔ_Ｃ２の半分程度に短縮される。なお、各放電抵抗３２に印加される電圧が各抵抗素子の定格電圧以下となる限り、Ｒ１：Ｒ２：Ｒ３の比は上記に限られない。 Here, R1: R2: R3 = 1: 1: 1. This is because resistance elements having the same rated voltage are used by equalizing the voltage applied to each discharge resistor 32. Thus, when R1 to R3 are equal, the discharge time T _C2 = 8.67 × R1 × C from Equation 3 and the discharge time T _E2 = 4.43 × R1 × C from Equation 4. Thus, the discharge time T _E2 in this embodiment is reduced to about half of the discharge time T _C2 of Comparative Example. Note that the ratio of R1: R2: R3 is not limited to the above as long as the voltage applied to each discharge resistor 32 is equal to or lower than the rated voltage of each resistance element.

上記構成によると、充電設定電圧を放電抵抗数で除算した電圧値に対応する小さな定格電圧の抵抗素子を放電抵抗として使用することができ、放電回路の小型化及び低コスト化が実現される。また、放電抵抗３２−１〜３２−３の各々の消費電力は、１つの放電抵抗３２のみで全放電を行った場合の３分の１程度で済む。従って、各放電抵抗３２として、定格電圧が小さいだけでなく定格電力も小さい小型かつ安価な抵抗素子を採用することができる。また、放電電流経路が分散されるので、各スイッチ素子３４に係るストレスも軽減される。 According to the above configuration, a resistance element having a small rated voltage corresponding to a voltage value obtained by dividing the charge setting voltage by the number of discharge resistors can be used as the discharge resistor, and the discharge circuit can be reduced in size and cost. In addition, the power consumption of each of the discharge resistors 32-1 to 32-3 is about one-third that when the entire discharge is performed with only one discharge resistor 32. Therefore, as each discharge resistor 32, a small and inexpensive resistor element having not only a small rated voltage but also a small rated power can be employed. Further, since the discharge current path is distributed, the stress on each switch element 34 is also reduced.

本実施形態の構成においても、残電圧の放電時に、蓄電素子１１に並列接続される放電抵抗３２−１〜３２−３の合成抵抗値が減少するので、残電圧が低くなると放電速度が加速され、放電時間が大幅に短縮される。そして、放電抵抗３２が順次切り替えられるので各放電抵抗３２に小さい定格電圧の抵抗素子を用いることができ、放電回路３０の小型化及び低コスト化が実現される。また、合成抵抗値の減少が残電圧の減少に追従するので、放電抵抗３２の合成抵抗値の切替えタイミングを最適化して所望の放電時間を実現し、各放電抵抗３２における消費電力を確実に管理することができる。そして、蓄電素子１１の容量や残電圧にばらつきがある場合でも、上記の効果を確実に享受することができる。 Also in the configuration of the present embodiment, when the residual voltage is discharged, the combined resistance value of the discharge resistors 32-1 to 32-3 connected in parallel to the power storage element 11 decreases, so that the discharge speed is accelerated when the residual voltage is lowered. The discharge time is greatly shortened. Since the discharge resistors 32 are sequentially switched, a resistance element having a small rated voltage can be used for each discharge resistor 32, and the discharge circuit 30 can be reduced in size and cost. In addition, since the decrease in the combined resistance value follows the decrease in the residual voltage, the switching timing of the combined resistance value of the discharge resistor 32 is optimized to achieve a desired discharge time, and the power consumption in each discharge resistor 32 is reliably managed. can do. And even when the capacity | capacitance and residual voltage of the electrical storage element 11 have dispersion | variation, said effect can be enjoyed reliably.

以上のように、上記第１及び第２の実施形態によると、蓄電素子１１の残電圧を放電するための放電回路２５０において、残電圧の迅速な放電と放電回路３０の過熱抑制とを両立することを課題とする。また、このような放電回路２５０の搭載により、充放電サイクルの短縮、すなわち点灯サイクルの短縮を可能とした高いメンテナンス性と発熱抑制による小型化及び低コスト化を実現する点灯装置１００が提供される。 As described above, according to the first and second embodiments, in the discharge circuit 250 for discharging the residual voltage of the storage element 11, both rapid discharge of the residual voltage and suppression of overheating of the discharge circuit 30 are achieved. This is the issue. Further, by mounting such a discharge circuit 250, there is provided a lighting device 100 that realizes a reduction in charge and discharge cycles, that is, a reduction in cost and a reduction in cost due to high maintainability capable of shortening a lighting cycle and suppression of heat generation. .

変形例．
上記において本発明の最も好適な実施形態を示したが、本発明は上記構成に限られず、以下に示すように種々の変形が可能である。 Modified example.
Although the most preferred embodiment of the present invention has been described above, the present invention is not limited to the above configuration, and various modifications are possible as described below.

（１）スイッチ素子３４の切替タイミングの変形
上記各実施形態においては、残電圧Ｖｒが所定の設定値以下となったことに応じて各スイッチ素子３４の動作状態が制御される構成を示したが、蓄電素子の容量Ｃのばらつきが小さく残電圧Ｖｃが確定しているような場合は、実験的に求められた固定の設定時間の経過ごとに各スイッチ素子３４の動作状態が制御される構成としてもよい。この場合、電圧検出回路５０は不要である。 (1) Modification of switching timing of switch element 34 In each of the above-described embodiments, the configuration in which the operation state of each switch element 34 is controlled in response to the remaining voltage Vr being equal to or less than a predetermined set value has been described. In the case where the variation in the capacitance C of the storage element is small and the remaining voltage Vc is fixed, the operation state of each switch element 34 is controlled every time a fixed set time obtained experimentally is obtained. Also good. In this case, the voltage detection circuit 50 is unnecessary.

（２）同時接続数の変形
上記各実施形態においては複数のスイッチ素子３４が択一的又は累進的に導通される構成を示したが、複数のスイッチ素子３４が順次重複的に導通されるようにしてもよい。例えば、２つのスイッチ素子３４−（ｋ−１）及び３４−ｋが、ｋ＝２〜ｋ＝ｎまで順次選択的にＯＮ状態とされるようにしてもよい。すなわち、まずスイッチ素子３４−１及び３４−２がＯＮ状態とされ、次にスイッチ素子３４−２及び３４−３、次にスイッチ素子３４−３及び３４−４、・・・最後にスイッチ素子３４−（ｎ−１）及び３４−ｎがＯＮ状態とされるようにしてもよい。 (2) Modification of the number of simultaneous connections In the above-described embodiments, the configuration in which the plurality of switch elements 34 are selectively or progressively connected is shown. However, the plurality of switch elements 34 are sequentially and repeatedly connected. It may be. For example, the two switch elements 34- (k-1) and 34-k may be selectively turned on sequentially from k = 2 to k = n. That is, first, the switch elements 34-1 and 34-2 are turned on, then the switch elements 34-2 and 34-3, then the switch elements 34-3 and 34-4, and finally the switch element 34. -(N-1) and 34-n may be turned on.

（３）報知手段の付加
上記各実施形態において、蓄電素子１１の残電圧Ｖｒが安全電圧Ｖ３以下になったこと（又は安全電圧Ｖ３を未だ超えていること）を示す表示をユーザに報知する報知手段を設けてもよい。例えば、電圧検出回路５０によって検出される残電圧Ｖｒが５０Ｖ以下になった時点で、制御回路４０が中央制御部４００に残電圧放電完了信号を出力し、中央制御部４００が報知手段に報知動作を行わせる構成とすることができる。報知手段は、ＬＥＤ等の発光体による発光、液晶表示等のディスプレイによる表示等による視覚的報知、ブザー音、音声案内等による聴覚的報知、若しくは照射装置の筐体のロック解除（又は施錠）等による動作上の報知、又はこれらの組合せであればよい。 (3) Addition of notification means In each of the embodiments described above, a notification for notifying the user of a display indicating that the remaining voltage Vr of the power storage element 11 has become equal to or less than the safe voltage V3 (or still exceeds the safe voltage V3) Means may be provided. For example, when the residual voltage Vr detected by the voltage detection circuit 50 becomes 50 V or less, the control circuit 40 outputs a residual voltage discharge completion signal to the central control unit 400, and the central control unit 400 notifies the notification means. It can be set as the structure which performs. The notification means includes light emission by a light emitting body such as an LED, visual notification by display on a display such as a liquid crystal display, auditory notification by a buzzer sound, voice guidance, etc., or unlocking (or locking) the casing of the irradiation device, etc. It is only necessary to provide an operational notification according to or a combination thereof.

１１蓄電素子
３０放電切替回路
３２、３２−１、３２−２、３２−３、３２−ｎ放電抵抗
３４、３４−１、３４−２、３４−３、３４−ｎスイッチ素子
４０制御回路
５０電圧検出回路
１００閃光放電ランプ点灯装置（点灯装置）
２００充電回路
２５０放電回路
３００電流制御回路
４００中央制御部
５００閃光放電ランプ（ランプ）

11 Storage element 30 Discharge switching circuit 32, 32-1, 32-2, 32-3, 32-n Discharge resistor 34, 34-1, 34-2, 34-3, 34-n Switch element 40 Control circuit 50 Voltage Detection circuit 100 Flash discharge lamp lighting device (lighting device)
200 charging circuit 250 discharging circuit 300 current control circuit 400 central control unit 500 flash discharge lamp (lamp)

Claims

蓄電素子の残電圧を放電するための放電回路であって、
前記蓄電素子に並列接続される、複数の放電抵抗及び該複数の放電抵抗の接続構成を変更可能な複数のスイッチ素子からなる放電切替回路と、
前記残電圧の放電時に、前記蓄電素子に並列接続される放電抵抗の合成抵抗値を減少させるように前記複数のスイッチ素子の動作状態を制御する制御回路と
を備えた放電回路。 A discharge circuit for discharging the residual voltage of the storage element,
A discharge switching circuit comprising a plurality of discharge resistors connected in parallel to the power storage device and a plurality of switch elements capable of changing a connection configuration of the plurality of discharge resistors;
A discharge circuit comprising: a control circuit that controls an operation state of the plurality of switch elements so as to reduce a combined resistance value of discharge resistors connected in parallel to the power storage element when the residual voltage is discharged;

請求項１に記載の放電回路であって、前記蓄電素子の残電圧を検出する電圧検出回路をさらに備え、
前記制御回路が、前記残電圧の放電時に、前記電圧検出回路によって検出された残電圧の低下に対して、前記蓄電素子に並列接続される放電抵抗の合成抵抗値を段階的に減少させるように前記複数のスイッチ素子の動作状態を制御するように構成された放電回路。 The discharge circuit according to claim 1, further comprising a voltage detection circuit that detects a residual voltage of the storage element,
The control circuit gradually reduces the combined resistance value of the discharge resistors connected in parallel to the power storage elements with respect to the decrease in the residual voltage detected by the voltage detection circuit when the residual voltage is discharged. A discharge circuit configured to control operating states of the plurality of switch elements;

請求項１又は２に記載の放電回路において、前記複数の放電抵抗が抵抗値の大きい順に第１から第ｎの放電抵抗からなり、前記複数のスイッチ素子が第１から第ｎのスイッチ素子からなり、１≦ｋ≦ｎのｋについて、第ｋの放電抵抗と第ｋのスイッチ素子の直列回路が前記蓄電素子に並列接続され、
前記制御回路が、前記残電圧の放電時に、前記第ｋのスイッチ素子をｋ＝１からｋ＝ｎの順に選択的に導通させるように構成された放電回路。 3. The discharge circuit according to claim 1, wherein the plurality of discharge resistors include first to n-th discharge resistors in descending order of resistance values, and the plurality of switch elements include first to n-th switch elements. For k of 1 ≦ k ≦ n, a series circuit of a kth discharge resistor and a kth switch element is connected in parallel to the power storage element,
A discharge circuit configured to selectively conduct the k-th switch element in the order of k = 1 to k = n when discharging the residual voltage;

請求項３に記載の放電回路において、前記第ｋのスイッチ素子の選択的な導通が、前記第ｋのスイッチ素子のｋ＝１からｋ＝ｎまでの択一的な導通により行われるように構成された放電回路。 4. The discharge circuit according to claim 3, wherein the selective conduction of the kth switch element is performed by alternative conduction of the kth switch element from k = 1 to k = n. Discharged circuit.

請求項１又は２に記載の放電回路において、前記複数の放電抵抗が直列接続され、
前記制御回路が、前記残電圧の放電時に、放電経路を形成する放電抵抗の数を減少させるように前記複数のスイッチ素子の動作状態を制御するように構成された放電回路。 The discharge circuit according to claim 1 or 2, wherein the plurality of discharge resistors are connected in series,
A discharge circuit configured to control operation states of the plurality of switch elements so that the control circuit reduces the number of discharge resistors forming a discharge path when the residual voltage is discharged;

請求項１、２又は５に記載の放電回路において、前記複数の放電抵抗が第１から第ｎの放電抵抗からなり、該第１から第ｎの放電抵抗が直列接続され、前記第１の放電抵抗に第１のスイッチ素子が直列接続され、前記第１のスイッチ素子が前記蓄電素子の低電位側端子に接続されるとともに前記第ｎの放電抵抗が前記蓄電素子の高電位側端子に接続されることにより前記第１のスイッチ素子及び前記第１から第ｎの放電抵抗の直列回路が前記蓄電素子に並列接続され、２≦ｋ≦ｎのｋについて、第ｋのスイッチ素子が第ｋ−１の放電抵抗と第ｋの放電抵抗の接続点と、前記低電位側端子との間に接続され、
前記制御回路が、前記残電圧の放電時に、前記第ｋのスイッチ素子をｋ＝１からｋ＝ｎの順に導通させるように構成された放電回路。 6. The discharge circuit according to claim 1, wherein the plurality of discharge resistors include first to n-th discharge resistors, and the first to n-th discharge resistors are connected in series. A first switch element is connected in series to a resistor, the first switch element is connected to a low potential side terminal of the power storage element, and the nth discharge resistor is connected to a high potential side terminal of the power storage element. Thus, the first switch element and the series circuit of the first to nth discharge resistors are connected in parallel to the power storage element, and the kth switch element is k−1 for k of 2 ≦ k ≦ n. Connected between the connection point of the discharge resistance and the kth discharge resistance and the low potential side terminal,
A discharge circuit configured to cause the k-th switch element to conduct in the order of k = 1 to k = n when discharging the residual voltage;

前記蓄電素子を含み、該蓄電素子を充電するための充電回路と、
請求項１から６のいずれか一項に記載の放電回路と、
前記蓄電素子の電圧を電源として閃光放電ランプに供給される電流を制御する電流制御回路と、
前記充電回路、前記電力供給手段及び前記電流制御回路を統括制御する中央制御部と
を備えた閃光放電ランプ点灯装置。

A charging circuit for charging the power storage element, including the power storage element;
The discharge circuit according to any one of claims 1 to 6,
A current control circuit for controlling the current supplied to the flash discharge lamp using the voltage of the storage element as a power source;
A flash discharge lamp lighting device comprising: a central control unit that performs overall control of the charging circuit, the power supply unit, and the current control circuit.