JP2015018911A - Formation method of conductive pattern and circuit board - Google Patents
Formation method of conductive pattern and circuit board Download PDFInfo
- Publication number
- JP2015018911A JP2015018911A JP2013144588A JP2013144588A JP2015018911A JP 2015018911 A JP2015018911 A JP 2015018911A JP 2013144588 A JP2013144588 A JP 2013144588A JP 2013144588 A JP2013144588 A JP 2013144588A JP 2015018911 A JP2015018911 A JP 2015018911A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- layer
- forming
- cured
- paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
本発明は、導電パターンの形成方法、及び回路基板に関し、より詳しくは、フィルム状の薄層基板上に所定パターンの導電層を形成する導電パターンの形成方法、及びこの形成方法を使用して形成された導電パターンを有する回路基板に関する。 The present invention relates to a method for forming a conductive pattern and a circuit board, and more specifically, a method for forming a conductive pattern in which a conductive layer having a predetermined pattern is formed on a film-like thin layer substrate, and a method using this method. The present invention relates to a circuit board having a conductive pattern.
近年、電子デバイスの分野では、Ｓｉ系基板やプリント基板を使用したデバイス依存型技術に代えて、プラスチックフィルム基板に直接電極を形成するプリンテッドエレクトロニクス(以下、「ＰＥ」という。) 技術が注目されている。このＰＥ技術は、導電性ペースト等の機能性材料と印刷技術とを組み合わせることにより、低温プロセスで回路基板を形成することができる。また、印刷工法で電子デバイスを生産することができることから、低コストで柔軟性を有する回路基板の形成が可能である。そして、このＰＥ技術は、大面積で低コストの電子デバイスの実現可能性があることから、情報通信機器、ヘルスケア、セキュリティー領域等の各種分野への応用が期待されている。 In recent years, in the field of electronic devices, printed electronics (hereinafter referred to as “PE”) technology in which electrodes are directly formed on a plastic film substrate has attracted attention in place of device-dependent technology using a Si-based substrate or a printed circuit board. ing. This PE technology can form a circuit board by a low temperature process by combining a printing material with a functional material such as a conductive paste. In addition, since an electronic device can be produced by a printing method, it is possible to form a flexible circuit board at low cost. And since this PE technology has the possibility of realizing a large-area and low-cost electronic device, it is expected to be applied to various fields such as information communication equipment, healthcare, and security fields.
その一方で、近年、電子部品の小型・大容量化等の要請から、電極パターンの微細化・高密度化も進行しており、ファインライン化が求められている。 On the other hand, in recent years, miniaturization and high density of electrode patterns have been advanced due to demands for downsizing and large capacity of electronic components, and fine lines have been demanded.
しかしながら、上記ＰＥ技術では、電極材料としてポリマーを含有したポリマーバインダー系導電性ペーストが使用されており、斯かるポリマーバインダー系導電性ペーストを使用してプラスチックフィルム基板上に印刷処理を施した場合、印刷滲みが生じやすく、ファインライン化が困難であった。 However, in the PE technology, a polymer binder-based conductive paste containing a polymer is used as an electrode material, and when a printing process is performed on a plastic film substrate using such a polymer binder-based conductive paste, Printing blur was likely to occur, making fine line difficult.
すなわち、この種のポリマーバインダー系導電性ペーストは、ポリマー、導電性粉末、及び溶剤等を含有しているが、斯かるポリマーバインダー系導電性ペーストは粘度が低く、特に比抵抗が低いものは低粘度であることが多い。ところが、プラスチックフィルム基板は溶剤の吸収性に劣ることから、ポリマーバインダー系導電性ペーストをプラスチックフィルム基板に塗布して導電層を印刷形成した場合、導電層には印刷による滲み（以下、単に「印刷滲み」という。）が生じ、各導電層の線幅が、設計線幅よりもかなり太くなるおそれがある。このようにポリマーバインダー系導電性ペーストを使用して導電層を形成した場合、超微細な線幅（例えば、１００μｍ以下）を有する導電パターンを形成するのが困難であり、ファインライン化が難しいという欠点があった。 That is, this type of polymer binder-based conductive paste contains a polymer, a conductive powder, a solvent, and the like, but such a polymer binder-based conductive paste has a low viscosity, particularly a low specific resistance. Often viscosity. However, since the plastic film substrate is inferior in solvent absorbability, when a conductive layer is printed by applying a polymer binder-based conductive paste to the plastic film substrate, the conductive layer is printed with bleeding (hereinafter simply referred to as “printing”). ”), And the line width of each conductive layer may be considerably larger than the designed line width. When the conductive layer is formed using the polymer binder-based conductive paste in this way, it is difficult to form a conductive pattern having an ultrafine line width (for example, 100 μm or less), and it is difficult to make a fine line. There were drawbacks.
そこで、たとえば、非特許文献１には、導電層に印刷滲みが生じるのを抑制するようにした高耐熱多孔質フィルムが記載されている。 Thus, for example, Non-Patent Document 1 describes a highly heat-resistant porous film that suppresses the occurrence of printing bleeding in a conductive layer.
この非特許文献１では、プラスチックフィルム基板の表面を多孔質化することにより、プラスチックフィルム基板に形成された孔内を溶剤が抜けやすいようにし、これにより導電層に印刷滲みが生じるのを抑制しようとしている。 In this Non-Patent Document 1, the surface of the plastic film substrate is made porous so that the solvent can easily escape from the holes formed in the plastic film substrate, thereby suppressing the occurrence of printing bleeding in the conductive layer. It is said.
また、非特許文献２には、導電性ペースト中にバインダを含有しないバインダレスのＡｇナノインクが記載されている。 Non-Patent Document 2 describes a binderless Ag nanoink that does not contain a binder in a conductive paste.
このＡｇナノインクは、平均粒径が１０ｎｍ程度の有機Ａｇ化合物の粉末を溶媒に分散させてペースト化したものであり、比抵抗がバインダ系ペーストの約１／１０と低く、膜厚が薄くても十分な導電性を得ることが可能である。したがって、このＡｇナノインクでは、インクの吐出量を低減できるため、導電層に印刷滲みが生じるのを抑制するようにしている。 This Ag nanoink is a paste obtained by dispersing an organic Ag compound powder having an average particle size of about 10 nm in a solvent. The specific resistance is as low as about 1/10 of that of a binder paste, and the film thickness is small. It is possible to obtain sufficient conductivity. Therefore, in this Ag nano ink, the amount of ink discharged can be reduced, so that the occurrence of printing bleeding in the conductive layer is suppressed.
しかしながら、非特許文献１では、プラスチックフィルム基板に形成された孔に溶剤を吸収できることから、ファインライン化は可能になるが、導電層の膜厚が薄く、導電性ペーストは多孔質のプラスチック基板に入り込んで抜け出し易く、このため導電層中に空隙が形成されるおそれがあり、所望の導電パターンを得るのが困難となる。 However, in Non-Patent Document 1, since the solvent can be absorbed into the holes formed in the plastic film substrate, fine lines can be formed. However, the conductive layer is thin and the conductive paste is applied to the porous plastic substrate. It is easy to enter and exit, and there is a risk that voids are formed in the conductive layer, making it difficult to obtain a desired conductive pattern.
また、非特許文献２のようなバインダレスペーストは、プラスチックフィルム基板との密着性に劣ることから、予めアルカリ溶液や紫外線ランプ等を用いた表面処理をプラスチックフィルム基板に施す必要があり、製造工程の煩雑化を招いたり、製造コストのコストアップを招くおそれがある。しかも、非特許文献２のようなバインダレスペーストの場合、所望の比抵抗を得るためには１８０℃以上の高温で乾燥する必要があることから、ポリイミド等の耐熱性を有するプラスチックフィルム基板を使用する必要があり、材料的な制約も生じる。 In addition, since the binderless paste as in Non-Patent Document 2 is inferior in adhesiveness with a plastic film substrate, it is necessary to subject the plastic film substrate to a surface treatment using an alkaline solution or an ultraviolet lamp in advance. May be complicated, and the manufacturing cost may be increased. Moreover, in the case of the binderless paste as in Non-Patent Document 2, since it is necessary to dry at a high temperature of 180 ° C. or higher in order to obtain a desired specific resistance, a plastic film substrate having heat resistance such as polyimide is used. There are also material constraints.
本発明はこのような事情に鑑みなされたものであって、低温プロセスで薄層基板上に印刷処理を行っても導電層の印刷滲みを抑制することができ、これにより導電パターンのファインライン化を可能とする導電パターンの形成方法、及び該導電パターンの形成方法を使用して作製された回路基板を提供することを目的とする。 The present invention has been made in view of such circumstances, and even if a printing process is performed on a thin layer substrate by a low-temperature process, it is possible to suppress the printing bleeding of the conductive layer, thereby forming a fine line of the conductive pattern. It is an object of the present invention to provide a method for forming a conductive pattern that enables the circuit board and a circuit board manufactured using the method for forming a conductive pattern.
本発明者は、上記目的を達成するために鋭意研究を行ったところ、薄層基板の表面に絶縁性ペーストを塗布し、半硬化させて半硬化絶縁層を形成した後、該半硬化絶縁層の表面に溶剤を含有した導電性ペーストを所定パターンとなるように塗布し、その後導電性ペースト及び半硬化絶縁層を完全硬化させることにより、導電層の印刷滲みを抑制することができ、これにより線幅が１００μｍ以下のファインライン化が可能な導電パターンを形成することができるという知見を得た。 The present inventor conducted intensive research to achieve the above object, and after applying an insulating paste to the surface of the thin substrate and semi-curing to form a semi-cured insulating layer, the semi-cured insulating layer By applying a conductive paste containing a solvent to the surface of the substrate in a predetermined pattern and then completely curing the conductive paste and the semi-cured insulating layer, printing blur of the conductive layer can be suppressed. It was found that a conductive pattern capable of forming a fine line having a line width of 100 μm or less can be formed.
本発明はこのような知見に基づきなされたものであって、本発明に係る導電パターンの形成方法は、フィルム状の薄層基板上に所定パタ−ンの導電層を形成する導電パターンの形成方法であって、前記薄層基板の表面に絶縁性ペーストを塗布し、該絶縁性ペーストを半硬化させて半硬化絶縁層を形成し、該半硬化絶縁層の表面に溶剤を含有した導電性ペーストを所定パターンとなるように塗布して未硬化導電層を形成し、その後、前記未硬化導電層及び前記半硬化絶縁層を完全硬化させ、硬化絶縁層の表面に前記所定パターンの導電層を形成することを特徴としている。 The present invention has been made on the basis of such knowledge, and the conductive pattern forming method according to the present invention is a conductive pattern forming method in which a conductive layer having a predetermined pattern is formed on a film-like thin layer substrate. A conductive paste containing a solvent on the surface of the semi-cured insulating layer, wherein an insulating paste is applied to the surface of the thin-layer substrate, and the semi-cured insulating layer is formed by semi-curing the insulating paste. Is applied to form a predetermined pattern to form an uncured conductive layer, and then the uncured conductive layer and the semi-cured insulating layer are completely cured to form the conductive layer having the predetermined pattern on the surface of the cured insulating layer. It is characterized by doing.
また、本発明の導電パターンの形成方法は、前記半硬化絶縁層は、前記絶縁性ペーストが塗布されて未硬化絶縁層が形成された前記薄層基板を、加熱板上で加熱して形成するのが好ましい。 Further, in the method for forming a conductive pattern of the present invention, the semi-cured insulating layer is formed by heating the thin-layer substrate on which the insulating paste is applied and the uncured insulating layer is formed on a heating plate. Is preferred.
これにより薄層基板を底部から加熱することができ、半硬化絶縁層を容易に形成することができる。 Thereby, a thin layer board | substrate can be heated from a bottom part and a semi-hardened insulating layer can be formed easily.
また、本発明の導電パターンの形成方法は、前記薄層基板が、プラスチック材料で形成されているのが好ましい。 In the method for forming a conductive pattern of the present invention, it is preferable that the thin layer substrate is formed of a plastic material.
また、本発明の導電パターンの形成方法は、前記絶縁性ペーストが、熱硬化性の樹脂材料を含有しているのが好ましい。 In the conductive pattern forming method of the present invention, it is preferable that the insulating paste contains a thermosetting resin material.
さらに、本発明の導電パターンの形成方法は、前記絶縁性ペーストが、粘度が１０〜１００Ｐａ・ｓであるのが好ましい。 Furthermore, in the method for forming a conductive pattern of the present invention, the insulating paste preferably has a viscosity of 10 to 100 Pa · s.
また、本発明の導電パターンの形成方法は、前記導電性ペーストが、熱硬化性の樹脂材料を含有しているのが好ましい。 In the method for forming a conductive pattern of the present invention, it is preferable that the conductive paste contains a thermosetting resin material.
また、本発明の導電パターンの形成方法は、前記導電性ペーストは、粘度が１〜２００Ｐａ・ｓであるのが好ましい。 In the conductive pattern forming method of the present invention, the conductive paste preferably has a viscosity of 1 to 200 Pa · s.
また、本発明に係る回路基板は、上記いずれかに記載の形成方法で製造された導電パターンを焼成し、フィルム状の薄層基板上に電極を形成することを特徴としている。 The circuit board according to the present invention is characterized in that an electrode is formed on a film-like thin layer substrate by firing a conductive pattern produced by any of the above-described forming methods.
本発明の導電パターンの形成方法によれば、フィルム状の薄層基板上に所定パタ−ンの導電層を形成する導電パターンの形成方法であって、前記薄層基板の表面に絶縁性ペーストを塗布し、該絶縁性ペーストを半硬化させて半硬化絶縁層を形成し、該半硬化絶縁層の表面に溶剤を含有した導電性ペーストを所定パターンとなるように塗布して未硬化導電層を形成し、その後、前記未硬化導電層及び前記半硬化絶縁層を完全硬化させ、硬化絶縁層の表面に前記所定パターンの導電層を形成するので、導電性ペースト中の溶剤が半硬化絶縁層に吸収されることから、溶剤の濡れ拡がりによる導電層の印刷滲みを抑制することが可能となり、線幅が１００μｍ以下にファインライン化された所望の導電パターンを形成することができる。 According to the method for forming a conductive pattern of the present invention, there is provided a method for forming a conductive pattern having a predetermined pattern on a film-like thin layer substrate, wherein an insulating paste is applied to the surface of the thin layer substrate. The insulating paste is semi-cured to form a semi-cured insulating layer, and a conductive paste containing a solvent is applied to the surface of the semi-cured insulating layer in a predetermined pattern to form an uncured conductive layer. After that, the uncured conductive layer and the semi-cured insulating layer are completely cured, and the conductive layer having the predetermined pattern is formed on the surface of the cured insulating layer, so that the solvent in the conductive paste becomes the semi-cured insulating layer. Since it is absorbed, it becomes possible to suppress printing bleeding of the conductive layer due to the wetting and spreading of the solvent, and it is possible to form a desired conductive pattern in which the line width is made fine line to 100 μm or less.
また、本発明の回路基板によれば、上記形成方法で製造された導電パターンを焼成し、フィルム状の薄層基板上に電極を形成するので、ＰＥ技術を使用して線幅が１００μｍ以下にファインライン化された電極を形成することが可能となり、低コストで柔軟性を有する各種回路形成を得ることが可能となる。 In addition, according to the circuit board of the present invention, the conductive pattern manufactured by the above forming method is baked to form an electrode on the film-like thin layer substrate, so that the line width is reduced to 100 μm or less using PE technology. Fine-lined electrodes can be formed, and various circuit formations having flexibility at low cost can be obtained.
次に、本発明の実施の形態を詳説する。 Next, an embodiment of the present invention will be described in detail.
本発明に係る導電パターンの形成方法は、フィルム状の薄層基板の表面に絶縁性ペーストを塗布し、該絶縁性ペーストを半硬化させて半硬化絶縁層を形成し、該半硬化絶縁層の表面に溶剤を含有した導電性ペーストを所定パターンとなるように塗布して未硬化導電層を形成し、その後、前記未硬化導電層及び前記半硬化絶縁層を完全硬化させ、硬化絶縁層の表面に前記所定パターンの導電層を形成している。 In the method for forming a conductive pattern according to the present invention, an insulating paste is applied to the surface of a film-like thin layer substrate, and the insulating paste is semi-cured to form a semi-cured insulating layer. A conductive paste containing a solvent is applied to the surface so as to form a predetermined pattern to form an uncured conductive layer, and then the uncured conductive layer and the semi-cured insulating layer are completely cured to form a surface of the cured insulating layer. The conductive layer having the predetermined pattern is formed on the substrate.
これにより、導電性ペースト中の溶剤が半硬化絶縁層に吸収されることから、溶剤の濡れ拡がりによる導電層の印刷滲みを抑制することが可能となり、線幅が１００μｍ以下にファインライン化された所望の導電パターンを形成することができる。 As a result, since the solvent in the conductive paste is absorbed by the semi-cured insulating layer, it is possible to suppress printing bleeding of the conductive layer due to the wetting and spreading of the solvent, and the line width is reduced to 100 μm or less. A desired conductive pattern can be formed.
以下、上記導電パターンの形成方法を詳述する。 Hereinafter, the formation method of the said conductive pattern is explained in full detail.
まず、絶縁性ペースト及び導電性ペーストを作製する。 First, an insulating paste and a conductive paste are produced.
すなわち、熱硬化樹脂材料を用意する。次いで、有機材料、有機バインダ、及び分散剤や可塑剤等の添加剤を適量秤量し、熱硬化樹脂材料と共に混練し、ペースト化して絶縁性ペーストを作製する。ここで、絶縁性ペーストの粘度は特に限定されるものではないが、１０〜１００Ｐａ・ｓが好ましく、斯かる粘度となるようにペースト化し、絶縁性ペーストを作製するのが好ましい。 That is, a thermosetting resin material is prepared. Next, an organic material, an organic binder, and additives such as a dispersant and a plasticizer are weighed in an appropriate amount, kneaded with a thermosetting resin material, and made into a paste to produce an insulating paste. Here, the viscosity of the insulating paste is not particularly limited, but is preferably 10 to 100 Pa · s, and it is preferable that the insulating paste is prepared by making a paste so as to have such a viscosity.
次に、ＡｇやＣｕ等の導電性粉末を用意する。次いで、有機材料、有機バインダ、及び分散剤や可塑剤等の添加剤を適量秤量し、導電性粉末や熱硬化樹脂材料と共に混練し、ペースト化して導電性ペーストを作製する。ここで、導電性ペーストの粘度は特に限定されるものではないが、１〜２００Ｐａ・ｓが好ましく、斯かる粘度となるようにペースト化し、導電性ペーストを作製するのが好ましい。 Next, conductive powder such as Ag or Cu is prepared. Next, an organic material, an organic binder, and additives such as a dispersant and a plasticizer are weighed in an appropriate amount, kneaded together with the conductive powder and the thermosetting resin material, and made into a paste to produce a conductive paste. Here, the viscosity of the conductive paste is not particularly limited, but is preferably 1 to 200 Pa · s, and it is preferable that the conductive paste is prepared by making a paste so as to have such a viscosity.
そして、この絶縁性ペースト及び導電性ペーストを使用して所定パターンの導電層、すなわち導電パターンを形成する。 Then, a conductive layer having a predetermined pattern, that is, a conductive pattern is formed using the insulating paste and the conductive paste.
図１は、上記導電パターンの形成方法の一実施の形態を示す製造工程図である。 FIG. 1 is a manufacturing process diagram showing an embodiment of a method for forming the conductive pattern.
まず、図１（ａ）に示すように、フィルム状の薄層基板１を用意する。ここで、薄層基板１としては、特に限定されるものではないが、通常はプラスチック材料が使用される。 First, as shown in FIG. 1A, a film-like thin layer substrate 1 is prepared. Here, the thin-layer substrate 1 is not particularly limited, but usually a plastic material is used.
次に、薄層基板１の表面に上記絶縁性ペーストを塗布し、図１（ｂ）に示すように、薄層基板１上に未硬化絶縁層２を形成する。 Next, the insulating paste is applied to the surface of the thin substrate 1, and an uncured insulating layer 2 is formed on the thin substrate 1, as shown in FIG.
次に、この薄層基板１をホットプレート等のヒータが内蔵された加熱板に載置し、薄層基板１の底面から未硬化絶縁層２側に熱が伝達されるように、薄層基板１を所定温度（例えば、１２０℃）で所定時間（例えば、２分）加熱し、これにより未硬化絶縁層２を半硬化状態とし、図１（ｃ）に示すように、半硬化絶縁層３を形成する。 Next, this thin layer substrate 1 is placed on a heating plate with a built-in heater such as a hot plate, and the thin layer substrate 1 is such that heat is transferred from the bottom surface of the thin layer substrate 1 to the uncured insulating layer 2 side. 1 is heated at a predetermined temperature (for example, 120 ° C.) for a predetermined time (for example, 2 minutes), whereby the uncured insulating layer 2 is brought into a semi-cured state, and as shown in FIG. Form.
次に、表面に半硬化絶縁層３が形成された薄層基板１に導電性ペーストを塗布し、図１（ｄ）に示すように、所定パターンの未硬化導電層４を形成する。 Next, a conductive paste is applied to the thin-layer substrate 1 having the semi-cured insulating layer 3 formed on the surface, thereby forming an uncured conductive layer 4 having a predetermined pattern as shown in FIG.
次に、未硬化導電層４の形成された薄層基板１を焼成炉に入れ、所定温度（例えば、１４０℃）で所定時間（例えば、２分）加熱して焼成し、これにより半硬化絶縁層３及び未硬化導電膜４を完全硬化させ、図１（ｅ）に示すように、薄層基板１上に硬化絶縁層５及び硬化導電層（導電層）６を形成し、これにより所望の導電パターンを形成することができる。 Next, the thin-layer substrate 1 on which the uncured conductive layer 4 is formed is placed in a firing furnace, and is fired at a predetermined temperature (for example, 140 ° C.) for a predetermined time (for example, 2 minutes). The layer 3 and the uncured conductive film 4 are completely cured, and a cured insulating layer 5 and a cured conductive layer (conductive layer) 6 are formed on the thin substrate 1 as shown in FIG. A conductive pattern can be formed.
このように本実施の形態では、フィルム状の薄層基板１の表面に絶縁性ペーストを塗布し、該絶縁性ペーストを半硬化させて半硬化絶縁層３を形成し、該半硬化絶縁層３の表面に溶剤を含有した導電性ペーストを所定パターンとなるように塗布して未硬化導電層４を形成し、その後、未硬化導電層４及び半硬化絶縁層３を完全硬化させ、硬化絶縁層３の表面に前記所定パターンの硬化導電層６を形成するので、導電性ペースト中の溶剤が半硬化絶縁層３に吸収されることから、溶剤の濡れ拡がりによる硬化導電層６の印刷滲みを抑制することが可能となり、線幅が１００μｍ以下にファインライン化された所望の導電パターンを形成することができる。 As described above, in the present embodiment, the insulating paste is applied to the surface of the film-like thin layer substrate 1, and the insulating paste is semi-cured to form the semi-cured insulating layer 3, and the semi-cured insulating layer 3 A conductive paste containing a solvent is applied to the surface of the substrate to form a predetermined pattern to form an uncured conductive layer 4, and then the uncured conductive layer 4 and the semi-cured insulating layer 3 are completely cured to form a cured insulating layer. Since the cured conductive layer 6 having the predetermined pattern is formed on the surface of 3, the solvent in the conductive paste is absorbed by the semi-cured insulating layer 3, thereby suppressing printing bleeding of the cured conductive layer 6 due to solvent wetting and spreading. This makes it possible to form a desired conductive pattern with a line width of 100 μm or less.
そして、上記導電パターンの形成方法を使用して製造された回路基板は、ＰＥ技術を使用して線幅が１００μｍ以下にファインライン化された電極を形成することができることから、低コストで柔軟性を有する各種回路形成を得ることが可能となる。 A circuit board manufactured using the above-described method for forming a conductive pattern can form a fine lined electrode with a line width of 100 μm or less using PE technology, and is flexible at low cost. Various circuit formations having the following can be obtained.
尚、本発明は上記実施の形態に限定されるものではなく、要旨を逸脱しない範囲で変形可能である。例えば、上記実施の形態では、薄層基板１を加熱板上で加熱し薄層基板１上に半硬化絶縁層３を形成しているが、半硬化絶縁層３が形成されるのであれば、製法は特に限定されるものではない。 In addition, this invention is not limited to the said embodiment, It can deform | transform in the range which does not deviate from a summary. For example, in the above embodiment, the thin substrate 1 is heated on a heating plate to form the semi-cured insulating layer 3 on the thin substrate 1, but if the semi-cured insulating layer 3 is formed, The production method is not particularly limited.
次に、本発明の実施例を具体的に説明する。 Next, examples of the present invention will be specifically described.
〔実施例試料の作製〕
絶縁体ペーストとして米デュポン社製、ポリマーペースト５０３６（粘度：３０Ｐａ・ｓ）を用意し、導電性ペーストとして同社製アクリルバインダ系銀ペースト５０６４（粘度：７．６Ｐａ・ｓ）を用意した。
[Preparation of Example Sample]
A polymer paste 5036 (viscosity: 30 Pa · s) manufactured by DuPont USA was prepared as an insulator paste, and an acrylic binder silver paste 5064 (viscosity: 7.6 Pa · s) manufactured by the same company was prepared as a conductive paste.
また、薄層基板として厚みが５０μｍの液晶ポリマーフィルム基板（クラレ社製、ベクスター）を用意し、さらに、内寸が縦：２８０ｍｍ、横：２００ｍｍ、目開きが４００メッシュ、線径が２０μｍ、乳剤の厚みが１０μｍの印刷版を用意した。 In addition, a liquid crystal polymer film substrate (Kuraray Co., Ltd., Bexter) having a thickness of 50 μm is prepared as a thin layer substrate. Further, the inner dimensions are vertical: 280 mm, horizontal: 200 mm, opening is 400 mesh, wire diameter is 20 μm, emulsion A printing plate having a thickness of 10 μm was prepared.
そして、縦：１ｃｍ、横：２ｃｍのパターンとなるように、下記印刷条件（１）で薄層基板上に絶縁性ペーストをスクリーン印刷し、未硬化絶縁層を形成した。 Then, an insulating paste was screen-printed on the thin layer substrate under the following printing condition (1) so as to form a pattern of 1 cm in length and 2 cm in width, thereby forming an uncured insulating layer.
〔印刷条件（１）〕
スキージの種類：マイクロスキージ（ゴムのショア硬さ（ＨＳ）：７０度）
スキージ幅：１６０ｍｍ
スキージ圧：３００Ｎ
スキージ速度：１００ｍｍ／ｓ
スキージのアタック角度：６０°
クリアランス：１．５ｍｍ
次に、未硬化絶縁層が形成された薄層基板をホットプレート上に載置し、１２０℃の乾燥温度で２分間、乾燥し、これにより薄層基板を底面側から乾燥させて半硬化絶縁層を形成した。
[Printing conditions (1)]
Squeegee Type: Micro Squeegee (Rubber Shore Hardness (HS): 70 degrees)
Squeegee width: 160mm
Squeegee pressure: 300N
Squeegee speed: 100 mm / s
Squeegee attack angle: 60 °
Clearance: 1.5mm
Next, the thin layer substrate on which the uncured insulating layer is formed is placed on a hot plate and dried at a drying temperature of 120 ° C. for 2 minutes, whereby the thin layer substrate is dried from the bottom surface side to be semi-cured and insulated. A layer was formed.
次に、再び、上記印刷版を使用し、表１に示すように設計線幅Ｌが３０〜２００μｍの範囲で電極線（導電層）が１本単独、及び電極線の設計線幅Ｌと幅間隔Ｓとの比Ｌ／Ｓが１／２、及び１／１となるように、上記導電性ペーストを印刷条件（２）でスクリーン印刷し、未硬化導電層を形成した。 Next, again using the above printing plate, as shown in Table 1, the design line width L is in the range of 30 to 200 μm, and there is only one electrode line (conductive layer), and the design line width L and width of the electrode line. The conductive paste was screen-printed under the printing condition (2) so that the ratio L / S to the spacing S was 1/2 and 1/1, thereby forming an uncured conductive layer.
〔印刷条件（２）〕
スキージの種類：マイクロスキージ（ゴムのショア硬さ（ＨＳ）：７０度）
スキージ幅：１６０ｍｍ
スキージ圧：３００Ｎ
スキージ速度：２００ｍｍ／ｓ
スキージのアタック角度：７０°
クリアランス：１．５ｍｍ
次に、未硬化導電層が形成された薄層基板を循環式オーブンに入れ、１４０℃の乾燥温度で２分間、乾燥し、これにより半硬化絶縁層及び未硬化導電層を完全硬化させ、硬化絶縁層及び電極線を形成した。
[Printing conditions (2)]
Squeegee Type: Micro Squeegee (Rubber Shore Hardness (HS): 70 degrees)
Squeegee width: 160mm
Squeegee pressure: 300N
Squeegee speed: 200mm / s
Squeegee attack angle: 70 °
Clearance: 1.5mm
Next, the thin-layer substrate on which the uncured conductive layer is formed is placed in a circulation oven and dried at a drying temperature of 140 ° C. for 2 minutes, whereby the semi-cured insulating layer and the uncured conductive layer are completely cured and cured. An insulating layer and electrode wires were formed.
〔比較例試料の作製〕
上述した印刷条件（２）と同様の印刷条件で薄層基板上に上記導電性ペーストを直接スクリーン印刷した以外は、実施例試料と同様の方法・手順で比較例試料を作製した。
[Production of Comparative Sample]
A comparative example sample was produced by the same method and procedure as the example sample except that the conductive paste was directly screen-printed on the thin layer substrate under the same printing condition as the printing condition (2) described above.
〔試料の評価〕
実施例及び比較例の各試料について、寸法測長機（ミツトヨ社製、ＱＶＣ−２０）を使用し、乾燥後の電極線の線幅を実測した。また、電極線の実測線幅から印刷版の図形の実測線幅を減算し、スクリーン印刷による印刷滲みの滲み量を求めた。
(Sample evaluation)
About each sample of an Example and a comparative example, the line width of the electrode wire after drying was measured using the dimension measuring machine (the Mitutoyo company make, QVC-20). In addition, the actual line width of the figure on the printing plate was subtracted from the actual line width of the electrode lines, and the amount of blur of the print blur due to screen printing was obtained.
表１は実施例試料の測定結果を示し、表２は比較例試料の測定結果を示している。 Table 1 shows the measurement results of the example samples, and Table 2 shows the measurement results of the comparative example samples.
また、図２は設計線幅が３０μｍのときのＳＥＭ画像を示し、（ａ）〜（ｃ）が本発明実施例、（ａ′）〜（ｃ′）が比較例試料である。 FIG. 2 shows SEM images when the design line width is 30 μm. (A) to (c) are examples of the present invention, and (a ′) to (c ′) are samples of comparative examples.
同様に、図３〜図６は、設計線幅がそれぞれ５０μｍ、７５μｍ、１００μｍ、及び２００μｍのときのＳＥＭ画像を示し、いずれも（ａ）〜（ｃ）が本発明実施例、（ａ′）〜（ｃ′）が比較例試料である。 Similarly, FIGS. 3 to 6 show SEM images when the design line widths are 50 μm, 75 μm, 100 μm, and 200 μm, respectively, and (a) to (c) are examples of the present invention, and (a ′). -(C ') is a comparative sample.
比較例試料では、電極線が１本単独の場合は、表２及び図２（ａ′）〜図６（ａ′）から明らかなように、設計線幅Ｌが３０μｍ及び５０μｍでは印刷かすれが生じ、所望の電極線を得ることができなかった。また、設計線幅Ｌ：７５μｍ、１００μｍ、及び２００μｍでは、実測線幅Ｄがそれぞれ１１９μｍ、１４４μｍ、及び２３５μｍと太くなり、滲み量もそれぞれ５４μｍ、５４μｍ、及び４４μｍと大きくなった。 In the comparative sample, when one electrode wire is used alone, as shown in Table 2 and FIGS. 2 (a ′) to 6 (a ′), printing blur occurs when the design line width L is 30 μm and 50 μm. The desired electrode wire could not be obtained. Further, in the design line width L: 75 μm, 100 μm, and 200 μm, the actually measured line width D increased to 119 μm, 144 μm, and 235 μm, respectively, and the amount of bleeding increased to 54 μm, 54 μm, and 44 μm, respectively.
また、Ｌ／Ｓが１／２の場合は、表２及び図２（ｂ′）〜図６（ｂ′）から明らかなように、設計線幅Ｌが３０μｍでは短絡状態となり、また、設計線幅Ｌが５０μｍ、７５μｍ、１００μｍ、及び２００μｍでは、実測線幅Ｄがそれぞれ１０７μｍ、１４２μｍ、１７３μｍ、及び２６３μｍと太くなり、滲み量もそれぞれ６６μｍ、７６μｍ、８２μｍ、及び７２μｍと大きくなった。 When L / S is ½, as is apparent from Table 2 and FIGS. 2 (b ′) to 6 (b ′), a short circuit occurs when the design line width L is 30 μm. When the width L was 50 μm, 75 μm, 100 μm, and 200 μm, the actually measured line width D was increased to 107 μm, 142 μm, 173 μm, and 263 μm, respectively, and the amount of bleeding was increased to 66 μm, 76 μm, 82 μm, and 72 μm, respectively.
さらに、Ｌ／Ｓが１／１の場合、表２及び図２（ｃ′）〜図６（ｃ′）から明らかなように、設計線幅Ｌ：３０〜１００μｍでは電極線同士が接触して短絡状態となり、また、設計線幅Ｌ：２００μｍでは実測線幅Ｄが３１８μｍと太くなり、滲み量も１２７μｍと大きくなった。 Further, when L / S is 1/1, as is apparent from Table 2 and FIGS. 2 (c ′) to 6 (c ′), the electrode lines are in contact with each other at a design line width L of 30 to 100 μm. When the design line width L was 200 μm, the measured line width D was as thick as 318 μm, and the amount of bleeding was as large as 127 μm.
これに対し実施例試料では、電極線が１本単独の場合、表１及び図２（ａ）〜図６（ａ）から明らかなように、設計線幅Ｌが３０μｍでこそ印刷かすれが認められたものの、設計線幅Ｌが５０μｍ、７５μｍ、１００μｍ、及び２００μｍでは、実測線幅Ｄがそれぞれ６９μｍ、９０μｍ、１１２μｍ、２００μｍとなり、比較例試料（図２（ａ′）〜図６（ａ′））に比べて設計線幅Ｌとの誤差が抑制され、滲み量もそれぞれ２６μｍ、２４μｍ、１９μｍ、及び７μｍに抑制されることが分かった。 On the other hand, in the example sample, when only one electrode wire is used, as is apparent from Table 1 and FIGS. 2 (a) to 6 (a), faint printing is recognized only when the design line width L is 30 μm. However, when the design line width L is 50 μm, 75 μm, 100 μm, and 200 μm, the measured line widths D are 69 μm, 90 μm, 112 μm, and 200 μm, respectively, and comparative example samples (FIG. 2 (a ′) to FIG. 6 (a ′)). ) And the design line width L are suppressed, and the amount of bleeding is also suppressed to 26 μm, 24 μm, 19 μm, and 7 μm, respectively.
また、Ｌ／Ｓが１／２の場合、表１及び図２（ｂ）〜図６（ｂ）から明らかなように、設計線幅Ｌが３０μｍで実測線幅を５０μｍにすることができ、滲み量も２５μｍに抑制できることが分かった。また、設計線幅Ｌが５０μｍ、７５μｍ、１００μｍ、及び２００μｍでも、実測線幅Ｄがそれぞれ７７μｍ、９９μｍ、１１７μｍ、及び２０７μｍとなり、比較例試料（図２（ｂ′）〜図６（ｂ′））に比べて設計線幅Ｌとの誤差が抑制され、滲み量もそれぞれ３４μｍ、３１μｍ、２４μｍ、及び１４μｍに抑制されることが分かった。 In addition, when L / S is 1/2, as is clear from Table 1 and FIGS. 2B to 6B, the design line width L can be 30 μm and the actually measured line width can be 50 μm. It was found that the amount of bleeding could be suppressed to 25 μm. In addition, even when the design line width L is 50 μm, 75 μm, 100 μm, and 200 μm, the measured line widths D are 77 μm, 99 μm, 117 μm, and 207 μm, respectively, and comparative example samples (FIG. 2 (b ′) to FIG. 6 (b ′)). ) And the design line width L are suppressed, and the amount of bleeding is also suppressed to 34 μm, 31 μm, 24 μm, and 14 μm, respectively.
さらに、Ｌ／Ｓが１／１の場合、表１及び図２（ｃ）〜図６（ｃ）から明らかなように、設計線幅Ｌが３０μｍ及び５０μｍでは短絡状態となったが、設計線幅Ｌが７５μｍ、１００μｍ及び２００μｍでは、実測線幅Ｄがそれぞれ１００μｍ、１１７μｍ、及び２０５μｍとなり、比較例試料（図２（ｃ）〜図６（ｃ））に比べて設計線幅Ｌとの誤差が抑制され、滲み量もそれぞれ３２μｍ、２５μｍ、及び１３μｍに抑制されることが分かった。 Further, when L / S is 1/1, as is clear from Table 1 and FIGS. 2 (c) to 6 (c), the design line width L is 30 μm and 50 μm. When the width L is 75 μm, 100 μm, and 200 μm, the measured line width D is 100 μm, 117 μm, and 205 μm, respectively, which is an error from the design line width L as compared with the comparative sample (FIGS. 2C to 6C). It was found that the amount of bleeding was suppressed to 32 μm, 25 μm, and 13 μm, respectively.
低温プロセスで薄層基板上に印刷処理を行っても導電層の印刷滲みを抑制し、ＰＥ技術を使用しても導電パターンのファインライン化が可能な導電パターンの形成方法、及び該導電パターンの形成方法を使用して作製された回路基板を実現する。 A method for forming a conductive pattern capable of suppressing printing bleeding of a conductive layer even if printing processing is performed on a thin layer substrate by a low-temperature process, and making the conductive pattern fine line even using PE technology, and the conductive pattern A circuit board fabricated using the forming method is realized.
１ 薄層基板
２ 未硬化絶縁層
３ 半硬化絶縁層
４ 未硬化導電層
５ 硬化絶縁層
６ 硬化導電層（導電層）
DESCRIPTION OF SYMBOLS 1 Thin layer board | substrate 2 Uncured insulating layer 3 Semi-cured insulating layer 4 Uncured conductive layer 5 Cured insulating layer 6 Cured conductive layer (conductive layer)
Claims (8)
前記薄層基板の表面に絶縁性ペーストを塗布し、該絶縁性ペーストを半硬化させて半硬化絶縁層を形成し、該半硬化絶縁層の表面に溶剤を含有した導電性ペーストを所定パターンとなるように塗布して未硬化導電層を形成し、その後、前記未硬化導電層及び前記半硬化絶縁層を完全硬化させ、硬化絶縁層の表面に前記所定パターンの導電層を形成することを特徴とする導電パターンの形成方法。 A conductive pattern forming method for forming a conductive layer having a predetermined pattern on a film-like thin layer substrate,
An insulating paste is applied to the surface of the thin substrate, the insulating paste is semi-cured to form a semi-cured insulating layer, and a conductive paste containing a solvent is formed on the surface of the semi-cured insulating layer with a predetermined pattern. The uncured conductive layer is applied to form an uncured conductive layer, and then the uncured conductive layer and the semi-cured insulating layer are completely cured to form the conductive layer having the predetermined pattern on the surface of the cured insulating layer. A method for forming a conductive pattern.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013144588A JP2015018911A (en) | 2013-07-10 | 2013-07-10 | Formation method of conductive pattern and circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013144588A JP2015018911A (en) | 2013-07-10 | 2013-07-10 | Formation method of conductive pattern and circuit board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015018911A true JP2015018911A (en) | 2015-01-29 |
Family
ID=52439669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013144588A Pending JP2015018911A (en) | 2013-07-10 | 2013-07-10 | Formation method of conductive pattern and circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2015018911A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113285012A (en) * | 2020-02-20 | 2021-08-20 | 丰田自动车株式会社 | Actuator and method for manufacturing actuator |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10163361A (en) * | 1996-11-27 | 1998-06-19 | Kyocera Corp | Manufacture of wiring board |
| JP2003258420A (en) * | 2002-02-27 | 2003-09-12 | Toppan Forms Co Ltd | Conductive ink receptive layer forming ink and sheet equipped with conductive circuit using the same |
| JP2006026522A (en) * | 2004-07-15 | 2006-02-02 | Seiko Epson Corp | Forming method of thin film pattern, device and its production method |
| JP2007158352A (en) * | 2005-12-07 | 2007-06-21 | Samsung Electro Mech Co Ltd | Method of manufacturing wiring board, and wiring board |
| JP2010165997A (en) * | 2009-01-19 | 2010-07-29 | Mitsubishi Paper Mills Ltd | Base material for forming conductive pattern, and conductive member |
-
2013
- 2013-07-10 JP JP2013144588A patent/JP2015018911A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10163361A (en) * | 1996-11-27 | 1998-06-19 | Kyocera Corp | Manufacture of wiring board |
| JP2003258420A (en) * | 2002-02-27 | 2003-09-12 | Toppan Forms Co Ltd | Conductive ink receptive layer forming ink and sheet equipped with conductive circuit using the same |
| JP2006026522A (en) * | 2004-07-15 | 2006-02-02 | Seiko Epson Corp | Forming method of thin film pattern, device and its production method |
| JP2007158352A (en) * | 2005-12-07 | 2007-06-21 | Samsung Electro Mech Co Ltd | Method of manufacturing wiring board, and wiring board |
| JP2010165997A (en) * | 2009-01-19 | 2010-07-29 | Mitsubishi Paper Mills Ltd | Base material for forming conductive pattern, and conductive member |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113285012A (en) * | 2020-02-20 | 2021-08-20 | 丰田自动车株式会社 | Actuator and method for manufacturing actuator |
| US11581823B2 (en) * | 2020-02-20 | 2023-02-14 | Toyota Jidosha Kabushiki Kaisha | Actuator and actuator manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Arrese et al. | Flexible hybrid circuit fully inkjet-printed: Surface mount devices assembled by silver nanoparticles-based inkjet ink | |
| Phung et al. | IoT device fabrication using roll-to-roll printing process | |
| CN105309052B (en) | The manufacturing method of flexible printed circuit board and the flexible printed circuit board being produced from it | |
| US9661756B1 (en) | Nano-copper pillar interconnects and methods thereof | |
| KR20240005153A (en) | Printable molecular ink | |
| Kim et al. | Electrochemical migration behavior of silver nanopaste screen-printed for flexible and printable electronics | |
| TWI609381B (en) | Method of fabricating high-conductivity thick-film copper paste coated with nano-silver for being sintered in the air | |
| Scenev et al. | Low‐temperature processible highly conducting pastes for printed electronics applications | |
| CN104349585B (en) | Circuit board and preparation method thereof | |
| JP2015018911A (en) | Formation method of conductive pattern and circuit board | |
| Ji et al. | Laser patterning of highly conductive flexible circuits | |
| TWI531286B (en) | Multilayer circuit board and method for manufacturing same | |
| JPWO2015037394A1 (en) | Method for forming external electrode of electronic component | |
| JP2016162935A (en) | Method of manufacturing wiring board and wiring board | |
| WO2022227839A1 (en) | Electronic device and manufacturing method therefor | |
| JP2013008724A (en) | High dielectric insulating heat dissipation sheet and method for producing the same | |
| JP2011096754A (en) | Support film, method of manufacturing wiring substrate using the same, and wiring substrate | |
| KR102044497B1 (en) | Method for manufacturing flexible printed circuit board, and flexible printed circuit board manufactured by the method | |
| KR101404681B1 (en) | Flexible PCB manufacturing method using high temperature heat treatment and the Flexible PCB thereof | |
| Ghalamboran et al. | Pattern-dependent resistivity variations in inkjet-printed conductors due to non-uniform ink drying | |
| TWI578867B (en) | Method for manufacturing conductive wire, and conductive wire | |
| JP6233738B2 (en) | Thin film formation method | |
| KR20140053800A (en) | Flexible pcb manufacturing method using high temperature heat treatment and the flexible pcb thereof | |
| JP2008306031A (en) | Method of designing circuit pattern using conductive paint and printed circuit board | |
| JP2014192208A (en) | Flexible wiring board and mount structure thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160404 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170323 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170927 |