JP2015018851A - 電子部品内蔵基板の製造方法 - Google Patents

電子部品内蔵基板の製造方法 Download PDF

Info

Publication number
JP2015018851A
JP2015018851A JP2013143309A JP2013143309A JP2015018851A JP 2015018851 A JP2015018851 A JP 2015018851A JP 2013143309 A JP2013143309 A JP 2013143309A JP 2013143309 A JP2013143309 A JP 2013143309A JP 2015018851 A JP2015018851 A JP 2015018851A
Authority
JP
Japan
Prior art keywords
substrate
resin
layer
electronic component
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013143309A
Other languages
English (en)
Other versions
JP6266908B2 (ja
JP2015018851A5 (ja
Inventor
淳史 佐藤
Junji Sato
淳史 佐藤
孝之 極並
Takayuki Kiwanami
孝之 極並
深瀬 克哉
Katsuya Fukase
克哉 深瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2013143309A priority Critical patent/JP6266908B2/ja
Publication of JP2015018851A publication Critical patent/JP2015018851A/ja
Publication of JP2015018851A5 publication Critical patent/JP2015018851A5/ja
Application granted granted Critical
Publication of JP6266908B2 publication Critical patent/JP6266908B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】基板の開口部に電子部品を配置し、その電子部品を絶縁層で封止する電子部品内蔵基板の製造方法において、不具合が発生しない新規な方法を提供する。
【解決手段】開口部2aが設けられた基板2と、絶縁樹脂層32の上に絶縁樹脂層32と同一の樹脂からなる接着用樹脂層36が形成された第1樹脂基材5とを用意する工程と、基板2の一方の面に第1樹脂基材5の接着用樹脂層36を配置して、基板2の開口部2aの一方の開口を閉塞する工程と、基板2の開口部2a内の接着用樹脂層36に電子部品40を接着する工程と、基板2の他方の面に第2樹脂基材6を配置し、基板2の両側から加熱圧着することにより、基板2の両側に電子部品40を封止する絶縁層50を形成する工程とを含む。
【選択図】図5

Description

本発明は電子部品内蔵基板の製造方法に関する。
近年の電子機器の発達に伴い、電子機器に使用される電子部品装置の配線基板は、小型化及び高性能化などが要求されている。これに対応するため、配線基板内に電子部品が内蔵された電子部品内蔵基板が実用化されている。
そのような電子部品内蔵基板では、コア基板の開口部に電子部品が配置され、コア基板の両側にビルドアップ配線が形成される。
コア基板の開口部に電子部品を固定する第1の方法としては、コア基板の開口部の内壁に突起を設けておき、電子部品を開口部に圧入して突起に固定する方法がある。
また、第2の方法としては、コア基板の開口部の内壁に電子部品の側面を接着剤で固定する方法がある。
また、第3の方法としては、開口部が設けられたコア基板を仮止めテープの上に配置し、開口部内の仮止めテープの上に電子部品を仮固定した後に、開口部に樹脂を充填する方法がある。
特開2001−332437号公報 特開2005−203457号公報 特開2007−258541号公報 特開2011−216740号公報 特開2012−79994号公報
上記したコア基板の開口部に電子部品を固定する第1の方法では、基板の開口部の内壁を変形させるため、基板の絶縁性の信頼性が得らないことがある。また、電子部品の外形のばらつき及びコア基板の開口部の寸法のばらつきが生じることから、電子部品を精度よく安定して基板の開口部に固定することは困難である。
また、上記した第2の方法では、コア基板の開口部の内壁に、電子部品を埋め込む樹脂と材料が異なる接着剤が残留するため、両者の物性の違いによる剥離や残留応力などが発生しやすい。さらには、接着剤がコア基板の表面の電極パッド上に押し出されることがあり、電極パッド上のビア接続の信頼性が低下するおそれがある。
また、上記した第3の方法では、仮止めテープを特別に使用するため、コスト上昇を招くと共に、製造プロセスが煩雑になり、製造効率が低下する問題がある。
基板の開口部に電子部品を配置し、その電子部品を絶縁層で封止する電子部品内蔵基板の製造方法において、不具合が発生しない新規な方法を提供することを目的とする。
以下の開示の一観点によれば、開口部が設けられた基板と、絶縁樹脂層の上に前記絶縁樹脂層と同一の樹脂からなる接着用樹脂層が形成された第1樹脂基材とを用意する工程と、前記基板の一方の面に前記第1樹脂基材の接着用樹脂を配置して、前記基板の開口部の一方の開口を閉塞する工程と、前記基板の開口部内の前記接着用樹脂層に電子部品を接着する工程と、前記基板の他方の面に第2樹脂基材を配置し、前記基板の両側から加熱圧着することにより、前記基板の両側に前記電子部品を封止する絶縁層を形成する工程とを有する電子部品内蔵基板の製造方法が提供される。
以下の開示によれば、電子部品内蔵基板の製造方法では、層間絶縁材料として、絶縁樹脂層の上にそれと同一の樹脂からなる接着用樹脂層が形成された第1樹脂基材を使用する。そして、開口部が設けられた基板の一方の面に第1樹脂基材の接着用樹脂層を配置する。
続いて、基板の開口部の接着用樹脂層に電子部品を接着する。さらに、基板の他方の面に第2樹脂基材を配置し、基板の両側から加熱圧着することにより、電子部品を封止する絶縁層を形成する。
このように、絶縁層を得るための第1樹脂基材の表面にタック性をもたせて電子部品を接着している。このため、電子部品の周りに絶縁層と異なる材料の接着剤が存在しないため、物性の違いによる剥離や残留応力の発生が抑制される。
また、基板の開口部に電子部品を配置する際に、基板の開口部の内壁を変形させることもないため、基板の絶縁性の信頼性を低下させることもない。
さらには、基板の開口部に電子部品を配置する際に、仮止めテープを使用しないので、コストを削減できると共に、製造工程が簡略化される。
図1(a)〜(d)は実施形態の電子部品内蔵基板の製造方法を示す断面図(その1)である。 図2(a)〜(d)は実施形態の電子部品内蔵基板の製造方法を示す断面図(その2)である。 図3(a)及び(b)は実施形態の電子部品内蔵基板の製造方法を示す断面図(その3)である。 図4(a)及び(b)は実施形態の電子部品内蔵基板の製造方法を示す断面図(その4)である。 図5(a)〜(c)は実施形態の電子部品内蔵基板の製造方法を示す断面図(その5)である。 図6(a)〜(c)は実施形態の電子部品内蔵基板の製造方法を示す断面図(その6)である。 図7(a)〜(c)は実施形態の電子部品内蔵基板の製造方法を示す断面図(その7)である。 図8は実施形態の電子部品内蔵基板の製造方法を示す断面図(その8)である。 図9は図8の電子部品内蔵基板に半導体チップが実装された様子を示す断面図である。
以下、実施の形態について、添付の図面を参照して説明する。
図1〜図8は実施形態の電子部品内蔵基板の製造方法を示す図である。
実施形態の電子部品内蔵基板の製造方法では、最初に、ガラスエポキシ樹脂などの絶縁材料から形成されるコア基板10を用意する。コア基板10の厚みは、例えば、100μm〜400μm程度である。
次いで、図1(b)に示すように、コア基板10をレーザやドリルなどによって厚み方向に貫通加工することにより、スルーホールTHを形成する。スルーホールTHの直径は、例えば、100μm〜200μm程度に設定される。
その後に、図1(c)に示すように、コア基板10の両側及びスルーホールTHの内面に無電解めっき及び電解めっきにより銅などからなるスルーホールめっき層20aを形成する。さらに、図1(d)に示すように、スルーホールTHの残りの孔にエポキシ樹脂などの樹脂体Rを充填する。
続いて、図2(a)に示すように、無電解めっき及び電解めっきにより、コア基板10の両側のスルーホールめっき層20a及び樹脂体Rの上に銅などからなる金属めっき層20bをそれぞれ形成する。
次いで、図2(b)に示すように、フォトリソグラフィにより、コア基板10の両側の金属めっき層20bの上にレジスト層12をそれぞれパターニングする。さらに、コア基板10の両側において、レジスト層12をマスクにして金属めっき層20b及びスルーホールめっき層20aをウェットエッチングして除去する。
これにより、図2(c)に示すように、コア基板10の両側に第1配線層20がそれぞれ形成される。第1配線層20の厚みは、例えば、18μm〜33μm程度に設定される。
図2(c)の部分拡大断面図に示すように、第1配線層20は、下から順に、スルーホールめっき層20a及び金属めっき層20bが積層されて形成される。両側の第1配線層20は、スルーホールめっき層20aを介して相互接続される。
以上により、本実施形態で使用されるコア配線基板2が得られる。
図2(c)の例では、スルーホールTH内の孔に樹脂体Rが充填されているが、スルーホールTH内の全体が銅などの金属めっき層で埋め込まれていてもよい。
また、コア基板10の内部に多層配線が内蔵されるようにしてもよい。この場合は、例えば、コア材の両面に銅箔が貼付された銅張積層板を使用し、両側の銅箔をパターニングして配線層を形成し、片面に銅箔が貼付されたプリプレグを両面に積層した後に、基板全体にスルーホールを形成する方法に基づいて製造される。
次に、コア配線基板2に電子部品を内蔵する方法について説明する。図2(d)に示すように、まず、金型を使用するプレス加工により、図2(c)のコア配線基板2の中央部に上面から下面まで貫通する開口部2aを形成する。金型を使用するプレス加工の代わりに、ルータ加工やレーザ加工などにより開口部2aを形成してもよい。開口部2aはキャビティとも呼ばれる。
コア配線基板2の開口部2aは平面視して例えば四角形状で形成され、後述するように開口部2a内に電子部品が配置される。多面取り用の大型のコア配線基板2を使用する場合は、複数で画定された製品領域に開口部2aがそれぞれ配置される。
コア配線基板2に開口部2aを形成する前又は後に、第1配線層20の表面を黒化処理などにより粗化面とする。第1配線層20の表面を粗化面とすることにより、アンカー効果によって第1配線層20の上に絶縁樹脂層を密着性よく形成することができる。
以上のようにして、開口部2aが設けられたコア配線基板2を用意する。
次に、層間絶縁材料として使用される第1樹脂基材を用意する。図3(a)及び(b)には、第1樹脂基材の第1の作成方法が示されている。
第1樹脂基材の第1の作成方法では、図3(a)に示すように、片面に銅箔34が貼付された半硬化状態(Bステージ)の絶縁樹脂層32を用意する。絶縁樹脂層32としては、好適に、プリプレグが使用される。プリプレグは、ガラスクロスなどの繊維補強材にエポキシ樹脂などの熱硬化性樹脂を含侵させた半硬化状態(Bステージ)の樹脂からなるシート状の中間材料である。
そして、図3(b)に示すように、絶縁樹脂層32の樹脂と同一の樹脂を溶剤に溶かした液状樹脂(ワニス)を絶縁樹脂層32の上に塗布して接着用樹脂層36を形成する。絶縁樹脂層32がプリプレグから形成される場合は、プリプレグに含有される樹脂と同一の樹脂からなる接着用樹脂層36が形成される。
接着用樹脂層36の厚みは、好適には2μm〜3μm程度に設定されるが、15μm〜20μm程度まで厚くしてもよい。
以上のように、半硬化状態の絶縁樹脂層32の上にそれと同一樹脂からなる接着用樹脂層36を形成することにより、絶縁樹脂層32の表面にタック性(接着性)をもたせることができる。
このようにして、絶縁樹脂層32と、その一方の面に形成された銅箔34と、その他方の面に形成された接着用樹脂層36とを備えるタック性を有する第1樹脂基材5を作成する。
なお、絶縁樹脂層32としてプリプレグを例示したが、ガラスクロスなどの繊維補強材を含まないエポキシ樹脂などの半硬化状態(Bステージ)の樹脂シートを使用してもよい。絶縁樹脂層32として樹脂シートを使用する場合は、片面に銅箔が貼付されていなくてもよい。この場合は、樹脂シートと同一の樹脂を溶剤に溶かした液状樹脂(ワニス)を樹脂シートの上に塗布して接着用樹脂層36を形成する。
この他にも、絶縁樹脂層32として、各種の熱硬化性樹脂を使用することができる。
液状樹脂(ワニス)を形成するための溶液の好適な例としては、メタノール、メチルエチルケトン(MEK)、メチルイソブチルケトン(MBK)、ジメチルホルムアミド、ジメチルセルソルブ、アセトン、及びそれらの複合物のいずれかから選択される。
上記した溶剤は、比較的低温の沸点を有し、それらの沸点は35℃以上で180℃未満の範囲である。液状樹脂(ワニス)においては、常温(25℃)で溶剤が揮発せずに粘着性を有する接着剤として機能し、180℃以上の温度でキュアして層間絶縁層を形成する際に溶剤が完全に揮発する特性を有することが好ましいからである。
図4には、第1樹脂基材の第2の作成方法が示されている。第1樹脂基材の第2の作成方法では、図4(a)に示すように、まず、上記した図3(a)と同様に、片面に銅箔34が貼付された半硬化状態の絶縁樹脂層32を用意する。そして、スプレー装置のマルチノズル14から溶剤Sを絶縁樹脂層32の表面に塗布する。
これにより、図4(b)に示すように、絶縁樹脂層32の表面の樹脂が溶剤Sに溶けて接着用樹脂層36となる。絶縁樹脂層32がプリプレグからなる場合は、プリプレグに含有される樹脂が溶剤Sに溶けて接着用樹脂層36が得られる。
第2の作成方法においても、樹脂を溶かす溶剤Sは、好適には、上記した第1の作成方法で説明した溶剤と同一のものが使用され、溶剤の沸点においても同様の範囲に設定される。
以上のように、第2の作成方法を使用しても、同様に、絶縁樹脂層32の上にそれと同一樹脂から形成された接着用樹脂層36を形成することができる。
このようにして、第2の作成方法により、絶縁樹脂層32と、その一方の面に形成された銅箔34と、その他方の面に形成された接着用樹脂層36とを備えるタック性を有する第1樹脂基材5aが得られる。
第2の作成方法で作成された図4(b)の第1樹脂部材5aは、第1の作成方法で作成された図3(b)の第1樹脂基材5と実質的に同じ構造を有する。
次いで、図5(a)に示すように、図2(d)の開口部2aが設けられたコア配線基板2の一方の面に上記した第1樹脂基材5の接着用樹脂層36を配置する。これによって、コア配線基板2の開口部2aの一方の開口を閉塞する。
この工程では、ステージ(不図示)上に固定された第1樹脂基材5にコア配線基板2を貼り付けてもよいし、逆に、ステージ上に固定されたコア配線基板5に第1樹脂基材5を貼り付けてもよい。これにより、コア配線基板2の開口部2a内に第1樹脂基材5の接着用樹脂層36が露出した状態となる。
さらに、図5(b)に示すように、コア配線基板2の開口部2内の接着用樹脂層36にチップキャパシタ40を接着して配置する。前述したように、接着用樹脂層36に含まれる溶剤は、その沸点は35℃以上であるため、常温(25℃)で粘性を有する接着剤として機能する。
コア配線基板2の開口部2aの面積は、内蔵されるチップキャパシタ40の面積より一回り大きな面積で形成されている。
チップキャパシタ40は、横方向の両端側に一対の接続端子42を備えており、一対の接続端子42がコア配線基板2の表面と平行な水平方向に配置される。
チップキャパシタ40の接続端子42は両側面から上下面の端部まで延在して形成されている。図5(b)の例では、コア配線基板2の全体の厚みは、チップキャパシタ40の接続端子42を含む全体の厚みと同一に設定されている。あるいは、コア配線基板2の全体の厚みがチップキャパシタ40の全体の厚みより厚く設定されるようにしてもよい。
この時点では、コア配線基板2の開口部2aの内壁と、チップキャパシタ40の側面との間に隙間Cが生じた状態となっている。隙間Cの幅は、例えば、40μm〜60μm程度である。
チップキャパシタ40の一例としては、直方体からなるキャパシタ本体の長手方向の両端に電極が設けられたセラミックチップキャパシタがある。
電子部品として、チップキャパシタ40を例示するが、半導体チップ、抵抗素子、インダクタ素子などの接続端子を備えた各種の電子部品を使用することができる。また、コア配線基板2の1つの開口部2aに複数の電子部品を配置してもよい。
次いで、図5(c)に示すように、半硬化状態の絶縁樹脂層32aの片面に銅箔34aが貼付された第2樹脂基材6を用意する。第2樹脂基材6の絶縁樹脂層32aは、第1樹脂基材5の絶縁樹脂層32と同一の樹脂から形成される。
第1樹脂基材5と同様に、絶縁樹脂層32aは、好適には、プリプレグから形成される。
あるいは、絶縁樹脂層32aとして、エポキシ樹脂などの半硬化状態の樹脂シートを使用してもよい。この場合は、銅箔34aを省略して樹脂シートを単層で使用してもよい。
第2樹脂基材6は、コア配線基板2の上面側に絶縁層を形成するための層間絶縁材料である。このため、第2樹脂基材6は、第1樹脂基材5と違って表面にタック性を有する必要はなく、接着用樹脂層を備えている必要はない。しかし、第2樹脂基材6として、第1樹脂基材5と同一構造のものを使用しても差し支えない。
そして、加熱圧着機能を備えた真空ラミネーターによって、コア配線基板2の上面側に第2樹脂基材6の絶縁樹脂層32aの面を対向させて配置する。
このとき、まず、130℃〜150℃の温度で加熱圧着することにより、コア配線基2の下面側から第1樹脂基材5の接着用樹脂層36及び絶縁樹脂層32を流動化させて開口部2a内に流入させる。これと同時に、コア配線基2の上面側から第2樹脂基材6の絶縁樹脂層32aを流動化させて開口部2a内に流入させる。その後に、流入させた樹脂を180℃〜200℃の温度で本キュアする。
これにより、図6(a)に示すように、コア配線基板2の両側に、第1配線層20を被覆してチップキャパシタ40を封止する第1層間絶縁層50がそれぞれ形成される。前述したように、第1樹脂基材5の接着用樹脂層36に含まれる溶剤の沸点は180℃未満である。
このため、第1層間絶縁層50を形成する際のキュアにより接着用樹脂層36内の溶剤は完全に揮発し、接着用樹脂層36が第1層間絶縁層50の一部として形成される。
チップキャパシタ40の側面とコア配線基板2の開口部2aの内壁との隙間C(図5(b))が第1層間絶縁層50の充填絶縁部50xで埋め込まれる。これにより、チップキャパシタ40の両面及び全側面にわたってその周り全体が第1層間絶縁層52によって封止された状態となる。両側の第1層間絶縁層50は、各外面に銅箔34,34aがそれぞれ貼付された状態で形成される。
本実施形態では、第1樹脂基材5の接着用樹脂層36と絶縁樹脂層32とは同一の樹脂から形成される。さらに、第2樹脂基材6においても、第1樹脂基材5の絶縁樹脂層32と同一の樹脂からされる。このため、チップキャパシタ40はその側面の隙間を含めて同一の樹脂で封止される。
このように、チップキャパシタ40の周りには、充填用の第1層間絶縁層50と異なる材料の接着剤が存在しないため、物性の違いによる剥離や残留応力の発生が抑制される。さらに、第1層間絶縁層50と物性の異なる接着剤が第1配線層20の上に押しだされることもない。
また、コア配線基板2の開口部2aにチップキャパシタ40を配置する際に、コア配線基板2の開口部2aの内壁を変形させることもないため、コア基板10の絶縁性の信頼性を低下させることもない。
さらには、仮止めテープを使用せずに、第1層間絶縁層50を得るための第1樹脂基材5にタック性をもたせてチップキャパシタ40を接着している。このため、仮止めテープのコストを削減できると共に、製造工程が簡略化されるため生産効率を向上させることができる。
さらには、チップキャパシタ40は第1樹脂基材5の接着用樹脂層36に十分な接着力で仮固定されるため、コア配線基板2の両側に第1、第2樹脂基材5,6を加熱圧着する際に、チップキャパシタ40が位置ずれおそれがない。このため、チップキャパシタ40の全側面が充填樹脂部50xで信頼性よく封止される。
また、コア配線基板2の両側に第1層間絶縁層50が対称になって配置されるため、加熱処理時に熱応力が発生するとしても、反りの発生が抑制される構造となる。
なお、チップキャパシタ40の位置ずれを防止するためにチップキャパシタ40をより強く接着用樹脂層36に接着する場合は、図5(b)の工程で、100℃程度の温度で予め加熱して接着してもよい。
次いで、図6(b)に示すように、コア配線基板2の両側において、レーザなどで銅箔34,34a及び第1層間絶縁層50を加工する。これにより、コア配線基板2の両側に、チップキャパシタ40の接続端子42及び第1配線層20の接続部に到達する第1ビアホールVH1をそれぞれ形成する。あるいは、第1層間絶縁層50を感光性樹脂から形成し、フォトリソグラフィによって第1ビアホールVH1を形成してもよい。
前述したように、本実施形態では、チップキャパシタ40の側面を接着剤でコア配線基板2の開口部2の内壁に固定する手法は使用していない。このため、第1層間絶縁層50と物性の異なる接着剤が第1配線層20の上に押しだされることもないため、信頼性よく第1ビアホールVH1を形成することができる。
続いて、図6(c)に示すように、コア配線基板2の両側において、銅箔34,34
a上及び第1ビアホールVH1の内面に無電解めっきにより銅などならなるシード層22aを形成する。
次いで、図7(a)に示すように、コア配線基板2の両側において、第2配線層が配置される部分に開口部16aが設けられためっきレジスト層16をフォトリソグラフィによってそれぞれ形成する。さらに、コア配線基板2の両側において、シード層22aをめっき給電経路に利用する電解めっきにより、めっきレジスト層16の開口部16aに金属めっき層22bを形成する。
その後に、めっきレジスト層16が剥離される。続いて、コア配線基板2の両側において、金属めっき層22bをマスクにしてシード層22a及び銅箔34,34aをウェットエッチングして除去する。
これにより、図7(b)に示すように、コア基板10の両側の第1層間絶縁層50の上に第2配線層22がそれぞれ形成される。図7(b)の部分断面図に示すように、上面側の第2配線層22は、下から順に、銅箔34a、シード層22a及び金属めっき層22bが積層されて形成される。
両側の第2配線層22は、第1ビアホールVH1内のビア導体を介してチップキャパシタ40の接続端子42及び第1配線層20にそれぞれ接続される。本実施形態では、第1ビアホールVH1内に接着剤が残存するおそれがないため、チップキャパシタ40の接続端子42と第2配線層22とを信頼よく電気的に接続することができる。
次いで、図7(c)に示すように、両側の第1層間絶縁層50の上に、第2配線層22を被覆する第2層間絶縁層52をそれぞれ形成する。第2層間絶縁層52は、例えば、エポキシ樹脂などの半硬化状態の樹脂シートを加熱圧着することによって形成される。さらに、両側の第2層間絶縁層52に、レーザ加工などにより第2配線層22に到達する第2ビアホールVH2をそれぞれ形成する。
その後に、両側の第2層間絶縁層52の上に、第2ビアホールVH2内のビア導体を介して第2配線層22に接続される第3配線層24をそれぞれ形成する。第3配線層24は、例えば、セミアディティブ法によって形成される。
次いで、図8に示すように、両側の第2層間絶縁層52の上に、第3配線層24の接続部上に開口部54aが設けられたソルダレジスト層54をそれぞれ形成する。さらに、第3配線層24の接続部にニッケル/金めっき層を形成するなどしてコンタクト層(不図示)を形成する。
以上により、実施形態の電子部品内蔵基板1が得られる。なお、多面取り用の大型のコア配線基板2を使用する場合は、各製品領域から個々の電子部品内蔵基板1が得られるように分割される。
図9には、図8の電子部品内蔵基板1に半導体チップが実装された様子が示されている。図9に示すように、図8の電子部品内蔵基板1の上面側の第3配線層24に、半導体チップ60の接続部がはんだなどのバンプ電極62を介してフリップチップ接続される。
その後に、半導体チップ60と電子部品内蔵基板1との隙間にアンダーフィル樹脂64が充填される。
さらに、電子部品内蔵基板1の下面側の第3配線層24の接続部にはんだボールを搭載するなどして外部接続端子66を形成する。
図9の例では、電子部品内蔵基板1のチップキャパシタ40は、半導体チップ60の電源電圧を安定させ、かつ高周波ノイズを低減させる目的で電源ラインとグランドラインとの間にデカップリングキャパシタとして配置される。
本実施形態では、コア配線基板2にチップキャパシタ40を内蔵させ、表面に半導体チップ60を実装する組み合わせを例示したが、各種の電子部品の組み合わせに適用することができる。
1…電子部品内蔵基板、2…コア配線基板、2a,16a,54a…開口部、5,5a…第1樹脂基材、6…第2樹脂基材、10…コア基板、12…レジスト層、14…マルチノズル、16…めっきレジスト層、20…第1配線層、20a…スルーホールめっき層、20b,22b…金属めっき層、22…第2配線層、22a…シード層、24…第3配線層、32…絶縁樹脂層、34,34a…銅箔、36…接着用樹脂層、40…チップキャパシタ、42…接続端子、50…第1層間絶縁層、50x…充填樹脂部、52…第2層間絶縁層、54…ソルダレジスト層、60…半導体チップ、62…バンプ電極、64…アンダーフィル樹脂、66…外部接続端子、C…隙間、R…樹脂体、S…溶剤、TH…スルーホール。VH1…第1ビアホール、VH2…第2ビアホール。

Claims (7)

  1. 開口部が設けられた基板と、絶縁樹脂層の上に前記絶縁樹脂層と同一の樹脂からなる接着用樹脂層が形成された第1樹脂基材とを用意する工程と、
    前記基板の一方の面に前記第1樹脂基材の接着用樹脂層を配置して、前記基板の開口部の一方の開口を閉塞する工程と、
    前記基板の開口部内の前記接着用樹脂層に電子部品を接着する工程と、
    前記基板の他方の面に第2樹脂基材を配置し、前記基板の両側から加熱圧着することにより、前記基板の両側に前記電子部品を封止する絶縁層を形成する工程とを有することを特徴とする電子部品内蔵基板の製造方法。
  2. 前記第1樹脂基材を用意する工程において、
    前記第1樹脂基材の接着用樹脂層は、
    半硬化状態の前記絶縁樹脂層の上に、前記絶縁樹脂層と同一の樹脂を溶剤に溶かした液状樹脂を塗布することにより得られることを特徴とする請求項1に記載の電子部品内蔵基板の製造方法。
  3. 前記第1樹脂基材を用意する工程において、
    前記第1樹脂基材の接着用樹脂層は、
    半硬化状態の前記絶縁樹脂層の上に溶剤を塗布して、前記絶縁樹脂層の表面の樹脂を前記溶剤に溶かすことにより得られることを特徴とする請求項1に記載の電子部品内蔵基板の製造方法。
  4. 前記溶剤は、メタノール、メチルエチルケトン、メチルイソブチルケトン、ジメチルホルムアミド、ジメチルセルソルブ、アセトン、及び、それらの複合物のいずれかであることを特徴とする請求項2又は3に記載の電子部品内蔵基板の製造方法。
  5. 前記溶剤の沸点は、35℃以上で180℃未満であることを特徴とする請求項2乃至4のいずれか一項に記載の電子部品内蔵基板の製造方法。
  6. 前記第1樹脂基材を用意する工程において、
    前記第1樹脂基材の絶縁樹脂層はプリプレグから形成され、前記絶縁樹脂層の前記接着用絶縁層が形成された面と反対面に銅箔が貼付されていることを特徴とする請求項1乃至5のいずれか一項に記載の電子部品内蔵基板の製造方法。
  7. 前記基板は、両側に第1配線層を備えた配線基板であり、
    前記電子部品は、チップキャパシタであり、
    前記絶縁層を形成する工程の後に、
    前記基板の両側の絶縁層に、前記チップキャパシタの接続端子及び前記第1配線層に到達するビアホールをそれぞれ形成する工程と、
    前記基板の両側の絶縁層の上に、前記ビアホールを介して前記接続端子及び前記第1配線層に接続される第2配線層をそれぞれ形成する工程とを有することを特徴とする請求項1乃至6のいずれか一項に記載の電子部品内蔵基板の製造方法。
JP2013143309A 2013-07-09 2013-07-09 電子部品内蔵基板の製造方法 Active JP6266908B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013143309A JP6266908B2 (ja) 2013-07-09 2013-07-09 電子部品内蔵基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013143309A JP6266908B2 (ja) 2013-07-09 2013-07-09 電子部品内蔵基板の製造方法

Publications (3)

Publication Number Publication Date
JP2015018851A true JP2015018851A (ja) 2015-01-29
JP2015018851A5 JP2015018851A5 (ja) 2016-06-02
JP6266908B2 JP6266908B2 (ja) 2018-01-24

Family

ID=52439628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013143309A Active JP6266908B2 (ja) 2013-07-09 2013-07-09 電子部品内蔵基板の製造方法

Country Status (1)

Country Link
JP (1) JP6266908B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3343594A2 (en) 2016-12-28 2018-07-04 Renesas Electronics Corporation Semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08113764A (ja) * 1994-10-17 1996-05-07 Sumitomo Electric Ind Ltd 接着シート、カバーレイフィルム、プリント配線板及びプリント配線板の製造方法
JP2000077800A (ja) * 1998-06-16 2000-03-14 Matsushita Electric Ind Co Ltd 配線基板とその製造方法
JP2007129148A (ja) * 2005-11-07 2007-05-24 Shinko Electric Ind Co Ltd 電子部品実装構造体の製造方法
WO2011102561A1 (ja) * 2010-02-22 2011-08-25 三洋電機株式会社 多層プリント配線基板およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08113764A (ja) * 1994-10-17 1996-05-07 Sumitomo Electric Ind Ltd 接着シート、カバーレイフィルム、プリント配線板及びプリント配線板の製造方法
JP2000077800A (ja) * 1998-06-16 2000-03-14 Matsushita Electric Ind Co Ltd 配線基板とその製造方法
JP2007129148A (ja) * 2005-11-07 2007-05-24 Shinko Electric Ind Co Ltd 電子部品実装構造体の製造方法
WO2011102561A1 (ja) * 2010-02-22 2011-08-25 三洋電機株式会社 多層プリント配線基板およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3343594A2 (en) 2016-12-28 2018-07-04 Renesas Electronics Corporation Semiconductor device
US10515890B2 (en) 2016-12-28 2019-12-24 Renesas Electronics Corporation Semiconductor device

Also Published As

Publication number Publication date
JP6266908B2 (ja) 2018-01-24

Similar Documents

Publication Publication Date Title
JP6200178B2 (ja) 電子部品内蔵基板及びその製造方法
KR102032171B1 (ko) 전자 부품 내장 기판 및 그 제조 방법
JP5093353B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JP2013074178A (ja) 部品内蔵配線基板の製造方法
JP2009200389A (ja) 電子部品内蔵基板の製造方法
US20150319848A1 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
JP5163806B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JP2016134624A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
KR20140083514A (ko) 코어기판 및 그 제조방법, 그리고 전자부품 내장기판 및 그 제조방법
JP2015050309A (ja) 配線基板の製造方法
JP5192865B2 (ja) 部品内蔵配線基板の製造方法
JP2016134621A (ja) 電子部品内蔵型印刷回路基板及びその製造方法
JP6266908B2 (ja) 電子部品内蔵基板の製造方法
JP5958558B2 (ja) 樹脂多層基板
TWI552662B (zh) A manufacturing method of a substrate in which an element is incorporated, and a substrate having a built-in element manufactured by the method
JP2015109346A (ja) 部品内蔵配線基板及びその製造方法
KR101205464B1 (ko) 인쇄회로기판 제조방법
JP5385699B2 (ja) 積層配線基板の製造方法
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
KR101580472B1 (ko) 회로기판 제조방법
WO2018096830A1 (ja) 電子部品及びその製造方法
JP2015141953A (ja) 部品内蔵配線基板及びその製造方法
JP4803918B2 (ja) 多層配線基板の製造方法
JP6367902B2 (ja) 配線基板
JP6075789B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160406

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

R150 Certificate of patent or registration of utility model

Ref document number: 6266908

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150