JP2015012387A - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP2015012387A
JP2015012387A JP2013135373A JP2013135373A JP2015012387A JP 2015012387 A JP2015012387 A JP 2015012387A JP 2013135373 A JP2013135373 A JP 2013135373A JP 2013135373 A JP2013135373 A JP 2013135373A JP 2015012387 A JP2015012387 A JP 2015012387A
Authority
JP
Japan
Prior art keywords
signal
pixel
peripheral
signal level
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2013135373A
Other languages
English (en)
Inventor
大沢 真一
Shinichi Osawa
真一 大沢
純一 細川
Junichi Hosokawa
純一 細川
勇樹 小口
Yuki Oguchi
勇樹 小口
正彦 野崎
Masahiko Nozaki
正彦 野崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013135373A priority Critical patent/JP2015012387A/ja
Priority to US14/170,928 priority patent/US9007496B2/en
Publication of JP2015012387A publication Critical patent/JP2015012387A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H04N25/683Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects by defect estimation performed on the scene signal, e.g. real time or on the fly detection
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80Camera processing pipelines; Components thereof
    • H04N23/84Camera processing pipelines; Components thereof for processing colour signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】正確なキズ補正によって、高品質な画像を得ることができる固体撮像装置を提供すること。
【解決手段】実施形態によれば、固体撮像装置は、信号レベル比較回路24,25,26及びキズ判定回路27を有する。信号レベル比較回路24,25,26は、信号レベルの順に応じて並び替えられた第1周辺画素の信号、第2周辺画素の信号、第3周辺画素の信号を出力する。第1周辺画素は、対象画素に対し、同色用の画素以外の画素を介して並べられている周辺画素である。第2周辺画素は、対象画素から第1周辺画素への方向の延長線上に位置する周辺画素である。第3周辺画素は、第2周辺画素同士の間に位置する周辺画素である。キズ判定回路27は、対象画素の信号と、信号レベル比較回路24,25,26からの周辺画素の信号とに応じて、対象画素についてのキズ判定を実施する。
【選択図】図4

Description

本発明の実施形態は、固体撮像装置に関する。
近年、固体撮像装置は、高画素化による画素の微細化が進行している。このような状況下において、固体撮像装置は、正常に機能していない画素によるデジタル画像信号の欠損部分(以下、適宜「キズ」と称する)の発生が問題視されるようになっている。固体撮像装置の製造時の欠陥検査において、規定より多くの画素欠陥が認められた製品は不良品として扱われることになる。この規定が厳格であるほど、固体撮像装置の歩留まりを低下させ製造コストを増加させることとなる。そこで、従来、固体撮像装置は、キズ補正回路における信号処理によってキズを目立たなくする手法が積極的に採用されている。
キズ補正回路は、キズ補正の対象とする対象画素の信号と、対象画素の周辺に位置する周辺画素の信号とを比較することで、対象画素がキズであるか否かを判定する。対象画素がキズであるか否かの判定において、例えば、対象画素を含むラインに位置する周辺画素の信号と、そのラインの前後のラインに位置する周辺画素の信号とを使用するキズ補正回路が知られている。周辺画素としては、例えば、対象画素と同色用の画素を採用する。
例えば物の輪郭、輝度が変わる境界など、被写体に存在する絵柄成分が対象画素及び周辺画素に跨っている場合、絵柄成分の位置や範囲によっては、誤ったキズ判定を生じさせることがある。絵柄成分の存在によってキズ判定の精度が低下し易いほど、誤ったキズ補正による画質の劣化が問題となる。
特開2011−15157号公報
本発明の一つの実施形態は、正確なキズ補正によって、高品質な画像を得ることができる固体撮像装置を提供することを目的とする。
本発明の一つの実施形態によれば、固体撮像装置は、画素抽出回路、信号レベル比較回路、キズ判定回路及びキズ補正回路を有する。画素抽出回路は、対象画素を中心とする画素ブロックから、対象画素の信号と周辺画素の信号とを抽出する。周辺画素は、対象画素と同色用の画素である。信号レベル比較回路は、画素抽出回路で抽出された周辺画素の信号同士のレベルを比較する。信号レベル比較回路は、信号レベルの順に応じて並び替えられた周辺画素の信号を出力する。キズ判定回路は、対象画素の信号と、信号レベル比較回路からの周辺画素の信号とに応じて、対象画素についてのキズ判定を実施する。キズ補正回路は、キズ判定回路におけるキズ判定の結果に応じて、対象画素についてのキズ補正を実施する。画素抽出回路は、第1周辺画素、第2周辺画素及び第3周辺画素の各信号を抽出する。第1周辺画素は、対象画素に対し、同色用の画素以外の画素を介して並べられている周辺画素である。第2周辺画素は、対象画素から第1周辺画素への方向の延長線上に位置する周辺画素である。第3周辺画素は、第2周辺画素同士の間に位置する周辺画素である。信号レベル比較回路は、第1信号レベル比較回路、第2信号レベル比較回路及び第3信号レベル比較回路を備える。第1信号レベル比較回路は、第1周辺画素の信号同士のレベルを比較する。第1信号レベル比較回路は、信号レベルの順に応じて並び替えられた第1周辺画素の信号を出力する。第2信号レベル比較回路は、第2周辺画素の信号同士のレベルを比較する。第2信号レベル比較回路は、信号レベルの順に応じて並び替えられた第2周辺画素の信号を出力する。第3信号レベル比較回路は、第3周辺画素の信号同士のレベルを比較する。第3信号レベル比較回路は、信号レベルの順に応じて並び替えられた第3周辺画素の信号を出力する。
第1の実施形態にかかる固体撮像装置の概略構成を示すブロック図。 図1に示す固体撮像装置を備えるデジタルカメラの概略構成を示すブロック図。 デジタルカメラに設けられている光学系の概略構成を示す図。 信号処理回路の構成を示すブロック図。 画素ブロックの例を示す図。 図5に示す画素ブロックのうちの対象画素及び周辺画素を示す図。 第2の実施形態に係る固体撮像装置に含まれている信号処理回路の構成を示すブロック図。 第3の実施形態に係る固体撮像装置に含まれている信号処理回路の構成を示すブロック図。 第4の実施形態に係る固体撮像装置に含まれている信号処理回路の構成を示すブロック図。
以下に添付図面を参照して、実施形態にかかる固体撮像装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
(第1の実施形態)
図1は、第1の実施形態にかかる固体撮像装置の概略構成を示すブロック図である。図2は、図1に示す固体撮像装置を備えるデジタルカメラの概略構成を示すブロック図である。
デジタルカメラ1は、カメラモジュール2及び後段処理部3を有する。カメラモジュール2は、撮像光学系4及び固体撮像装置5を有する。後段処理部3は、イメージシグナルプロセッサ(ISP)6、記憶部7及び表示部8を有する。カメラモジュール2は、デジタルカメラ1以外に、例えばカメラ付き携帯端末等の電子機器に適用される。
撮像光学系4は、被写体からの光を取り込み、被写体像を結像させる。固体撮像装置5は、被写体像を撮像する。ISP6は、固体撮像装置5での撮像により得られた画像信号の信号処理を実施する。記憶部7は、ISP6での信号処理を経た画像を格納する。記憶部7は、ユーザの操作等に応じて、表示部8へ画像信号を出力する。表示部8は、ISP6あるいは記憶部7から入力される画像信号に応じて、画像を表示する。表示部8は、例えば、液晶ディスプレイである。デジタルカメラ1は、ISP6での信号処理を経たデータに基づき、カメラモジュール2のフィードバック制御を実施する。
固体撮像装置5は、撮像素子であるイメージセンサ10と、画像処理装置である信号処理回路11とを備える。イメージセンサ10は、例えば、CMOSイメージセンサである。イメージセンサ10は、CMOSイメージセンサの他、CCDであっても良い。
イメージセンサ10は、画素アレイ12、垂直シフトレジスタ13、タイミング制御部14、相関二重サンプリング部(CDS)15、アナログデジタル変換部(ADC)16及びラインメモリ17を有する。
画素アレイ12は、イメージセンサ10の撮像領域に設けられている。画素アレイ12は、水平方向(行方向)及び垂直方向(列方向)へアレイ状に配置された複数の画素からなる。各画素は、光電変換素子であるフォトダイオードを備える。画素アレイ12は、各画素への入射光量に応じた信号電荷を生成する。
タイミング制御部14は、画素アレイ12の各画素からの信号を読み出すタイミングを指示する垂直同期信号を、垂直シフトレジスタ13へ供給する。タイミング制御部14は、CDS15、ADC16及びラインメモリ17に対し、駆動タイミングを指示するタイミング信号をそれぞれ供給する。
垂直シフトレジスタ13は、タイミング制御部14からの垂直同期信号に応じて、画素アレイ12内の画素を行ごとに選択する。垂直シフトレジスタ13は、選択した行の各画素へ読み出し信号を出力する。垂直シフトレジスタ13から読み出し信号が入力された画素は、入射光量に応じて蓄積した信号電荷を出力する。画素アレイ12は、画素からの信号を、垂直信号線を介してCDS15へ出力する。
CDS15は、画素アレイ12からの信号に対し、固定パターンノイズの低減のための相関二重サンプリング処理を行う。ADC16は、アナログ方式の信号をデジタル方式の信号へ変換する。ラインメモリ17は、ADC16からの信号を蓄積する。イメージセンサ10は、ラインメモリ17に蓄積された信号を出力する。
信号処理回路11は、イメージセンサ10からの画像信号に対し、各種の信号処理を実施する。信号処理回路11は、キズ補正、ガンマ補正、ノイズ低減処理、レンズシェーディング補正、ホワイトバランス調整等の信号処理を実施する。固体撮像装置5は、信号処理回路11での信号処理を経た画像信号をチップ外部へ出力する。
図3は、デジタルカメラに設けられている光学系の概略構成を示す図である。被写体からデジタルカメラ1の撮像光学系4へ入射した光は、メインミラー101、サブミラー102及びメカシャッタ106を経てイメージセンサ10へ進行する。デジタルカメラ1は、イメージセンサ10において被写体像を撮像する。
サブミラー102で反射した光は、オートフォーカス(AF)センサ103へ進行する。デジタルカメラ1は、AFセンサ103での検出結果を使用するフォーカス調整を行う。メインミラー101で反射した光は、レンズ104及びプリズム105を経てファインダー107へ進行する。
図4は、信号処理回路の構成を示すブロック図である。ここでは、信号処理回路11のうち、キズ補正、ガンマ補正、ノイズ低減のための各構成を示すこととし、その他の処理のための構成を省略している。
信号処理回路11は、キズ補正処理ブロック20、プリγ(ガンマ)補正回路21、ラインメモリ(8H)22、ノイズ低減回路29及び逆γ(ガンマ)補正回路30を備える。キズ補正処理ブロック20は、画素抽出回路23、信号レベル比較回路24,25,26、キズ判定回路27及びキズ補正回路28を備える。
プリγ補正回路21は、キズ補正が実施される前の信号のγ補正処理を実施する。ラインメモリ22は、プリγ補正回路21からの信号を保持する。ラインメモリ22は、画素アレイ12において水平方向へ並列された画素からなるラインごとの信号に順次遅延を施し、8ラインの信号を保持する。ラインメモリ22は、順次遅延させた8ラインの信号と、遅延を施す前の1ラインの信号とを出力する。
画素抽出回路23は、ラインメモリ22からの9ラインの信号から、対象画素の信号と、周辺画素の信号とを抽出する。対象画素は、キズ補正回路28におけるキズ補正の対象とする画素とする。周辺画素は、対象画素と同色用の画素であって、対象画素を中心とする画素ブロックに含まれている画素とする。
図5は、画素ブロックの例を示す図である。図6は、図5に示す画素ブロックのうちの対象画素及び周辺画素を示す図である。ここで、R画素は、赤色成分を検出する画素である。B画素は、青色成分を検出する画素である。Gr画素は、緑色成分を検出する画素であって、水平方向においてR画素に隣接する。Gb画素は、緑色成分を検出する画素であって、水平方向においてB画素に隣接する。R,B,Gr,Gbの各画素は、ベイヤー配列をなす。
画素抽出回路23は、9ラインの信号から、9×9の画素ブロックに含まれる対象画素の信号と周辺画素の信号とを抽出する。画素抽出回路23は、例えば、画素ブロックの中心がR画素であるとき、中心のR画素である対象画素(Rc)の信号と、画素ブロックに含まれるR画素である周辺画素(Rd0〜7,Rf0〜7,Re0〜7)の各信号を抽出する。
第1周辺画素は、対象画素に対し、対象画素と同色用の画素以外の画素を介して並べられている周辺画素である。第1周辺画素であるRd0〜7は、対象画素であるRcに対し、R画素以外の画素であるGr画素、Gb画素、B画素のいずれか1つを介して並べられている。例えば、図6において、第1周辺画素であるRd1は、Rcに対し、Gb画素を介して垂直下側に並べられている。Rd0〜7は、それぞれRcに対して垂直、水平及び斜めの8つの方角に位置する。
第2周辺画素は、対象画素から第1周辺画素への方向の延長上に位置する周辺画素である。第2周辺画素であるRf0〜7は、それぞれ対象画素であるRcから第1周辺画素であるRd0〜7への方向の延長上に位置する。例えば、図6において、第2周辺画素であるRf1は、Rd1に対し、Gb画素を介して垂直下側に並べられている。Rf1は、RcからRd1への垂直方向の延長上に位置する。Rf0〜7は、それぞれRcに対して垂直、水平及び斜めの8つの方角に位置する。
第3周辺画素は、第2周辺画素同士の間に位置する周辺画素である。第3周辺画素であるRe0〜7は、それぞれ第2周辺画素であるRf0〜7同士の間に位置する。例えば、第3周辺画素であるRe0は、Rf0とRf1との間に位置する。Re0〜7は、それぞれRcに対し、垂直、水平及び斜めの各方角のさらに中間の方角に位置する。例えば、図6において、Re0は、Rcから垂直下側への方角と、右下斜めへの方角との中間の方角に位置する。
画素抽出回路23は、シフトレジスタ(図示省略)を使用して、9ラインの信号のうち対象画素及び周辺画素のタイミングを合わせる。なお、画素抽出回路23は、対象画素がB画素、Gr画素、Gb画素である場合も、対象画素がR画素である場合と同様に、対象画素の信号と周辺画素の信号とを抽出する。
画素抽出回路23は、対象画素の信号を、キズ判定回路27とキズ補正回路28とへ出力する。画素抽出回路23は、第1周辺画素の各信号を信号レベル比較回路24へ出力する。画素抽出回路23は、第2周辺画素の各信号を信号レベル比較回路26へ出力する。画素抽出回路23は、第3周辺画素の各信号を信号レベル比較回路25へ出力する。
信号レベル比較回路24,25,26は、画素抽出回路23で抽出された周辺画素の信号同士のレベルを比較する。信号レベル比較回路24,25,26は、信号レベルの順に応じて並び替えられた周辺画素の信号を出力する。
信号レベル比較回路(第1信号レベル比較回路)24は、第1周辺画素の信号同士のレベルを比較する。信号レベル比較回路24は、信号レベルの順に応じて並び替えられた第1周辺画素の信号を、キズ判定回路27とキズ補正回路28とへ出力する。
信号レベル比較回路(第2信号レベル比較回路)26は、第2周辺画素の信号同士のレベルを比較する。信号レベル比較回路26は、信号レベルの順に応じて並び替えられた第2周辺画素の信号を、キズ判定回路27へ出力する。
信号レベル比較回路(第3信号レベル比較回路)25は、第3周辺画素の信号同士のレベルを比較する。信号レベル比較回路25は、信号レベルの順に応じて並び替えられた第3周辺画素の信号を、キズ判定回路27へ出力する。
キズ判定回路27は、画素抽出回路23からの対象画素の信号と、信号レベル比較回路24,25,26からの周辺画素の信号とに応じて、対象画素についてのキズ判定を実施する。キズ判定回路27は、キズ判定の結果に応じて、白キズフラグ(Wf)及び黒キズフラグ(Bf)を出力する。
白キズフラグは、対象画素が白キズであるとするキズ判定の結果を表すフラグである。白キズは、画素の機能が正常である場合に比べて高い信号レベルを示すキズとする。黒キズフラグは、対象画素が黒キズであるとするキズ判定の結果を表すフラグである。黒キズは、画素の機能が正常である場合に比べて低い信号レベルを示すキズとする。
キズ補正回路28は、キズ判定回路27におけるキズ判定の結果に応じて、対象画素についてのキズ補正を実施する。キズ補正回路28は、キズ判定回路27から白キズフラグの入力があった場合、対象画素の白キズを補正する。キズ補正回路28は、キズ判定回路27から黒キズフラグの入力があった場合、対象画素の黒キズを補正する。
ノイズ低減回路29は、キズ補正処理ブロック20からの信号に、ノイズ低減処理を施す。ノイズ低減回路29は、ノイズ低減処理として、例えば、二次元メジアンフィルタ処理によるランダムノイズの補正を実施する。
逆γ補正回路30は、ノイズ低減回路29からの信号の逆γ処理を実施する。信号処理回路11は、逆γ補正回路30での逆γ処理を経た信号を出力する。なお、プリγ補正回路21は、γ補正処理により、黒レベルの伸張と白レベルの圧縮とを行う。プリγ補正回路21は、かかるγ補正処理によって、信号処理回路11へ入力された信号を、黒キズを見つけ易い状態としてキズ補正処理ブロック20へ供給する。逆γ補正回路30は、キズ補正処理ブロック20からの信号に対する逆γ処理によって、γ補正処理による黒レベルの伸張と白レベルの圧縮とを元に戻す。
例えば対象画素がR画素である場合、画素抽出回路23は、対象画素であるRcの信号(Rc)を、キズ判定回路27とキズ補正回路28とへ出力する。信号レベル比較回路24は、第1周辺画素であるRd0〜7の信号同士のレベルを比較する。信号レベル比較回路24は、かかる8個の信号をレベルの大きい順に並べ替える。
信号レベル比較回路24は、並べ替え後の1番目の信号(Rd_b1)をキズ判定回路27へ出力する。Rd_b1は、Rd0〜7のうち、信号レベルが最上位である第1周辺画素の信号である。信号レベル比較回路24は、並び替え後の8番目の信号(Rd_s1)をキズ判定回路27へ出力する。Rd_s1は、Rd0〜7のうち、信号レベルが最下位である第1周辺画素の信号である。さらに、信号レベル比較回路24は、キズ補正における置き換えのための信号として、例えば、並び替え後の4番目の信号(Rd_b4)と5番目の信号(Rd_s4)をキズ補正回路28へ出力する。
信号レベル比較回路25は、第3周辺画素であるRe0〜7の信号同士のレベルを比較する。信号レベル比較回路25は、かかる8個の信号をレベルの大きい順に並べ替える。信号レベル比較回路25は、並べ替え後の1番目の信号(Re_b1)をキズ判定回路27へ出力する。Re_b1は、Re0〜7のうち信号レベルが最上位である第3周辺画素の信号である。信号レベル比較回路25は、並べ替え後の8番目の信号(Re_s1)をキズ判定回路27へ出力する。Re_s1は、Re0〜7のうち信号レベルが最下位である第3周辺画素の信号である。
信号レベル比較回路26は、第2周辺画素であるRf0〜7の信号同士のレベルを比較する。信号レベル比較回路26は、かかる8個の信号をレベルの大きい順に並べ替える。信号レベル比較回路26は、並べ替え後の1番目の信号(Rf_b1)をキズ判定回路27へ出力する。Rf_b1は、Rf0〜7のうち信号レベルが最上位である第2周辺画素の信号である。信号レベル比較回路26は、並べ替え後の8番目の信号(Rf_s1)をキズ判定回路27へ出力する。Rf_s1は、Rf0〜7のうち信号レベルが最下位である第2周辺画素の信号である。
キズ判定回路27は、以下の式(1)から(5)が全て成立する場合に、対象画素が白キズであると判定する。対象画素が白キズであると判定すると、キズ判定回路27は、白キズフラグ(Wf)をアサートする。
Rc>Re_b1+Rslv31 (1)
Rc>Rf_b1+Rslv32 (2)
Rc>Rd_b1+Rslv33 (3)
Rd_b1−Rd_s1<EVslv37 (4)
Re_b1−Re_s1<EVslv38 (5)
ここで、Rslv31,Rslv32,Rslv33,EVslv37,EVslv38は、判定スライスレベルとする。各判定スライスレベルは、パラメータとして任意の値が設定される。信号処理回路11は、あらかじめ設定されたRslv31,Rslv32,Rslv33,EVslv37,EVslv38を保持する。
式(1)から(3)は、対象画素の信号レベルが、第1、第2及び第3周辺画素のそれぞれにおける最上位の信号レベルに判定スライスレベルを加算したレベルより大きいことを、白キズ判定の条件としたものである。
式(4)は、第1周辺画素におけるコントラストが判定スライスレベル未満であることを、白キズ判定の条件としたものである。キズ判定回路27は、式(1)から(3)が成立しても式(4)が成立しなければ、対象画素に絵柄成分が存在するものと判断する。
式(5)は、第3周辺画素におけるコントラストが判定スライスレベル未満であることを、白キズ判定の条件としたものである。キズ判定回路27は、式(1)から(3)が成立しても式(5)が成立しない場合、対象画素に絵柄成分が存在するものと判断する。
キズ判定回路27から白キズフラグ(Wf)がアサートされた場合、キズ補正回路28は、対象画素の信号(Rc)の値を、信号レベル比較回路24からのRd_b4の値と置き換える。なお、キズ補正回路28は、白キズであると判定された対象画素の信号の値を、Rd_b4以外の信号の値と置き換えることとしても良い。
キズ判定回路27は、以下の式(6)から(10)が全て成立する場合に、対象画素が黒キズであると判定する。対象画素が黒キズであると判定すると、キズ判定回路27は、黒キズフラグ(Bf)をアサートする。
Rc<Re_s1−Rslv34 (6)
Rc<Rf_s1−Rslv35 (7)
Rc<Rd_s1−Rslv36 (8)
Rd_b1−Rd_s1<EVslv37 (9)
Re_b1−Re_s1<EVslv38 (10)
ここで、Rslv34,Rslv35,Rslv36は、判定スライスレベルとする。各判定スライスレベルは、パラメータとして任意の値が設定される。信号処理回路11は、あらかじめ設定されたRslv34,Rslv35,Rslv36を保持する。式(9)には、式(4)と共通のEVslv37が使用される。式(10)には、式(5)と共通のEVslv38が使用される。
式(6)から(8)は、対象画素の信号レベルが、第1、第2及び第3周辺画素のそれぞれにおける最下位の信号レベルから判定スライスレベルを差し引いたレベルより小さいことを、黒キズ判定の条件としたものである。
式(9)は、第1周辺画素におけるコントラストが判定スライスレベル未満であることを、黒キズ判定の条件としたものである。キズ判定回路27は、式(6)から(8)が成立しても式(9)が成立しなければ、対象画素に絵柄成分が存在するものと判断する。
式(10)は、第3周辺画素におけるコントラストが判定スライスレベル未満であることを、黒キズ判定の条件としたものである。キズ判定回路27は、式(6)から(8)が成立しても式(10)が成立しなければ、対象画素に絵柄成分が存在するものと判断する。
キズ判定回路27から黒キズフラグ(Bf)がアサートされた場合、キズ補正回路28は、対象画素の信号(Rc)の値を、信号レベル比較回路24からのRd_s4の値と置き換える。なお、キズ補正回路28は、黒キズであると判定された対象画素の信号の値を、Rd_s4以外の信号の値と置き換えることとしても良い。
なお、キズ判定回路27から白キズフラグ(Wf)及び黒キズフラグ(Bf)のいずれもアサートされない場合、キズ補正回路28は、キズ補正を実施せず、対象画素の信号(Rc)を通過させる。
第1の実施形態によると、信号処理回路11は、上記の式(4)及び(9)により、垂直、水平及び斜めの8個の方角について対象画素が絵柄成分に含まれないことをキズ判定回路27で確認する。さらに、信号処理回路11は、上記の式(5)及び(10)により、垂直、水平及び斜めの各方角のさらに中間の方角について、対象画素が絵柄成分に含まれないことをキズ判定回路27で確認する。
信号処理回路11は、対象画素から1つの画素を隔てた各第1周辺画素への8個の方向のみならず、さらにその中間の8個の方向についても絵柄成分が検出されない場合に、キズ補正を実施する。信号処理回路11は、さまざまな絵柄成分が存在し得るいずれの被写体像についても、高精度なキズ判定を実施することができる。また、対象画素から1つの画素を隔てた位置の第1周辺画素のみならず、さらに第2周辺画素及び第3周辺画素をキズ判定において参照することで、高精度なキズ判定を実施することができる。信号処理回路11は、高精度なキズ判定が可能となることで、正確なキズ補正を実施することができる。これにより、固体撮像装置5は、正確なキズ補正によって、高品質な画像を得ることができるという効果を奏する。
なお、第1の実施形態におけるキズ補正は、キズである画素が画素ブロック内に1つ以下であることを前提として実施されるものとする。信号処理回路11は、対象画素がキズであれば、第1、第2及び第3周辺画素のいずれにもキズが存在しない場合に、対象画素について効果的なキズ補正を実施し得る。
(第2の実施形態)
図7は、第2の実施形態に係る固体撮像装置に含まれている信号処理回路の構成を示すブロック図である。本実施形態の信号処理回路40は、第1の実施形態の固体撮像装置5において、信号処理回路11に代えて設けられる。第1の実施形態と同一の部分には同一の符号を付し、重複する説明を適宜省略する。ここでは、信号処理回路40のうち、キズ補正、ガンマ補正、ノイズ低減のための各構成を示すこととし、その他の処理のための構成を省略している。
キズ補正処理ブロック41は、画素抽出回路23、信号レベル比較回路24,25,26、キズ判定回路42及びキズ補正回路28を備える。キズ判定回路42は、画素抽出回路23からの対象画素の信号と、信号レベル比較回路24,25,26からの周辺画素の信号とに応じて、対象画素についてのキズ判定を実施する。
例えば、図5に示すように対象画素がR画素である場合、画素抽出回路23は、対象画素であるRcの信号(Rc)を、キズ判定回路42とキズ補正回路28とへ出力する。信号レベル比較回路24は、第1周辺画素であるRd0〜7の信号同士のレベルを比較する。信号レベル比較回路24は、かかる8個の信号をレベルの大きい順に並べ替える。
信号レベル比較回路24は、並べ替え後の1番目の信号(Rd_b1)と8番目の信号(Rd_s1)を、キズ判定回路42へ出力する。さらに、信号レベル比較回路24は、キズ補正における置き換えのための信号として、例えば、Rd_b1とRd_s1とをキズ補正回路28へ出力する。
信号レベル比較回路25は、第3周辺画素であるRe0〜7の信号同士のレベルを比較する。信号レベル比較回路25は、かかる8個の信号をレベルの大きい順に並べ替える。信号レベル比較回路25は、並べ替え後の1番目の信号(Re_b1)、2番目の信号(Re_b2)、7番目の信号(Re_s2)及び8番目の信号(Re_s1)を、キズ判定回路42へ出力する。Re_b2は、Re0〜7のうち信号レベルが最上位に次ぐ上位2位の第3周辺画素の信号である。Re_s2は、Re0〜7のうち信号レベルが最下位に次ぐ下位2位の第3周辺画素の信号である。
信号レベル比較回路26は、第2周辺画素であるRf0〜7の信号同士のレベルを比較する。信号レベル比較回路26は、かかる8個の信号をレベルの大きい順に並べ替える。信号レベル比較回路26は、並べ替え後の2番目の信号(Rf_b2)と7番目の信号(Rf_s2)を、キズ判定回路42へ出力する。Rf_b2は、Rf0〜7のうち信号レベルが最上位に次ぐ上位2位の第2周辺画素の信号である。Rf_s2は、Rf0〜7のうち信号レベルが最下位に次ぐ下位2位の第2周辺画素の信号である。
キズ判定回路42は、以下の式(11)から(15)が全て成立する場合に、対象画素が白キズであると判定する。対象画素が白キズであると判定すると、キズ判定回路42は、白キズフラグ(Wf)をアサートする。
Rc>Rd_b1+Rslv51 (11)
Rc>Re_b2+Rslv52 (12)
Rc>Rf_b2+Rslv53 (13)
Rd_b1−Rd_s1<EVslv57 (14)
Re_b1−Re_s1<EVslv58 (15)
ここで、Rslv51,Rslv52,Rslv53,EVslv57,EVslv58は、判定スライスレベルとする。各判定スライスレベルは、パラメータとして任意の値が設定される。信号処理回路40は、あらかじめ設定されたRslv51,Rslv52,Rslv53,EVslv57,EVslv58を保持する。
なお、式(12)は、第3周辺画素における上位2位の信号レベルに判定スライスレベルが加算されたレベルより対象画素の信号レベルが大きいことを、白キズ判定の条件としたものである。式(13)は、第2周辺画素における上位2位の信号レベルに判定スライスレベルが加算されたレベルより対象画素の信号レベルが大きいことを、白キズ判定の条件としたものである。
キズ判定回路42から白キズフラグ(Wf)がアサートされた場合、キズ補正回路28は、対象画素の信号(Rc)の値を、信号レベル比較回路24からのRd_b1の値と置き換える。なお、キズ補正回路28は、白キズであると判定された対象画素の信号の値を、Rd_b1以外の信号の値と置き換えることとしても良い。例えば、キズ補正回路28は、対象画素の信号の値を、第1の実施形態と同様にRd_b4の値と置き換えることとしても良い。
キズ判定回路42は、以下の式(16)から(20)が全て成立する場合に、対象画素が黒キズであると判定する。対象画素が黒キズであると判定すると、キズ判定回路42は、黒キズフラグ(Bf)をアサートする。
Rc<Rd_s1−Rslv54 (16)
Rc<Re_s2−Rslv55 (17)
Rc<Rf_s2−Rslv56 (18)
Rd_b1−Rd_s1<EVslv57 (19)
Re_b1−Re_s1<EVslv58 (20)
ここで、Rslv54,Rslv55,Rslv56は、判定スライスレベルとする。各判定スライスレベルは、パラメータとして任意の値が設定される。信号処理回路11は、あらかじめ設定されたRslv54,Rslv55,Rslv56を保持する。式(19)には、式(14)と共通のEVslv57が使用される。式(20)には、式(15)と共通のEVslv58が使用される。
なお、式(17)は、第3周辺画素における下位2位の信号レベルから判定スライスレベルが差し引かれたレベルより対象画素の信号レベルが小さいことを、黒キズ判定の条件としたものである。式(18)は、第2周辺画素における下位2位の信号レベルから判定スライスレベルが差し引かれたレベルより対象画素の信号レベルが小さいことを、黒キズ判定の条件としたものである。
キズ判定回路42から黒キズフラグ(Bf)がアサートされた場合、キズ補正回路28は、対象画素の信号(Rc)の値を、信号レベル比較回路24からのRd_s1の値と置き換える。なお、キズ補正回路28は、黒キズであると判定された対象画素の信号の値を、Rd_s1以外の信号の値と置き換えることとしても良い。例えば、キズ補正回路28は、対象画素の信号の値を、第1の実施形態と同様にRd_s4の値と置き換えることとしても良い。
なお、キズ判定回路42から白キズフラグ(Wf)及び黒キズフラグ(Bf)のいずれもアサートされない場合、キズ補正回路28は、キズ補正を実施せず、対象画素の信号(Rc)を通過させる。
第2の実施形態においても、信号処理回路40は、さまざまな絵柄成分が存在し得るいずれの被写体像についても、高精度なキズ判定を可能とし、正確なキズ補正を実施することができる。これにより、固体撮像装置5は、正確なキズ補正によって、高品質な画像を得ることができるという効果を奏する。
第2の実施形態におけるキズ補正は、キズである画素が、対象画素以外に、第2周辺画素の中に1つ以下、及び第3周辺画素の中に1つ以下であることを前提として実施されるものとする。信号処理回路40は、対象画素がキズであれば、第1周辺画素にはキズが存在せず、かつ第2周辺画素の中及び第3周辺画素の中のそれぞれにおけるキズが1つ以下である場合に、対象画素について効果的なキズ補正を実施し得る。
第2の実施形態によれば、信号処理回路40は、対象画素のみならず第2及び第3周辺画素にキズが存在する状況においても、キズ補正を実施できる。信号処理回路40は、キズ補正の前提として画素ブロック内に許容されるキズの画素が1つとされる場合に比べて、キズの分布についての条件を緩和できる。例えば、固体撮像装置5は、製造時の欠陥検査における規格を緩和可能とすることで、歩留まりを高めることができる。
(第3の実施形態)
図8は、第3の実施形態に係る固体撮像装置に含まれている信号処理回路の構成を示すブロック図である。本実施形態の信号処理回路60は、第1の実施形態の固体撮像装置5において、信号処理回路11に代えて設けられる。第1の実施形態と同一の部分には同一の符号を付し、重複する説明を適宜省略する。ここでは、信号処理回路60のうち、キズ補正、ガンマ補正、ノイズ低減のための各構成を示すこととし、その他の処理のための構成を省略している。
キズ補正処理ブロック61は、画素抽出回路23、信号レベル比較回路24,25,26、キズ判定回路62及びキズ補正回路28を備える。キズ判定回路62は、画素抽出回路23からの対象画素の信号と、信号レベル比較回路24,25,26からの周辺画素の信号とに応じて、対象画素についてのキズ判定を実施する。
例えば、図5に示すように対象画素がR画素である場合、画素抽出回路23は、対象画素であるRcの信号(Rc)を、キズ判定回路62とキズ補正回路28とへ出力する。信号レベル比較回路24は、第1周辺画素であるRd0〜7の信号同士のレベルを比較する。信号レベル比較回路24は、かかる8個の信号をレベルの大きい順に並べ替える。
信号レベル比較回路24は、並べ替え後の1番目の信号(Rd_b1)、2番目の信号(Rd_b2)、7番目の信号(Rd_s2)及び8番目の信号(Rd_s1)を、キズ判定回路62へ出力する。Rd_b2は、Rd0〜7のうち信号レベルが最上位に次ぐ上位2位の第1周辺画素の信号である。Rd_s2は、Rd0〜7のうち信号レベルが最下位に次ぐ下位2位の第1周辺画素の信号である。さらに、信号レベル比較回路24は、キズ補正における置き換えのための信号として、例えば、Rd_b2とRd_s2とをキズ補正回路28へ出力する。
信号レベル比較回路25は、第3周辺画素であるRe0〜7の信号同士のレベルを比較する。信号レベル比較回路25は、かかる8個の信号をレベルの大きい順に並べ替える。信号レベル比較回路25は、並べ替え後の1番目の信号(Re_b1)、2番目の信号(Re_b2)、7番目の信号(Re_s2)及び8番目の信号(Re_s1)を、キズ判定回路62へ出力する。
信号レベル比較回路26は、第2周辺画素であるRf0〜7の信号同士のレベルを比較する。信号レベル比較回路26は、かかる8個の信号をレベルの大きい順に並べ替える。信号レベル比較回路26は、並べ替え後の2番目の信号(Rf_b2)と7番目の信号(Rf_s2)を、キズ判定回路62へ出力する。
キズ判定回路62は、以下の式(21)から(25)が全て成立する場合に、対象画素が白キズであると判定する。対象画素が白キズであると判定すると、キズ判定回路62は、白キズフラグ(Wf)をアサートする。
Rc>Re_b2+Rslv71 (21)
Rc>Rf_b2+Rslv72 (22)
Rc>Rd_b2+Rslv73 (23)
Rd_b1−Rd_s1<EVslv77 (24)
Re_b1−Re_s1<EVslv78 (25)
ここで、Rslv71,Rslv72,Rslv73,EVslv77,EVslv78は、判定スライスレベルとする。各判定スライスレベルは、パラメータとして任意の値が設定される。信号処理回路60は、あらかじめ設定されたRslv71,Rslv72,Rslv73,EVslv77,EVslv78を保持する。
なお、式(23)は、第1周辺画素における上位2位の信号レベルに判定スライスレベルが加算されたレベルより対象画素の信号レベルが大きいことを、白キズ判定の条件としたものである。
キズ判定回路62から白キズフラグ(Wf)がアサートされた場合、キズ補正回路28は、対象画素の信号(Rc)の値を、信号レベル比較回路24からのRd_b2の値と置き換える。なお、キズ補正回路28は、白キズであると判定された対象画素の信号の値を、Rd_b2以外の信号の値と置き換えることとしても良い。
例えば、キズ補正回路28は、対象画素の信号の値を、第1の実施形態と同様にRd_b4の値と置き換えることとしても良い。なお、第3の実施形態では、Rd_b1の画素が白キズである可能性があることから、キズ補正回路28は、対象画素への置き換えに、Rd_b1以外の信号を使用する。
キズ判定回路62は、以下の式(26)から(30)が全て成立する場合に、対象画素が黒キズであると判定する。対象画素が黒キズであると判定すると、キズ判定回路62は、黒キズフラグ(Bf)をアサートする。
Rc<Re_s2−Rslv74 (26)
Rc<Rf_s2−Rslv75 (27)
Rc<Rd_s2−Rslv76 (28)
Rd_b1−Rd_s1<EVslv77 (29)
Re_b1−Re_s1<EVslv78 (30)
ここで、Rslv74,Rslv75,Rslv76は、判定スライスレベルとする。各判定スライスレベルは、パラメータとして任意の値が設定される。信号処理回路60は、あらかじめ設定されたRslv74,Rslv75,Rslv76を保持する。式(29)には、式(24)と共通のEVslv77が使用される。式(30)には、式(25)と共通のEVslv78が使用される。
なお、式(28)は、第1周辺画素における下位2位の信号レベルから判定スライスレベルを差し引いたレベルより対象画素の信号レベルが小さいことを、黒キズ判定の条件としたものである。
キズ判定回路62から黒キズフラグ(bf)がアサートされた場合、キズ補正回路28は、対象画素の信号(Rc)の値を、信号レベル比較回路24からのRd_s2の値と置き換える。なお、キズ補正回路28は、黒キズであると判定された対象画素の信号の値を、Rd_s2以外の信号の値と置き換えることとしても良い。例えば、キズ補正回路28は、対象画素の信号の値を、第1の実施形態と同様にRd_s4の値と置き換えることとしても良い。なお、第3の実施形態では、Rd_s1の画素が黒キズである可能性があることから、キズ補正回路28は、対象画素への置き換えに、Rd_s1以外の信号を使用する。
なお、キズ判定回路62から白キズフラグ(Wf)及び黒キズフラグ(Bf)のいずれもアサートされない場合、キズ補正回路28は、キズ補正を実施せず、対象画素の信号(Rc)を通過させる。
第3の実施形態においても、信号処理回路60は、さまざまな絵柄成分が存在し得るいずれの被写体像についても、高精度なキズ判定を可能とし、正確なキズ補正を実施することができる。これにより、固体撮像装置5は、正確なキズ補正によって、高品質な画像を得ることができるという効果を奏する。
第3の実施形態におけるキズ補正は、キズである画素が、対象画素以外に、第1周辺画素の中に1つ以下、第2周辺画素の中に1つ以下、及び第3周辺画素の中に1つ以下であることを前提として実施されるものとする。信号処理回路60は、対象画素がキズであれば、第1周辺画素の中、第2周辺画素の中及び第3周辺画素の中のそれぞれにおけるキズが1つ以下である場合に、対象画素について効果的なキズ補正を実施し得る。
第3の実施形態によれば、信号処理回路60は、対象画素のみならず第1、第2及び第3周辺画素にキズが存在する状況においても、キズ補正を実施できる。信号処理回路60は、キズ補正の前提として画素ブロック内に許容されるキズの画素が1つとされる場合に比べて、キズの分布についての条件を緩和できる。例えば、固体撮像装置5は、製造時の欠陥検査における規格を緩和可能とすることで、歩留まりを高めることができる。
(第4の実施形態)
図9は、第4の実施形態に係る固体撮像装置に含まれている信号処理回路の構成を示すブロック図である。本実施形態の信号処理回路80は、第1の実施形態の固体撮像装置5において、信号処理回路11に代えて設けられる。第1の実施形態と同一の部分には同一の符号を付し、重複する説明を適宜省略する。ここでは、信号処理回路80のうち、キズ補正、ガンマ補正、ノイズ低減のための各構成を示すこととし、その他の処理のための構成を省略している。
キズ補正処理ブロック81は、画素抽出回路23、信号レベル比較回路24,25,26、キズ判定回路82及びキズ補正回路28を備える。キズ判定回路82は、画素抽出回路23からの対象画素の信号と、信号レベル比較回路24,25,26からの周辺画素の信号とに応じて、対象画素についてのキズ判定を実施する。
例えば、図5に示すように対象画素がR画素である場合、画素抽出回路23は、対象画素であるRcの信号(Rc)を、キズ判定回路82とキズ補正回路28とへ出力する。信号レベル比較回路24は、第1周辺画素であるRd0〜7の信号同士のレベルを比較する。信号レベル比較回路24は、かかる8個の信号をレベルの大きい順に並べ替える。
信号レベル比較回路24は、並べ替え後の1番目の信号(Rd_b1)、2番目の信号(Rd_b2)、7番目の信号(Rd_s2)及び8番目の信号(Rd_s1)を、キズ判定回路82へ出力する。信号レベル比較回路24は、キズ補正における置き換えのための信号として、例えば、Rd_b2とRd_s2とをキズ補正回路28へ出力する。さらに、信号レベル比較回路24は、第1周辺画素であるRd0〜7の各信号(Rd0〜7)を、キズ判定回路82へ出力する。
信号レベル比較回路25は、第3周辺画素であるRe0〜7の信号同士のレベルを比較する。信号レベル比較回路25は、かかる8個の信号をレベルの大きい順に並べ替える。信号レベル比較回路25は、並べ替え後の1番目の信号(Re_b1)、2番目の信号(Re_b2)、7番目の信号(Re_s2)及び8番目の信号(Re_s1)を、キズ判定回路62へ出力する。さらに、信号レベル比較回路25は、第3周辺画素であるRe0〜7の各信号(Re0〜7)を、キズ判定回路82へ出力する。
信号レベル比較回路26は、第2周辺画素であるRf0〜7の信号同士のレベルを比較する。信号レベル比較回路26は、かかる8個の信号をレベルの大きい順に並べ替える。信号レベル比較回路26は、並べ替え後の2番目の信号(Rf_b2)と7番目の信号(Rf_s2)を、キズ判定回路62へ出力する。さらに、信号レベル比較回路26は、第2周辺画素であるRf0〜7の各信号(Rf0〜7)を、キズ判定回路82へ出力する。
キズ判定回路82は、以下の式(31)から(35)による白キズ判定を実施する。
Rc>Re_b2+Rslv91 (31)
Rc>Rf_b2+Rslv92 (32)
Rc>Rd_b2+Rslv93 (33)
Rd_b1−Rd_s1<EVslv97 (34)
Re_b1−Re_s1<EVslv98 (35)
キズ判定回路82は、上記の式(31)から(35)の全てが成立し、かつ以下の条件(1−1)から(1−8)のいずれかが成立する場合に、対象画素が白キズであると判定する。対象画素が白キズであると判定すると、キズ判定回路82は、白キズフラグ(Wf)をアサートする。
条件(1−1)・・・Rd0>Rd_b2+Rslv93が成立し、かつ、Rc>Re0+Rslv91,Rc>Re2+Rslv91,Rc>Rf0+Rslv92,Rc>Rf1+Rslv92,Rc>Rf3+Rslv92のいずれかが成立する。
条件(1−2)・・・Rd1>Rd_b2+Rslv93が成立し、かつ、Rc>Re0+Rslv91,Rc>Re1+Rslv91, Rc>Rf1+Rslv92のいずれかが成立する。
条件(1−3)・・・Rd2>Rd_b2+Rslv93が成立し、かつ、Rc>Re1+Rslv91,Rc>Re3+Rslv91,Rc>Rf1+Rslv92,Rc>Rf2+Rslv92,Rc>Rf4+Rslv92のいずれかが成立する。
条件(1−4)・・・Rd3>Rd_b2+Rslv93が成立し、かつ、Rc>Re2+Rslv91,Rc>Re4+Rslv91, Rc>Rf3+Rslv92のいずれかが成立する。
条件(1−5)・・・Rd4>Rd_b2+Rslv93が成立し、かつ、Rc>Re3+Rslv91,Rc>Re5+Rslv91, Rc>Rf4+Rslv92のいずれかが成立する。
条件(1−6)・・・Rd5>Rd_b2+Rslv93が成立し、かつ、Rc>Re4+Rslv91,Rc>Re6+Rslv91,Rc>Rf3+Rslv92,Rc>Rf5+Rslv92,Rc>Rf6+Rslv92のいずれかが成立する。
条件(1−7)・・・Rd6>Rd_b2+Rslv93が成立し、かつ、Rc>Re6+Rslv91,Rc>Re7+Rslv91, Rc>Rf6+Rslv92のいずれかが成立する。
条件(1−8)・・・Rd7>Rd_b2+Rslv93が成立し、かつ、Rc>Re5+Rslv91,Rc>Re7+Rslv91,Rc>Rf4+Rslv92,Rc>Rf6+Rslv92,Rc>Rf7+Rslv92のいずれかが成立する。
ここで、Rslv91,Rslv92,Rslv93,EVslv97,EVslv98は、判定スライスレベルとする。各判定スライスレベルは、パラメータとして任意の値が設定される。信号処理回路80は、あらかじめ設定されたRslv91,Rslv92,Rslv93,EVslv97,EVslv98を保持する。
キズ判定回路82は、条件(1−1)から(1−8)において、最上位である第1周辺画素の信号が、上位2位の第1周辺画素の信号と判定スライスレベルとするパラメータとの和より大きい場合に、当該最上位である第1周辺画素が白キズであるものと判断する。この場合において、キズ判定回路82は、当該最上位である第1周辺画素に代えて、第2周辺画素及び第3周辺画素の信号を使用して、対象画素の白キズ判定を実施する。
キズ判定回路82は、当該最上位である第1周辺画素の位置から近い位置にある第2周辺画素及び第3周辺画素を特定する。キズ判定回路82は、最上位である第1周辺画素の位置に応じて特定された第2周辺画素及び第3周辺画素の各信号と、対象画素の信号とを比較した結果に応じた白キズ判定を実施する。
例えば、上記の条件(1−1)によると、第1周辺画素であるRd0が最上位であって、かつその信号(Rd0)が上位2位の信号(Rd_b2)と判定スライスレベル(Rslv93)との和より大きい場合に、キズ判定回路82は、当該Rd0に近い位置にある第2周辺画素Rf0,Rf1,Rf3と、第3周辺画素Re0,Re2を特定する。
キズ判定回路82は、それらの第2周辺画素の各信号(Rf0,Rf1,Rf3)について、判定スライスレベル(Rslv92)が加算されたレベルと、対象画素の信号(Rc)のレベルとを比較する。キズ判定回路82は、それらの第3周辺画素の各信号(Re0,Re2)について、判定スライスレベル(Rslv91)が加算されたレベルと、対象画素の信号(Rc)のレベルとを比較する。これらの比較のいずれかにおいて、対象画素の信号(Rc)のほうが大きい場合に、キズ判定回路82は、対象画素が白キズであるものと判定する。
条件(1−2)〜(1−8)による白キズ判定の手法も、条件(1−1)による白キズ判定の手法と同様であるものとする。このようにして、キズ判定回路82は、キズとみなした第1周辺画素を除外して、対象画素の白キズ判定を実施する。
キズ判定回路82から白キズフラグ(Wf)がアサートされた場合、キズ補正回路28は、対象画素の信号(Rc)の値を、信号レベル比較回路24からのRd_b2の値と置き換える。なお、キズ補正回路28は、白キズであると判定された対象画素の信号の値を、Rd_b2以外の信号の値と置き換えることとしても良い。
例えば、キズ補正回路28は、対象画素の信号の値を、第1の実施形態と同様にRd_b4の値と置き換えることとしても良い。なお、第4の実施形態では、Rd_b1の画素が白キズである可能性があることから、キズ補正回路28は、対象画素への置き換えに、Rd_b1以外の信号を使用する。
キズ判定回路82は、以下の式(36)から(40)による黒キズ判定を実施する。
Rc<Re_s2−Rslv94 (36)
Rc<Rf_s2−Rslv95 (37)
Rc<Rd_s2−Rslv96 (38)
Rd_b1−Rd_s1<EVslv97 (39)
Re_b1−Re_s1<EVslv98 (40)
キズ判定回路82は、上記の式(36)から(40)の全てが成立し、かつ以下の条件(2−1)から(2−8)のいずれかが成立する場合に、対象画素が黒キズであると判定する。対象画素が黒キズであると判定すると、キズ判定回路82は、黒キズフラグ(Bf)をアサートする。
条件(2−1)・・・Rd0<Rd_s2−Rslv96が成立し、かつ、Rc<Re0−Rslv94,Rc<Re2−Rslv94,Rc<Rf0−Rslv95,Rc<Rf1−Rslv95,Rc<Rf3−Rslv95のいずれかが成立する。
条件(2−2)・・・Rd1<Rd_s2−Rslv96が成立し、かつ、Rc<Re0−Rslv94,Rc<Re1−Rslv94,Rc<Rf1−Rslv95のいずれかが成立する。
条件(2−3)・・・Rd2<Rd_s2−Rslv96が成立し、かつ、Rc<Re1−Rslv94,Rc<Re3−Rslv94,Rc<Rf1−Rslv95,Rc<Rf2−Rslv95,Rc<Rf4−Rslv95のいずれかが成立する。
条件(2−4)・・・Rd3<Rd_s2−Rslv96が成立し、かつ、Rc<Re2−Rslv94,Rc<Re4−Rslv94,Rc<Rf3−Rslv95のいずれかが成立する。
条件(2−5)・・・Rd4<Rd_s2−Rslv96が成立し、かつ、Rc<Re3−Rslv94,Rc<Re5−Rslv94,Rc<Rf4−Rslv95のいずれかが成立する。
条件(2−6)・・・Rd5<Rd_s2−Rslv96が成立し、かつ、Rc<Re4−Rslv94,Rc<Re6−Rslv94,Rc<Rf3−Rslv95,Rc<Rf5−Rslv95,Rc<Rf6−Rslv95のいずれかが成立する。
条件(2−7)・・・Rd6<Rd_s2−Rslv96が成立し、かつ、Rc<Re6−Rslv94,Rc<Re7−Rslv94,Rc<Rf6−Rslv95のいずれかが成立する。
条件(2−8)・・・Rd7<Rd_s2−Rslv96が成立し、かつ、Rc<Re5−Rslv94,Rc<Re7−Rslv94,Rc<Rf4−Rslv95,Rc<Rf6−Rslv95,Rc<Rf7−Rslv95のいずれかが成立する。
ここで、Rslv94,Rslv95,Rslv96は、判定スライスレベルとする。各判定スライスレベルは、パラメータとして任意の値が設定される。信号処理回路80は、あらかじめ設定されたRslv94,Rslv95,Rslv96を保持する。式(39)には、式(34)と共通のEVslv97が使用される。式(40)には、式(35)と共通のEVslv98が使用される。
キズ判定回路82は、条件(2−1)から(2−8)において、最下位である第1周辺画素の信号が、下位2位の第1周辺画素の信号と判定スライスレベルとするパラメータとの差分に満たない場合に、当該最下位である第1周辺画素が黒キズであるものと判断する。この場合において、キズ判定回路82は、当該最下位である第1周辺画素に代えて、第2周辺画素及び第3周辺画素の信号を使用して、対象画素の黒キズ判定を実施する。
例えば、上記の条件(2−1)によると、第1周辺画素であるRd0が最下位であって、かつその信号(Rd0)が下位2位の信号(Rd_s2)と判定スライスレベル(Rslv96)との差分より小さい場合に、キズ判定回路82は、当該Rd0に近い位置にある第2周辺画素Rf0,Rf1,Rf3と、第3周辺画素Re0,Re2を特定する。
キズ判定回路82は、それらの第2周辺画素の各信号(Rf0,Rf1,Rf3)について、判定スライスレベル(Rslv95)が差し引かれたレベルと、対象画素の信号(Rc)のレベルとを比較する。キズ判定回路82は、それらの第3周辺画素の各信号(Re0,Re2)について、判定スライスレベル(Rslv94)が差し引かれたレベルと、対象画素の信号(Rc)のレベルとを比較する。これらの比較のいずれかにおいて、対象画素の信号(Rc)のほうが小さい場合に、キズ判定回路82は、対象画素が黒キズであるものと判定する。
条件(2−2)〜(2−8)による黒キズ判定の手法も、条件(2−1)による黒キズ判定の手法と同様であるものとする。このようにして、キズ判定回路82は、キズとみなした第1周辺画素を除外して、対象画素の黒キズ判定を実施する。
キズ判定回路82から黒キズフラグ(Bf)がアサートされた場合、キズ補正回路28は、対象画素の信号(Rc)の値を、信号レベル比較回路24からのRd_s2の値と置き換える。なお、キズ補正回路28は、黒キズであると判定された対象画素の信号の値を、Rd_s2以外の信号の値と置き換えることとしても良い。
例えば、キズ補正回路28は、対象画素の信号の値を、第1の実施形態と同様にRd_s4の値と置き換えることとしても良い。なお、第4の実施形態では、Rd_s1の画素が黒キズである可能性があることから、キズ補正回路28は、対象画素への置き換えに、Rd_s1以外の信号を使用する。
第4の実施形態においても、信号処理回路80は、さまざまな絵柄成分が存在し得るいずれの被写体像についても、高精度なキズ判定を可能とし、正確なキズ補正を実施することができる。これにより、固体撮像装置5は、正確なキズ補正によって、高品質な画像を得ることができるという効果を奏する。
第4の実施形態におけるキズ補正は、キズである画素が、対象画素以外に、第1周辺画素の中に1つ以下、第2周辺画素の中に1つ以下、及び第3周辺画素の中に1つ以下であることを前提として実施されるものとする。信号処理回路80は、対象画素がキズであれば、第1周辺画素の中、第2周辺画素の中及び第3周辺画素の中のそれぞれにおけるキズが1つ以下である場合に、対象画素について効果的なキズ補正を実施し得る。
第4の実施形態によれば、信号処理回路80は、対象画素のみならず第1、第2及び第3周辺画素にキズが存在する状況においても、キズ補正を実施できる。信号処理回路80は、キズ補正の前提として画素ブロック内に許容されるキズの画素が1つとされる場合に比べて、キズの分布についての条件を緩和できる。例えば、固体撮像装置5は、製造時の欠陥検査における規格を緩和可能とすることで、歩留まりを高めることができる。
さらに、第4の実施形態によると、キズ判定回路82は、キズであるとみなした第1周辺画素を除外して、当該第1周辺画素の位置に応じて特定された第2周辺画素の信号と第3周辺画素の信号とを、キズ判定に使用する。キズ判定回路82は、キズの影響が除外された高精度なキズ判定を実施することができる。これにより、信号処理回路80は、さらに正確なキズ補正を実施することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
11 信号処理回路、23 画素抽出回路、24,25,26 信号レベル比較回路、27 キズ判定回路、28 キズ補正回路、40 信号処理回路、42 キズ判定回路、60 信号処理回路、62 キズ判定回路、80 信号処理回路、82 キズ判定回路。

Claims (5)

  1. 対象画素を中心とする画素ブロックから、前記対象画素の信号と、前記対象画素と同色用の画素である周辺画素の信号とを抽出する画素抽出回路と、
    前記画素抽出回路で抽出された前記周辺画素の信号同士のレベルを比較し、信号レベルの順に応じて並び替えられた前記周辺画素の信号を出力する信号レベル比較回路と、
    前記対象画素の信号と、前記信号レベル比較回路からの前記周辺画素の信号とに応じて、前記対象画素についてのキズ判定を実施するキズ判定回路と、
    前記キズ判定回路における前記キズ判定の結果に応じて、前記対象画素についてのキズ補正を実施するキズ補正回路と、を有し、
    前記画素抽出回路は、前記対象画素に対し、前記同色用の画素以外の画素を介して並べられている前記周辺画素である第1周辺画素と、前記対象画素から前記第1周辺画素への方向の延長上に位置する前記周辺画素である第2周辺画素と、前記第2周辺画素同士の間に位置する前記周辺画素である第3周辺画素と、の各信号を抽出し、
    前記信号レベル比較回路は、
    前記第1周辺画素の信号同士のレベルを比較し、信号レベルの順に応じて並び替えられた前記第1周辺画素の信号を出力する第1信号レベル比較回路と、
    前記第2周辺画素の信号同士のレベルを比較し、信号レベルの順に応じて並び替えられた前記第2周辺画素の信号を出力する第2信号レベル比較回路と、
    前記第3周辺画素の信号同士のレベルを比較し、信号レベルの順に応じて並び替えられた前記第3周辺画素の信号を出力する第3信号レベル比較回路と、を備え、
    前記第1信号レベル比較回路は、信号レベルが最上位である前記第1周辺画素の信号と、信号レベルが最下位である前記第1周辺画素の信号とを出力し、
    前記第2信号レベル比較回路は、信号レベルが最上位である前記第2周辺画素の信号と、信号レベルが最下位である前記第2周辺画素の信号とを出力し、
    前記第3信号レベル比較回路は、信号レベルが最上位である前記第3周辺画素の信号と、信号レベルが最下位である前記第3周辺画素の信号とを出力し、
    前記キズ判定回路は、
    前記対象画素の信号と、信号レベルが最上位である前記第1周辺画素の信号、前記第2周辺画素の信号、前記第3周辺画素の信号のそれぞれとを比較した結果を基に、前記対象画素についての白キズ判定を実施し、
    前記対象画素の信号と、信号レベルが最下位である前記第1周辺画素の信号、前記第2周辺画素の信号、前記第3周辺画素の信号のそれぞれとを比較した結果を基に、前記対象画素についての黒キズ判定を実施することを特徴とする固体撮像装置。
  2. 対象画素を中心とする画素ブロックから、前記対象画素の信号と、前記対象画素と同色用の画素である周辺画素の信号とを抽出する画素抽出回路と、
    前記画素抽出回路で抽出された前記周辺画素の信号同士のレベルを比較し、信号レベルの順に応じて並び替えられた前記周辺画素の信号を出力する信号レベル比較回路と、
    前記対象画素の信号と、前記信号レベル比較回路からの前記周辺画素の信号とに応じて、前記対象画素についてのキズ判定を実施するキズ判定回路と、
    前記キズ判定回路における前記キズ判定の結果に応じて、前記対象画素についてのキズ補正を実施するキズ補正回路と、を有し、
    前記画素抽出回路は、前記対象画素に対し、前記同色用の画素以外の画素を介して並べられている前記周辺画素である第1周辺画素と、前記対象画素から前記第1周辺画素への方向の延長上に位置する前記周辺画素である第2周辺画素と、前記第2周辺画素同士の間に位置する前記周辺画素である第3周辺画素と、の各信号を抽出し、
    前記信号レベル比較回路は、
    前記第1周辺画素の信号同士のレベルを比較し、信号レベルの順に応じて並び替えられた前記第1周辺画素の信号を出力する第1信号レベル比較回路と、
    前記第2周辺画素の信号同士のレベルを比較し、信号レベルの順に応じて並び替えられた前記第2周辺画素の信号を出力する第2信号レベル比較回路と、
    前記第3周辺画素の信号同士のレベルを比較し、信号レベルの順に応じて並び替えられた前記第3周辺画素の信号を出力する第3信号レベル比較回路と、を備えることを特徴とする固体撮像装置。
  3. 前記第1信号レベル比較回路は、信号レベルが最上位である前記第1周辺画素の信号と、信号レベルが最下位である前記第1周辺画素の信号とを出力し、
    前記第2信号レベル比較回路は、信号レベルが最上位である前記第2周辺画素の信号と、信号レベルが最下位である前記第2周辺画素の信号とを出力し、
    前記第3信号レベル比較回路は、信号レベルが最上位である前記第3周辺画素の信号と、信号レベルが最下位である前記第3周辺画素の信号とを出力し、
    前記キズ判定回路は、
    前記対象画素の信号と、信号レベルが最上位である前記第1周辺画素の信号、前記第2周辺画素の信号、前記第3周辺画素の信号のそれぞれとを比較した結果を基に、前記対象画素についての白キズ判定を実施し、
    前記対象画素の信号と、信号レベルが最下位である前記第1周辺画素の信号、前記第2周辺画素の信号、前記第3周辺画素の信号のそれぞれとを比較した結果を基に、前記対象画素についての黒キズ判定を実施することを特徴とする請求項2に記載の固体撮像装置。
  4. 前記第1信号レベル比較回路は、信号レベルが最上位である前記第1周辺画素の信号または最上位に次ぐ上位2位の前記第1周辺画素の信号と、信号レベルが最下位である前記第1周辺画素の信号または最下位に次ぐ下位2位の前記第1周辺画素の信号とを出力し、
    前記第2信号レベル比較回路は、信号レベルが最上位に次ぐ上位2位の前記第2周辺画素の信号と、信号レベルが最下位に次ぐ下位2位の前記第2周辺画素の信号とを出力し、
    前記第3信号レベル比較回路は、信号レベルが最上位に次ぐ上位2位の前記第3周辺画素の信号と、信号レベルが最下位に次ぐ下位2位の前記第3周辺画素の信号とを出力し、
    前記キズ判定回路は、
    前記対象画素の信号と、信号レベルが最上位である前記第1周辺画素の信号または上位2位の前記第1周辺画素の信号、上位2位の前記第2周辺画素の信号、上位2位の前記第3周辺画素の信号のそれぞれとを比較した結果を基に、前記対象画素についての白キズ判定を実施し、
    前記対象画素の信号と、信号レベルが最下位である前記第1周辺画素の信号または下位2位の前記第1周辺画素の信号、下位2位の前記第2周辺画素の信号、下位2位の前記第3周辺画素の信号のそれぞれとを比較した結果を基に、前記対象画素についての黒キズ判定を実施することを特徴とする請求項2に記載の固体撮像装置。
  5. 前記キズ判定回路は、さらに、
    信号レベルが最上位である前記第1周辺画素の信号が、上位2位の前記第1周辺画素の信号と判定スライスレベルとの和を超えている場合に、当該最上位である前記第1周辺画素の位置に応じて特定された前記第2周辺画素及び前記第3周辺画素の各信号と、前記対象画素の信号とを比較した結果に応じた前記白キズ判定を実施し、
    信号レベルが最下位である前記第1周辺画素の信号が、下位2位の前記第1周辺画素の信号と判定スライスレベルとの差分に満たない場合に、当該最下位である前記第1周辺画素の位置に応じて特定された前記第2周辺画素及び前記第3周辺画素の各信号と、前記対象画素の信号とを比較した結果に応じた前記黒キズ判定を実施することを特徴とする請求項4に記載の固体撮像装置。
JP2013135373A 2013-06-27 2013-06-27 固体撮像装置 Abandoned JP2015012387A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013135373A JP2015012387A (ja) 2013-06-27 2013-06-27 固体撮像装置
US14/170,928 US9007496B2 (en) 2013-06-27 2014-02-03 Solid-state imaging device and camera module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013135373A JP2015012387A (ja) 2013-06-27 2013-06-27 固体撮像装置

Publications (1)

Publication Number Publication Date
JP2015012387A true JP2015012387A (ja) 2015-01-19

Family

ID=52115243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013135373A Abandoned JP2015012387A (ja) 2013-06-27 2013-06-27 固体撮像装置

Country Status (2)

Country Link
US (1) US9007496B2 (ja)
JP (1) JP2015012387A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2555713B (en) * 2016-09-30 2021-03-03 Canon Kk Imaging device, imaging system, moving body, and control method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078821A (ja) * 2001-08-31 2003-03-14 Hitachi Kokusai Electric Inc 撮像装置
US7542082B2 (en) * 2004-03-30 2009-06-02 Canon Kabushiki Kaisha Method and apparatus for correcting a defective pixel
US20090091642A1 (en) * 2007-10-03 2009-04-09 Winbond Electronics Corp. Image defect correction system using directional detection
JP5306081B2 (ja) 2009-07-01 2013-10-02 株式会社東芝 信号処理回路
JP5463871B2 (ja) 2009-11-20 2014-04-09 株式会社ニコン 画像処理装置および電子カメラ
JP5120441B2 (ja) 2009-11-26 2013-01-16 株式会社ニコン 画像処理装置
KR101243363B1 (ko) * 2010-11-12 2013-03-13 에스케이하이닉스 주식회사 불량픽셀 제거 장치 및 방법
JP2012217139A (ja) 2011-03-30 2012-11-08 Sony Corp 画像理装置および方法、並びにプログラム

Also Published As

Publication number Publication date
US9007496B2 (en) 2015-04-14
US20150002706A1 (en) 2015-01-01

Similar Documents

Publication Publication Date Title
US8451350B2 (en) Solid-state imaging device, camera module, and imaging method
US8767095B2 (en) Imaging apparatus, external flash correction method, recording medium, and integrated circuit
US9699384B2 (en) Image signal processing apparatus and a control method thereof, and an image pickup apparatus and a control method thereof
JP5900194B2 (ja) 信号処理装置、信号処理方法、プログラム、固体撮像素子、および電子機器
US9124832B2 (en) Dynamic, local edge preserving defect pixel correction for image sensors
US11659294B2 (en) Image sensor, imaging apparatus, electronic device, image processing system, and signal processing method
JP2012028988A (ja) 画像処理装置
US20170064226A1 (en) Control apparatus, image pickup apparatus, and control method for performing noise correction of imaging signal
US9092845B2 (en) Image processing device with defect correcting circuit and image processing method
US20130240710A1 (en) Imaging apparatus and image sensor thereof
JP2011239067A (ja) 画像処理装置
US20150146046A1 (en) Solid-state imaging device, digital camera, and image processing method
US9497427B2 (en) Method and apparatus for image flare mitigation
US9883123B2 (en) Solid-state imaging device and imaging system using a bit reduction method based on a reduced pixel signal
JP2015012387A (ja) 固体撮像装置
JP2011114473A (ja) 画素欠陥補正装置
US20120218447A1 (en) Image pickup apparatus
JP2011114760A (ja) カメラモジュールの検査方法
JP2002271806A (ja) Ccd撮像素子の画素欠陥信号補正回路
JP2015177256A (ja) 固体撮像装置
JP2015012373A (ja) 固体撮像装置
US20150146034A1 (en) Solid-state imaging device and digital camera
US20150237287A1 (en) Solid-state imaging apparatus and camera system
US20150264330A1 (en) Solid state imaging device and camera system
JP2010050560A (ja) 欠陥画素検出回路、撮像装置及び欠陥画素検出方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150812

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20151102

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20151204