JP2015005551A - 発光素子 - Google Patents

発光素子 Download PDF

Info

Publication number
JP2015005551A
JP2015005551A JP2013128427A JP2013128427A JP2015005551A JP 2015005551 A JP2015005551 A JP 2015005551A JP 2013128427 A JP2013128427 A JP 2013128427A JP 2013128427 A JP2013128427 A JP 2013128427A JP 2015005551 A JP2015005551 A JP 2015005551A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
electrode portion
light emitting
pad electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013128427A
Other languages
English (en)
Other versions
JP6136624B2 (ja
Inventor
石崎 順也
Junya Ishizaki
順也 石崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2013128427A priority Critical patent/JP6136624B2/ja
Priority to PCT/JP2014/002738 priority patent/WO2014203458A1/ja
Priority to TW103118651A priority patent/TWI555240B/zh
Publication of JP2015005551A publication Critical patent/JP2015005551A/ja
Application granted granted Critical
Publication of JP6136624B2 publication Critical patent/JP6136624B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】チップからの光出力効率を維持しつつ、安価かつ電極剥離の発生を抑制できるチップ構造を有する発光素子を提供する。【解決手段】少なくとも第一導電型を有する第一半導体層106と活性層105と第二導電型を有する第二半導体層104がこの順序で形成された発光部120と、第二半導体層104と接するパッド電極部303と第二半導体層104と接するとともにパッド電極部303に接続される細線電極部301とを有する第一電極部とを有する発光素子であって、例えば、第二半導体層104がp型の場合、パッド電極部303が第二半導体層104に対してp型ドーパントとなる金属もn型ドーパントとなる金属も含まないか、又は、第二半導体層104に対してn型ドーパントとなる1種類以上の金属を含み、細線電極部301が第二半導体層104に対してp型ドーパントとなる1種類以上の金属を含む。【選択図】図2

Description

本発明は、化合物半導体発光素子に関し、特にパッド電極部を有する化合物半導体発光素子に関する。
近年、モバイル機器へのLED(発光ダイオード)の採用が行われている。モバイル機器にLEDを組み込むためには小型のモジュールが必要であり、そのために、チップはより少ない容積が必要となる。特にチップ厚さがモジュールの厚さを決定するため、薄いチップを実現する事が容積を減らす鍵となる。
その一方で、薄いチップを作製するためには、デバイス形成後のウエハを薄く削る必要があり、加工に要するコストがチップコストを引き上げる要因になる。また、加工に起因する歩留まり低下の問題もある。さらに、薄い発光素子は電流拡散に十分なエピタキシャル膜厚を設けることができない。
そして、十分な電流拡散が行われない発光素子は、電流が発光素子の一部に集中するため、特に電極直下が発光しやすくなり、EL(Eelectro-luminescence)発光分布が一様にならず、光出力が稼げなくなる。
上記のことを回避するためには、電極直下の電流の集中を回避する事が肝要となる。そのために、特許文献1に示すように、電極直下にSiO等の絶縁物からなるブロック層を設けることが提案されている。
また、特許文献2には、透明導電層を設け、パッド電極中に透明電極層を還元する物質を含む還元電極を設け、かつ、還元電極層下部にブロック層を設けることが記載されている。
特開2012−160665号公報 特開2012−186199号公報
上述したように、モバイル機器へLEDを採用する場合に、電極直下の電流の集中を回避することが望まれており、そのために、特許文献1、特許文献2のような提案がなされている。
しかしながら、発明者らは、以下の問題点があることを見出した。
すなわち、特許文献1に記載されている方法では、電極直下に絶縁物が挿入されているため、電流を電極直下に流さないことには効果があるが、SiOの成膜とパターン形成のためのフォトリソグラフィー工程、エッチング工程と多くの工程を必要とする。
また、ブロック層としてSiOを形成する場合、半導体によるブロック層より、ブロック層自体の材料費は安価である。しかしながら、半導体層とオーミック金属層の界面に合金層を形成していないため、いわゆる接着の状態であり、物理的な力に対しては剥離しやすい。その結果、電極剥離を発生させやすいため、好ましい方法ではない。
剥離を回避するためには、パッド電極部の膜厚そのものは維持するか、又は、厚くする必要があり、コストアップ要因となる。本質的には、パッド電極部と半導体の接触部においては合金層を有することが、電極剥離を防ぐ上で好適である。
剥離の点では、透明導電層とパッド金属部とが合金層を形成する特許文献2は、特許文献1より好ましい構造になっているが、透明導電層の成膜、還元電極層の成膜とフォトリソグラフィー工程、電極パターン形成と、特許文献2は特許文献1より多くの工程を必要とする。
また、ブロック層をエピタキシャル層で設けることは、SiO膜や透明導電膜を設けるよりも、非常に大きなコストアップ要因となるため、安価なチップを作製する上では好ましい方法ではない。
すなわち、電流をパッド電極直下に流さないことに対して、特許文献1及び特許文献2は効果があるが、多くの追加工程を必要とし、電極を形成するためのコストが大きくなり、従来の技術では、発光出力を維持しつつ、チップコストを低減することが難しかった。
本発明は、上記問題点に鑑みてなされたものであって、チップからの光出力を維持しつつ、安価かつ電極剥離の発生を抑制できるチップ構造を有する発光素子を提供することを目的とする。
上記目的を達成するために、本発明は、少なくとも第一導電型を有する第一半導体層と活性層と第二導電型を有する第二半導体層がこの順序で形成された発光部と、前記第二半導体層と接するパッド電極部と前記第二半導体層と接するとともに前記パッド電極部に接続される細線電極部とを有する第一電極部と、第一半導体層側に設けられた第二電極部と、を有する発光素子であって、前記第二半導体層がn型の場合、前記パッド電極部がAl、Ag、Au、Pt、Cu、Ti、Niのいずれか1種類以上の金属を含む1層以上の層構造からなり、前記パッド電極部が前記第二半導体層に対してp型ドーパントとなる金属もn型ドーパントとなる金属も含まないか、又は、前記第二半導体層に対してp型ドーパントとなる1種類以上の金属を含み、前記細線電極部がAl、Ag、Au、Pt、Cu、Ti、Niのいずれか1種類以上の金属を含む1層以上の層構造からなり、前記細線電極部が前記第二半導体層に対してn型ドーパントとなる1種類以上の金属を含み、前記第二半導体層がp型の場合、前記パッド電極部が、Al、Ag、Au、Pt、Cu、Ti、Niのいずれか1種類以上の金属を含む1層以上の層構造からなり、前記パッド電極部が前記第二半導体層に対してp型ドーパントとなる金属もn型ドーパントとなる金属も含まないか、又は、前記第二半導体層に対してn型ドーパントとなる1種類以上の金属を含み、前記細線電極部がAl、Ag、Au、Pt、Cu、Ti、Niのいずれか1種類以上の金属を含む1層以上の層構造からなり、前記細線電極部が前記第二半導体層に対してp型ドーパントとなる1種類以上の金属を含むことを特徴とする発光素子を提供する。
このように、パッド電極部、細線電極部、及び、第二半導体層を上記のような構成とすることで、パッド電極部と第二半導体層との間でオーミック接触とならずに、ショットキー接触となるため、パッド電極部直下の領域は高抵抗となる一方で、細線電極部と第二半導体層の間はオーミック接触となりパッド電極部直下の領域は低抵抗となるので、パッド部直下には電流が流れず、細線電極部にのみ電流が流れるため、細線電極部に電流が集中し、パッド電極直下にブロック層を設けた場合と同等の効果を得ることができ、安価で高輝度な発光素子が実現できる。
ここで、前記第一半導体層の前記活性層と反対側に、厚さが10μm以上の窓層が形成されていることが好ましい。
このような窓層を形成することで、発光部からの光が発光素子の外部により出やすくなるので、より高輝度の発光素子とすることができる。
また、前記第一半導体層と前記窓層との間に、組成調整層を有することが好ましい。
このように、第一半導体層と前記窓層との間に組成調整層を有することで、第一半導体層と窓層の格子定数が異なる場合に、第一半導体層上に結晶性の良好な窓層をエピタキシャル成長させることができる。
ここで、下面に前記第二電極を有する支持基板と、前記支持基板上に設けられ、反射層として機能する接合金属層と、前記接合金属層と前記第一半導体層との間に設けられる誘電体層と、前記誘電体層の一部を貫通し、前記接合金属層及び前記第一半導体層と接する界面電極とをさらに有することができる。
このような構成にすることで、発光部の第一半導体層側に反射層を設けることができるので、さらに高輝度な発光素子が実現できる。
ここで、前記第二半導体層がAlGaInP系の化合物半導体、AlGaInN系の化合物半導体、又はAlGaAs系の化合物半導体からなり、前記第二半導体層に対してp型ドーパントとなる金属はBe、Zn、Mg、Cのいずれかであり、前記第二半導体層に対してn型ドーパントとなる金属は、S、Se、Si、Geのいずれかであるとすることができる。
このように、第二半導体層がAlGaInP系の化合物半導体、AlGaInN系の化合物半導体、又はAlGaAs系の化合物半導体からなる場合に、上記のようなドーパント金属を好適に用いることができる。
ここで、前記パッド電極部の厚さが、前記細線電極部より200nm以上厚く、前記パッド電極部と前記細線電極部の境界部の電極の幅が5μm以上であることが好ましい。
このようなパッド電極部の厚さとすることで、ワイヤーボンディング時の衝撃を吸収できる厚さを確保することができる。
また、上記のようなパッド電極部と細線電極部の境界部の電極の幅とすることで、パッド電極部と細線電極部とを低い抵抗で電気的に接続することができる。
また、前記活性層が(AlGa1−xIn1−yP(0≦x≦1、0.35≦y≦0.65)からなり、前記第一半導体層及び第二半導体層が(AlGa1−xIn1−yP(0≦x≦1、0.35≦y≦0.65)からなるようにすることができる。
また、前記活性層が(AlGa1−xIn1−yN(0≦x≦1、0≦y≦1)からなり、前記第一半導体層及び第二半導体層が(AlGa1−xIn1−yN(0≦x≦1、0≦y≦1)からなるようにすることができる。
さらに、前記活性層が(AlGa1−x)As(0≦x≦1)からなり、前記第一半導体層及び第二半導体層が(AlGa1−x)As(0≦x≦1)又は(AlGa1−xIn1−yP(0≦x≦1、0.35≦y≦0.65)からなるようにすることができる。
このように、発光部の活性層、第一半導体層、及び、第二半導体層として、上記のような材料を好適に用いることができる。
以上のように、本発明によれば、第二半導体層の導電型に応じてパッド電極部及び細線電極部に含まれるドーパント金属を変えることで、パッド電極部直下に流れる電流を抑制する一方で、細線電極部直下に電流を流すようにするとともに、パッド電極部と第二半導体層との界面に合金層を形成できるので、チップからの光出力を維持しつつ、安価かつ電極剥離の発生を抑制できるチップ構造を有する発光素子を実現できる。
本発明の第一の実施形態の発光素子を製造するために用いられるエピタキシャルウェーハの断面図である。 本発明の第一の実施形態の発光素子の概略断面図である。 本発明の第一の実施形態の発光素子の上面図である。 本発明の第一の実施形態の発光素子の下面図である。 本発明の第二の実施形態の発光素子を製造するために用いられるエピタキシャルウェーハの断面図である。 本発明の第二の実施形態の発光素子の製造工程を示す工程断面図である。 本発明の第二の実施形態の発光素子の概略断面図である。 本発明の第二の実施形態の発光素子の上面図である。 比較例1の発光素子の上面図である。 比較例2の発光素子の上面図である。 比較例3の発光素子の上面図である。 比較例4の発光素子の上面図である。 比較例1乃至比較例3の実施例1に対する相対発光出力を示すグラフである。 比較例4の発光素子に対する実施例2の発光素子の発光出力、VF値、発光効率の上昇率を示すグラフである。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
前述のように、モバイル機器へLEDを採用する場合に、電極直下の電流の集中を回避することが望まれている。
電極直下の電流の集中を回避するための様々な技術が提案されているが、多くの追加工程を必要とし、電極を形成するためのコストが大きくなり、従来の技術では、発光出力を維持しつつ、チップコストを低減することが難しかった。
そこで、発明者らは、発光出力を維持しつつ、チップコストを低減できる発光素子について鋭意検討を重ねた。
その結果、第二半導体層の導電型に応じてパッド電極部及び細線電極部に含まれるドーパント金属を変えることで、パッド電極部直下に流れる電流を抑制する一方で、細線電極部直下に電流を流すようにすることができ、さらにパッド電極部と第二半導体層との界面に合金層を形成できるので、発光出力を維持しつつ、チップコストを低減でき、さらに電極剥離の発生を抑制できることを見出し、本発明をなすに至った。
まず、本発明の第一の実施形態の発光素子について、図1乃至図4を用いて説明する。
図1は、本発明の第一の実施形態の発光素子を製造するために用いられるエピタキシャルウェーハの断面図である。
図2は、本発明の第一の実施形態の発光素子の概略断面図である。
図3は、本発明の第一の実施形態の発光素子の上面図(第二半導体層側から見た平面図)である。
図4は、本発明の第一の実施形態の発光素子の下面図(窓層側から見た平面図)である。
図1に示すように、エピタキシャルウェーハ100は、出発基板101上に緩衝層102、エッチング阻止層103を形成し、その後、第二導電型の第二半導体層104、活性層105、第一導電型の第一半導体層106を積層して発光部120を形成する。
例えば、出発基板101がGaAsの場合、発光部の材料は(AlGa1−xIn1−yP(0≦x≦1、0、35≦y≦0.65)、AlGa1−zAs(0≦z≦1)、あるいは、(AlGa1−xIn1−yN(0≦x≦1、0≦y≦1)を選択することができる。
また、出発基板101がGeやZnOの場合、緩衝層102は格子不整が調整される効果が含まれた層となる。
また、活性層105はキャリア閉じ込め効果を出すため、第一半導体層106及び第二半導体層104より小さいバンドギャップを有する組成に調整される。
発光部120上に、エピタキシャル成長によって窓層108を形成する。
出発基板101がGaAsの場合、窓層108は、成長中に基板に不純物を拡散させない材料であれば、どのような材料でも選択可能であるが、活性層105より発した光に対して透明であるGaPAs、GaP、AlGaAs、AlAs、GaPN等が選択可能である。
また、窓層108はその膜厚が厚いほど光取り出し効果が高まるため、厚い方が好ましい。1μm程度の厚さでも光取り出し効果の高まりは期待できるが、後工程のため、10μm以上の厚さで窓層を設けることが好適である。
また、窓層108と第二半導体層106との間で格子定数が著しく異なる場合、組成調整層107を設けたほうが表面ラフネスを抑制するためには効果的であるが、組成調整層107はなくてもよい。
また、第二半導体層104は電流の分散効果を高めるため、二種類以上のドーピング濃度を有する領域を設けることが効果的である。第二半導体層104の出発基板101側の領域から活性層105に接する方向にかけて、一方の層のドーピング濃度が他方の層のドーピング濃度の2倍以上であるような層を2層以上に配することが好適である。
すなわち、低濃度ドーピング層と高濃度ドーピング層との界面で電流が横方向に分散し、高濃度ドーピング層で電流が低抵抗で流れることで、薄膜であっても効果的な電流分散を実現することができる。
前述の低濃度ドーピング層及び高濃度ドーピング層の対を複数組み合わせると、電流分散の効果を一層高めることができる。
また、電流分散の効果が顕著であるのは、低濃度ドーピング層のドーピング濃度が3×1017/cm以下の領域であり、かつ、高濃度ドーピング層のドーピング濃度が6×1017/cm以上の領域である。
電流分散の効果は、ドーピング濃度差による効果であり、低濃度ドーピング層はエピタキシャル層形成時に50nm以上の膜厚を有していればよい。
低濃度ドーピング層が3×1017/cmより高く、高濃度ドーピング層が6×1017/cm未満であっても、低濃度ドーピング層及び高濃度ドーピング層の対を2組以上設ければ、膜厚が厚くなるためにコストアップの要因になるものの、同様の効果が得られる。
窓層108は本実施形態において第一導電型(すなわち、第一半導体層106と同じ導電型)であり、1×1017/cm以上のドーピング濃度を有していることが好適である。
第一半導体層106のドーピング濃度が一様であり、かつ、窓層108の領域のドーピング濃度が1×1017/cm未満になると、電流分散が阻害され、活性層からの発光が均一にならない場合がある。
なお、窓層108の領域のドーピング濃度が1×1017/cm未満である場合には、電流分散を均一にするためには、第二半導体層104の場合と同様に、第一半導体層106は、低濃度と高濃度の二種類のドーピング領域を有することが好ましい。
窓層108を形成した後、図4に示すように、窓層108に接するようにドット状電極401を形成する。
その後出発基板101及び緩衝層102を除去する。例えば、出発基板101がGaAsの場合、アンモニアと過酸化水素水の混合液で除去する。
エッチング阻止層103を例えば、AlInP層とした場合、前述の混合液を用いればエッチングの選択性により、エッチング阻止層103でエッチングが停止する。
出発基板101及び緩衝層102を除去後、エッチング阻止層103を除去し、第二半導体層104を露出させる。
エッチング阻止層103の除去は、例えば、SPM(硫酸過水)液等を用いると選択的な除去が可能である。
その後、図2に示すように、露出させた第二半導体層104上に、Al、Ag、Au、Pt、Cu、Ti、Niのいずれか1種類以上を含む金属からなる1層以上の構造の細線電極部301を形成する。第二導電型(すなわち、第二半導体層104の導電型)がp型の場合、細線電極部301はBe、Zn、Mg、Cのいずれか1種類以上の金属(すなわち、第二半導体層104に対してp型ドーパントとなる金属)を含む。第二導電型がn型の場合、細線電極部301はS、Se、Si、Geのいずれか1種類以上の金属(すなわち、第二半導体層104に対してn型ドーパントとなる金属)を含む。
細線電極部301は第二半導体層104に電流を分散させる機能を有する電極部であるため、断面積が小さくなると抵抗が高くなり、電流分散の機能を果たせなくなる。Al、Ag、Au、Pt、Cu、Ti、Niなどは発光素子の電流分散に用いるには十分抵抗の低い金属ではあるが、限界となる断面積がある。
従って、0.1μm以上の断面積を設けておくことが好ましい。例えば、本実施形態では、第二導電型がn型である場合、第二半導体層104上にTi層100nm、AuGe合金層50nm、Au層100nmを蒸着法で積層する。
Au層はAg、Al、Pt、Cuとしてもよく、Ti層は無くてもかまわないし、Niに代えても良い。また、積層順番は、本実施形態で提示した順序に限らない。また、膜厚は本例示にとらわれるものではなく、断面積0.1μm以上の範囲内で自由に選択可能であるため、細線電極301の幅が広くなれば本例示より薄くすることが可能であり、狭くなれば本例示より厚くすることが可能であることは言うまでもない。
本実施形態では、ドーパント源GeとしてAuGe合金を用いたが、これは蒸着法では合金の方が扱いやすいためである。
例えば、スパッタ法やMOVPE(有機金属気相成長)法、MBE(分子線エピタキシー)法など蒸着法以外の他の方法で形成する場合、Geのみとしても良い。これはS、Se,Siに対しても同様である。
第二導電型がp型である場合、先の例のAuGe合金層をAuZnなどの合金層に置き換えればよい。また、第二導電型がp型であっても積層順序は先の例にとらわれず、種々の順序が選択可能である。
図3に示すように細線電極部301と重なる領域302を有する様に、パッド電極部303を形成する。
パッド電極部303はAl、Ag、Au、Pt、Cu、Ti、Niの1種類以上を含む金属で形成する。
第二導電型がp型の場合、パッド電極部303には、S、Se、Si、Geのいずれか1種類以上の金属(すなわち、第二半導体層104に対してn型ドーパントとなる金属)を含ませるか、あるいは、Be、Zn、Mg、C、S、Se、Si、Geのいずれの金属も含まない(すなわち、第二半導体層104に対してp型ドーパントとなる金属もn型ドーパントとなる金属も含まない)構造で形成する。
第二導電型がn型の場合、パッド電極部303には、Be、Zn、Mg、Cいずれか1種類以上の金属(すなわち、第二半導体層104に対してp型ドーパントとなる金属)を含ませるか、あるいはBe、Zn、Mg、C、S、Se、Si、Geのうち、いずれかの金属も含まない(すなわち、第二半導体層104に対してp型ドーパントとなる金属もn型ドーパントとなる金属も含まない)構造で形成する。
本実施形態では、パッド電極部303として第二半導体層104上にTi層100nm、Au層900nmを積層した。Au層はAg、Al、Pt、Cuとしても良く、Ti層は無くてもかまわないし、Niに代えても良い。
また、本例示ではTi層の上はAu層単独の層としているが、AlとAuが積層された構造や、AgとAuが積層された構造など種々の構造の組み合わせが選択可能である。
さらに、本例示ではパッド電極部303の厚さを1000nmとしたが、ワイヤーボンディング時の衝撃を吸収できる厚さを設けておけば良いため、本例示の厚さに限らず、薄くてもかまわない。厚さが厚いほど、ワイヤーボンディング時の衝撃吸収力が高まるが、コストアップ要因になるため、過剰に厚くすることは好ましい設計ではなく、3000nm程度の厚さで抑えることが好ましい。
また、パッド電極部303の厚さが、細線電極部301より200nm以上厚いことが好ましい。このように、パッド電極部303の厚さを、細線電極部301より200nm以上厚くすることで、ワイヤーボンディング時の衝撃を吸収できる厚さを確保することができる。
また、パッド電極部303と前記細線電極部の境界部の電極(重なり領域302)の幅が5μm以上であることが好ましい。このように、パッド電極部と細線電極部の境界部の電極の幅を5μm以上とすることで、パッド電極部と細線電極部とを低い抵抗で電気的に接続することができる。
細線部301、パッド電極部303を形成した状態で熱処理を施す。この熱処理により金属と接触している半導体層に合金層が形成される。合金層形成時には金属層から半導体層へ、半導体層から金属層へ相互拡散が起こるため、機械的に強固な層が形成される。
ワイヤーボンディング時の電極部の剥離現象は層間の界面で発生するが、熱処理により電極部の金属と半導体層との間で、合金層を介して連続的に組成が変化する層が形成され、原理的に界面が存在しないため、ワイヤーボンディング時に電極部が半導体層から剥離することを抑制することができる。
第二導電型がp型の場合でパッド電極部303にS、Se、Si、Geのいずれか1種類以上のドーパント金属を含む場合、熱処理によりドーパント金属が半導体層に拡散しても半導体の抵抗を下げず、むしろp型ドーパントを補償することにより半導体層の抵抗を上げる効果として作用する。その結果、パッド電極部303と接触する半導体層との抵抗は非常に大きくなる。
第二導電型がn型の場合でパッド電極部303にBe、Zn、Mg、Cのいずれか1種類以上のドーパント金属を含む場合、熱処理によりドーパント金属が半導体層に拡散しても半導体の抵抗を下げず、むしろn型ドーパントを補償することにより半導体層の抵抗を上げる効果として作用する。その結果、パッド電極部303と接触する半導体層との抵抗は非常に大きくなる。
パッド電極部303がドーパンド金属Be、Zn、Mg、C、S、Se、Si、Geのいずれの金属も含まない構造で形成する場合、熱処理によりドーパント金属が半導体層に拡散しないため、半導体層側の抵抗が下がらない。従って、パッド電極部303と接触する半導体層との抵抗は大きくなる。
以上に述べたように、細線電極部301に選択的に電流が流れ、パッド電極部303には電流が流れないか、極めて流れにくくなる構造を有する発光素子121が実現できる。
次に、図5、図6、図7、図8を用いて第二の実施形態を説明する。
図5は本発明の第二の実施形態の発光素子を製造するために用いられるエピタキシャルウェーハの断面図である。
図6は本発明の第二の実施形態の発光素子の製造工程を示す工程断面図である。
図7は本発明の第二の実施形態の発光素子の概略断面図である。
図8は本発明の第二の実施形態の発光素子の上面図(第二半導体層側から見た平面図)である。
図5に示すように、エピタキシャルウェーハ500は、出発基板501上に緩衝層502、エッチング阻止層503を形成し、その後、第二導電型の第二半導体層504、活性層505、第一導電型の第一半導体層506を積層して発光部520を形成する。
例えば、出発基板501がGaAsの場合、発光部の材料は(AlGa1−xIn1−yP(0≦x≦1、0、35≦y≦0.65)、AlGa1−zAs(0≦z≦1)、あるいは、(AlGa1−xIn1−yN(0≦x≦1、0≦y≦1)を選択することができる。
また、出発基板501がGeやZnOの場合、緩衝層502は格子不整が調整される効果が含まれた層となる。
また、活性層505はキャリア閉じ込め効果を出すため、第一半導体層506及び第二半導体層504より小さいバンドギャップを有する組成に調整される。
さらに、発光部520上にコンタクト層507を形成すると、上部に形成する金属電極との接触抵抗が低減されるため好適であるが、必ずしも設けなくともよい。
コンタクト層507を設ける場合、電極とのオーミックを形成するため3×1018/cm以上のドーピング濃度を持たせて設けることが好ましいが、特に6×1018/cm以上のドーピング濃度を有することが好適である。
また、第二半導体層504は電流の分散効果を高めるため、二種類以上のドーピング濃度を有する領域を設けることが効果的である。第二半導体504の出発基板501側の領域から活性層505に接する方向にかけて、一方の層のドーピング濃度が他方の層のドーピング濃度の2倍以上であるような層を2層以上に配することが好適である。
低濃度ドーピング層と高濃度ドーピング層の界面で電流が横方向に分散し、高濃度ドーピング層で電流が低抵抗で流れることで、薄膜でも効果的な電流分散を実現する。
前述の低濃度ドーピング層及び高濃度ドーピング層の対を複数組み合わせると、電流分散の効果を一層高めることができる。
また、電流分散の効果が顕著であるのは、低濃度ドーピング層のドーピング濃度が3×1017/cm以下の領域であり、かつ、高濃度ドーピング層のドーピング濃度が6×1017/cm以上の領域である。
電流分散の効果は、ドーピング濃度差による効果であり、低濃度ドーピング層はエピタキシャル層形成時に50nm以上の膜厚を有していればよい。
低濃度ドーピング層が3×1017/cmより高く、高濃度ドーピング層が6×1017/cm未満であっても、低濃度ドーピング層及び高濃度ドーピング層の対を2組以上設ければ、膜厚が厚くなるためにコストアップの要因になるものの、同様の効果が得られる。
図6(a)に示すように、コンタクト層507形成後に、コンタクト層507上に誘電体膜601を設ける。誘電体膜601は酸化シリコン、窒化シリコン、酸化ガリウム、サファイアなどより選択することができるが、ウエットエッチングでパターン形成を行う場合、酸化シリコン膜や窒化シリコン膜を選択するとエッチングが容易に行える。
なお、ドライエッチングでパターン形成を行う場合は、上記の全ての材料の選択が可能である。
本実施形態では酸化シリコン膜の場合を例示するが、上記の他の材料を選択しても同様の効果が得られる。
誘電体膜601形成後、誘電体膜601の一部を開口し、開口部602を形成する。開口部602にAl、Ag、Au、Pt、Cu、Ti、Niの1種類以上を含む金属で界面電極603を形成する。
この後、誘電体601及び開口部602に形成された界面電極603を被覆するように第一接合金属層604を形成し、発光基板610とする。
第一接合金属層604は、Al、Ag、Au、Pt、Cu、Ti、Niのいずれか1種類以上を含む金属で形成するが、上記の金属を複数組み合わせた積層構造としてもよく、単一の層としてもよい。
次に、図6(b)に示すように、支持基板620上に第二接合金属層621を形成し、台座基板630とする。
なお、支持基板620は、電気抵抗が低く、平坦な基板であればどのような材料も選択可能であり、発光波長に対して不透明なSi、Ge、GaAs、InPの半導体から選択可能である。
また、第二接合金属層621は、Al、Ag、Au、Pt、Cu、Ti、Niのいずれか1種類以上を含む金属で形成するが、上記の金属を複数組み合わせた積層構造としてもよく、単一の層としてもよい。
次に、図6(c)に示すように、第一接合金属層604と第二接合金属層621を向かい合わせて、発光基板610と台座基板630を接合する。
接合に際しては、1000N以上の圧力をかけ、150℃以上の熱を加えることで第一接合金属層604と第二接合金属層621が接合し、発光基板610と台座基板630は接合される。
接合後、出発基板501及び緩衝層502を除去する。例えば、出発基板501がGaAsの場合、アンモニアと過酸化水素水の混合液で除去する。エッチング阻止層503を例えば、AlInP層とした場合、前述の混合液ではエッチングの選択性により、エッチング阻止層503でエッチングが停止する。
出発基板501及び緩衝層502を除去後、エッチング阻止層503を除去し、第二半導体層504を露出させる。エッチング阻止層503の除去は、例えばSPM(硫酸過水)液等を用いると選択的な除去が可能である。
次に、図7及び図8に示すように、露出させた第二半導体層504上に、Al、Ag、Au、Pt、Cu、Ti、Niのいずれか1種類以上を含む金属からなる1層以上の構造の細線電極部701を形成する。
第二導電型(第二半導体層504の導電型)がp型の場合、細線電極部701にBe、Zn、Mg、Cのいずれか1種類以上の金属(すなわち、第二半導体層504に対してp型ドーパントとなる金属)を含む。
第二導電型がn型の場合、細線電極部701にS、Se、Si、Geのいずれか1種類以上の金属(すなわち、第二半導体層504に対してn型ドーパントとなる金属)を含む。
細線電極部701は第二半導体層504に電流を分散させる機能を有する電極部であるため、断面積が小さくなると抵抗が高くなり、電流分散の機能を果たせなくなる。Al、Ag、Au、Pt、Cu、Ti、Niなどは発光素子の電流分散に用いるには十分抵抗の低い金属ではあるが、限界となる断面積がある。
従って、0.1μm以上の断面積を設けておくことが好ましい。例えば、本実施形態では、第二導電型がn型である場合、第二半導体層504上にTi層100nm、AuGe合金層50nm、Au層100nmを蒸着法で積層する。
Au層はAg、Al、Pt、Cuとしてもよく、Ti層は無くてもかまわないし、Niに代えても良い。また、積層順番は、本実施形態で提示した順序に限らない。また、膜厚は本例示にとらわれるものではなく、断面積0.1μm以上の範囲内で自由に選択可能であるため、細線電極701の幅が広くなれば本例示より薄くすることが可能であり、狭くなれば本例示より厚くすることが可能であることは言うまでもない。
本実施形態では、ドーパント源GeとしてAuGe合金を用いたが、これは蒸着法では合金の方が扱いやすいためである。例えばスパッタ法やMOVPE法、MBE法など蒸着法以外の他の方法で形成する場合、Geのみとしても良い。これはS、Se、Siに対しても同様である。
第二導電型がp型である場合、先の例のAuGe合金層をAuZnなどの合金層に置き換えればよい。また、第二導電型がp型であっても積層順序は先の例にとらわれず、種々の順序が選択可能である。
図8に示すように、第二半導体層504上に金属電極を形成後、細線電極部701と重なる領域702を有する様に、パッド電極部703を形成する。パッド電極部703はAl、Ag、Au、Pt、Cu、Ti、Niのいずれか1種類以上を含む金属で形成する。
第二導電型がp型の場合、パッド電極部703には、S、Se、Si、Geのいずれか1種類以上の金属(すなわち、第二半導体層504に対してn型ドーパントとなる金属)を含ませるか、あるいはBe、Zn、Mg、C、S、Se、Si、Geのいずれの金属も含まない(すなわち、第二半導体層504に対してドーパントとなる金属を含まない)構造で形成する。第二導電型がn型の場合、パッド電極部703には、Be、Zn、Mg、Cのいずれか1種類以上の金属(すなわち、第二半導体層504に対してp型ドーパントとなる金属)を含ませるか、あるいはBe、Zn、Mg、C、S、Se、Si、Geのいずれの金属も含まない構造で形成する。
本実施形態では、パッド電極部703として第二半導体層504上にTi層100nm、Au層900nmを積層した。Au層はAg、Al、Pt、Cuとしても良く、Ti層は無くてもかまわないし、Niに代えても良い。
また、本例示ではTi層の上はAu層単独の層としているが、AlとAuが積層された構造や、AgとAuが積層された構造など種々の構造の組み合わせが選択可能である。
さらに、本例示ではパッド電極部703の厚さを1000nmとしたが、ワイヤーボンディング時の衝撃を吸収できる厚さを設けておけば良いため、本例示の厚さに限らず、薄くてもかまわない。厚さが厚いほど、ワイヤーボンディング時の衝撃吸収力が高まるが、コストアップ要因になるため、過剰に厚くすることは好ましい設計ではなく、3000nm程度の厚さで抑えることが好ましい。
次に、図7に示すように、支持基板620の下面に裏面金属電極705を形成する。その後、細線電極部701、パッド電極部703、裏面金属電極705を形成した状態で熱処理を施す。この熱処理により金属電極と接触している半導体層に合金層が形成される。合金層形成時には金属層から半導体層へ、半導体層から金属層へ相互拡散が起こるため、機械的に強固な層が形成される。ワイヤーボンディング時の電極部の剥離現象は層間の界面で発生するが、熱処理により電極部の金属と半導体層との間で、合金層を介して連続的に組成が変化する層が形成され、原理的に界面が存在しないため、ワイヤーボンディング時に電極部が半導体層から剥離することを抑制することができる。
第二導電型がp型の場合でパッド電極部703にS、Se、Si、Geのいずれか1種類以上のドーパント金属を含む場合、熱処理によりドーパント金属が半導体層に拡散しても半導体層の抵抗を下げず、むしろp型ドーパントを補償することにより半導体層の抵抗を上げる効果として作用する。その結果、パッド電極部703と接触する半導体層との抵抗は非常に大きくなる。
第二導電型がn型の場合でパッド電極部703にBe、Zn、Mg、Cのいずれか1種類以上のドーパント金属を含む場合、熱処理によりドーパント金属が半導体層に拡散しても半導体の抵抗を下げず、むしろn型ドーパント補償することにより半導体層の抵抗を上げる効果として作用する。その結果、パッド電極部703と接触する半導体層との抵抗は非常に大きくなる。
パッド電極部703がドーパンド金属Be、Zn、Mg、C、S、Se、Si、Geのいずれの金属も含まない構造で形成する場合、熱処理によりドーパント金属が半導体層に拡散しないため、半導体層側の抵抗が下がらない。従って、パッド電極部703と接触する半導体層との抵抗は大きくなる。
なお、パッド電極部703と細線電極部701とを電気的に接続する背骨電極部704は、パッド電極部703と同様の構成とすることができる、
第二導電型がp型であり、パッド電極部703がS、Se、Si、Geなどのドーパント金属を含む場合、領域702は、細線電極部701に含まれるドーパント金属Be、Zn、Mg、Cのいずれか一種類以上の金属と、パッド電極部703に含まれるS、Se、Si、Geのいずれか一種類以上の金属の両者が含まれる領域となる。
第二導電型がn型であり、パッド電極部703がBe、Zn、Mg、Cなどのドーパント金属を含む場合、領域702は、細線電極部701に含まれるドーパント金属S、Se、Si、Geのいずれか一種類以上の金属と、パッド電極部703に含まれるS、Se、Si、Geのいずれか一種類以上の金属の両者が含まれる領域となる。
オーミック接触を実現するためには、一定以上の濃度のドーパント金属が必要であるため、p型ドーパントとn型ドーパントで補償された領域702と半導体層の接触抵抗は、熱処理を施しても細線電極部701と半導体層の接触抵抗より高抵抗になる。
パッド電極部703がドーパント金属を含まずに形成される場合、領域702はドーパント金属の濃度が細線電極部701より薄い領域となる。オーミック接触を実現するためには、一定以上の濃度のドーパント金属が必要であるため、ドーピング濃度の不足により、領域702と半導体層の接触抵抗は、熱処理を施しても細線電極部701と半導体層の接触抵抗より高抵抗になる。
従って、重なり領域702を除いた細線電極部701に選択的に電流が流れ、パッド電極部703には電流が流れないか、極めて流れにくくなる構造を有する発光素子521が実現できる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
図2に示す構造の第一実施形態の発光素子121を、パッド電極部303のパッド直径を70μm〜100μmの範囲で変えて作製した。
(実施例2)
図7に示す構造の第二実施形態の発光素子521を、パッド電極部703のパッド直径を70μm〜100μmの範囲で変えて作製した。
(比較例1)
実施例1と同様にして発光素子を作製した。ただし、比較例1では、図9に示すように、細線電極部201とパッド電極部203は同種のドーパント金属を有する構造とした。
すなわち、第二導電型がp型の場合、細線電極部201とパッド電極部203はAl、Ag、Au、Pt、Cu、Ti、Niのいずれか1種類以上を含む金属からなる1層以上の構造で講成され、Be、Zn、Mg、Cのいずれか1種類以上の金属を含むようにした。
第二導電型がn型の場合、細線電極部201とパッド電極部203はAl、Ag、Au、Pt、Cu、Ti、Niのいずれか1種類以上を含む金属からなる1層以上の構造で講成され、S、Se、Si、Geのいずれか1種類以上の金属を含むようにした。
比較例1のメリットは、実施例1と同様にフォトリソグラフィー工程数が少なくできることが挙げられる。
細線電極部201とパッド電極部203を分けて形成する方がパッド電極部を厚く出来るため、最良であるが、細線電極部201とパッド電極部203を同時に形成することで一回のフォトリソグラフィーだけで形成することも可能である。
(比較例2)
実施例1と同様にして発光素子を作製した。ただし、比較例2では、図10(a)に示すように、ブロック層の機能(電流をブロックする機能)を有する層(エピ層あるいはSiO等の堆積層)を形成した後に、フォトリソグラフィー工程及びエッチング工程により、パッド電極部203に相当する領域のみにブロック層210を残し、その後、図10(b)に示すように、比較例1と同様に、細線電極部201及びパッド電極部203を形成した。
比較例2では、ブロック層を形成するための材料費と、ブロック層210のパターン形成するためのフォトリソグラフィー工程のコストとエッチングコストが必要である。
(比較例3)
実施例1と同様にして発光素子を作製した。ただし、比較例3では、図11(a)に示すように、第二半導体層104上に透明電極膜211を積層し、透明導電膜211を還元する層(以下、還元層と称する)212を積層後、フォトリソグラフィー工程及びエッチング工程により、パッド電極部203’領域に相当するパターンを有する還元層212を形成し、その後、図11(b)に示すように、比較例2と同様に細線電極部201’及びパッド電極部203’を形成した。
比較例1と比べて、比較例3は、透明導電膜211の積層工程、還元層212の積層工程、パターン形成のためのフォトリソグラフィー工程、及び、エッチング工程が必要となり、製造コストは実施例1より明らかに高くなっている。
第二半導体層を露出させた後、細線電極部及びパッド電極部の形成が完了するまでの工程数を、実施例1、比較例1、比較例2、比較例3について示したものが表1である。
Figure 2015005551
表1からわかるように、比較例1は工程数の点では実施例1を下回る工程設計が可能だが、比較例2、比較例3では、実施例1より工程数を少なく設計することができない。
従って、比較例2、比較例3を用いた場合、実施例1より材料費及び製造コストが高くなることが避けられない。
図13に、実施例1の発光出力を1としたときの比較例1、比較例2、比較例3の発光出力を示す。
なお、細線電極部の幅は全ての例において5μm幅とし、チップサイズを矩形で一辺が250μmとした。
図13からわかるように、比較例1は実施例1に比較して大きく発光出力を落とし、パッド電極部の面積を減じても実施例1の発光出力と同レベルになることはない。一方、比較例2、比較例3においては、実施例1の場合とほぼ同程度の出力となっている。
比較例1が実施例1に比較して大きく発光出力を落としている原因は以下のとおりである。すなわち、比較例1では、細線電極部201と第二半導体層104がオーミック接触し、パッド電極部203と第二半導体層104がオーミック接触しているため、細線電極部201と第二半導体層104の単位面積当たりの接触抵抗が、パッド電極部203と第二半導体層104の単位面積当たりの接触抵抗と同じであるため、相対的に面積の大きいパッド電極部203に電流が集中し、細線電極部201に流れる電流は少なくなる。その結果、面積の大きいパッド電極直下の発光のみが強くなるため、活性層105で発光した光の多くが取り出せず、発光素子の出力としては低下するからである。
なお、図13ではパッド径が70μmまでの範囲を例示しているが、パッド径70μmの大きさがアセンブリ(組み立て)上、最も一般的な大きさであるからにすぎず、パッド径が0(パッド電極が存在しない)状態までこの傾向が維持されると推定される。
また、パッド径が100μm以上の大きさに関しても、同様の傾向が維持されると推定される。
上記の結果から、実施例1においては、少ない工程数、すなわち、少ない製造コストで、比較例2、比較例3と同程度の発光出力を維持できる発光素子を実現できることがわかる。
(比較例4)
実施例2と同様にして、発光素子を作製した。ただし、比較例4においては、図12に示すように細線電極部801、パッド電極部803、背骨電極部804の電極材料を同じにして、いずれの電極も第二半導体層504とオーミック接触するようにした。
なお、図12において、界面電極813は、図7の界面電極603に対応している。
比較例4では、界面電極813が背骨電極部804やパッド電極部803に近接すると電流がパッド電極部803あるいは背骨電極部804に集中し、発光部がパッド電極部803あるいは背骨電極部804に集中するため、両者からの距離を細線電極部801からの距離より大きくとる必要があった。この設計ではパッド電極部803及び背骨電極部804周辺の発光層を発光に寄与させる事ができないため、輝度が稼げないばかりでなく、通電に寄与するpn接合面積を減らすことになるため、VF値が上昇する原因にもなっていた。
一方、実施例2においては、比較例4の背骨電極部804に相当する領域の電極は背骨電極部704になるが、背骨電極部704はパッド電極部703と同様に半導体層とは高抵抗で接触しており、電流はパッド電極部703及び背骨電極部704の直下の領域には流れない。従って、界面電極603が背骨電極部704やパッド電極部703に近接しても電流がパッド電極部703あるいは背骨電極部704に集中することがないので、界面電極603は、比較例4における界面電極813より長く取ることが可能であり、パッド電極部703及び背骨電極部704の近傍まで発光領域として利用する事が可能となるため、VF値を比較例4よりも下げる事ができる。
図14に実施例2の比較例4に対する発光出力(PO)、VF値、発光効率の上昇率を比較したものを示す。図14において、細線電極部の幅は5μm幅とし、チップサイズを矩形で一辺が250μmとした。なお、チップサイズや細線電極の幅が異なっても同様の傾向を示すものと推定される。
図14からわかるように、実施例2と比較例4の発光出力(PO)の比較において、実施例2は、比較例4と比べて、内部量子効率の変化は伴ってはいないため、大きな差異は見られない。
一方、実施例2と比較例4のVF値の比較において、実施例2の方が比較例4より10%以上低くなっている。
VF値の低下した原因は、実施例2において、発光に寄与する領域、言い換えると電流が流れる領域が比較例4と比べて増加したため、電流密度が低下し、VF値が低下したと考えることができる。
その結果、図14の発光効率変化率曲線に示すように、10%以上外部量子効率が比較例4と比べて改善している。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
100…エピタキシャルウェーハ、 101…出発基板、 102…緩衝層、
103…エッチング阻止層、 104…第二半導体層、 105…活性層、
106…第一半導体層、 107…組成調整層、 108…窓層、
120…発光部、 121…発光素子、
201、201’…細線電極部、 203、203’…パッド電極部、
210…ブロック層、 211…透明導電膜、 212…還元層
301…細線電極部、 302…重なり領域、 303…パッド電極部、
401…ドット電極、
500…エピタキシャルウェーハ、 501…出発基板、 502…緩衝層、
503…エッチング阻止層、 504…第二半導体層、 505…活性層、
506…第一半導体層、 507…コンタクト層、 520…発光部、
521…発光素子、
601…誘電体層、 602…開口部、 603…界面電極、 610…発光基板、
620…支持基板、 621…第二接合金属層、 630…台座基板界面電極、
701…細線電極部、 702…重なり領域、 703…パッド電極部、
704…背骨電極部、 705…裏面金属電極、
801…細線電極部、 803…パッド電極部、 804…背骨電極部。


その一方で、薄いチップを作製するためには、デバイス形成後のウエハを薄く削る必要があり、加工に要するコストがチップコストを引き上げる要因になる。また、加工に起因する歩留まり低下の問題もある。さらに、薄い発光素子は電流拡散に十分なエピタキシャル膜厚を設けることができない。
そして、十分な電流拡散が行われない発光素子は、電流が発光素子の一部に集中するため、特に電極直下が発光しやすくなり、EL(Electro−luminescence)発光分布が一様にならず、光出力が稼げなくなる。
このように、パッド電極部、細線電極部、及び、第二半導体層を上記のような構成とすることで、パッド電極部と第二半導体層との間でオーミック接触とならずに、ショットキー接触となるため、パッド電極部直下の領域は高抵抗となる一方で、細線電極部と第二半導体層の間はオーミック接触となり細線電極部直下の領域は低抵抗となるので、パッド部直下には電流が流れず、細線電極部にのみ電流が流れるため、細線電極部に電流が集中し、パッド電極直下にブロック層を設けた場合と同等の効果を得ることができ、安価で高輝度な発光素子が実現できる。
細線電極部301、パッド電極部303を形成した状態で熱処理を施す。この熱処理により金属と接触している半導体層に合金層が形成される。合金層形成時には金属層から半導体層へ、半導体層から金属層へ相互拡散が起こるため、機械的に強固な層が形成される。
ワイヤーボンディング時の電極部の剥離現象は層間の界面で発生するが、熱処理により電極部の金属と半導体層との間で、合金層を介して連続的に組成が変化する層が形成され、原理的に界面が存在しないため、ワイヤーボンディング時に電極部が半導体層から剥離することを抑制することができる。
第二導電型がp型であり、パッド電極部703がS、Se、Si、Geなどのドーパント金属を含む場合、領域702は、細線電極部701に含まれるドーパント金属Be、Zn、Mg、Cのいずれか一種類以上の金属と、パッド電極部703に含まれるS、Se、Si、Geのいずれか一種類以上の金属の両者が含まれる領域となる。
第二導電型がn型であり、パッド電極部703がBe、Zn、Mg、Cなどのドーパント金属を含む場合、領域702は、細線電極部701に含まれるドーパント金属S、Se、Si、Geのいずれか一種類以上の金属と、パッド電極部703に含まれるBe、Zn、Mg、Cのいずれか一種類以上の金属の両者が含まれる領域となる。
オーミック接触を実現するためには、一定以上の濃度のドーパント金属が必要であるため、p型ドーパントとn型ドーパントで補償された領域702と半導体層の接触抵抗は、熱処理を施しても細線電極部701と半導体層の接触抵抗より高抵抗になる。
(比較例1)
実施例1と同様にして発光素子を作製した。ただし、比較例1では、図9に示すように、細線電極部201とパッド電極部203は同種のドーパント金属を有する構造とした。
すなわち、第二導電型がp型の場合、細線電極部201とパッド電極部203はAl、Ag、Au、Pt、Cu、Ti、Niのいずれか1種類以上を含む金属からなる1層以上の構造で構成され、Be、Zn、Mg、Cのいずれか1種類以上の金属を含むようにした。
第二導電型がn型の場合、細線電極部201とパッド電極部203はAl、Ag、Au、Pt、Cu、Ti、Niのいずれか1種類以上を含む金属からなる1層以上の構造で構成され、S、Se、Si、Geのいずれか1種類以上の金属を含むようにした。
比較例1のメリットは、実施例1と同様にフォトリソグラフィー工程数が少なくできることが挙げられる。
細線電極部201とパッド電極部203を分けて形成する方がパッド電極部を厚く出来るため、最良であるが、細線電極部201とパッド電極部203を同時に形成することで一回のフォトリソグラフィーだけで形成することも可能である。

Claims (9)

  1. 少なくとも第一導電型を有する第一半導体層と活性層と第二導電型を有する第二半導体層がこの順序で形成された発光部と、前記第二半導体層と接するパッド電極部と前記第二半導体層と接するとともに前記パッド電極部に接続される細線電極部とを有する第一電極部と、第一半導体層側に設けられた第二電極部と、を有する発光素子であって、
    前記第二半導体層がn型の場合、
    前記パッド電極部がAl、Ag、Au、Pt、Cu、Ti、Niのいずれか1種類以上の金属を含む1層以上の層構造からなり、前記パッド電極部が前記第二半導体層に対してp型ドーパントとなる金属もn型ドーパントとなる金属も含まないか、又は、前記第二半導体層に対してp型ドーパントとなる1種類以上の金属を含み、
    前記細線電極部がAl、Ag、Au、Pt、Cu、Ti、Niのいずれか1種類以上の金属を含む1層以上の層構造からなり、前記細線電極部が前記第二半導体層に対してn型ドーパントとなる1種類以上の金属を含み、
    前記第二半導体層がp型の場合、
    前記パッド電極部が、Al、Ag、Au、Pt、Cu、Ti、Niのいずれか1種類以上の金属を含む1層以上の層構造からなり、前記パッド電極部が前記第二半導体層に対してp型ドーパントとなる金属もn型ドーパントとなる金属も含まないか、又は、前記第二半導体層に対してn型ドーパントとなる1種類以上の金属を含み、
    前記細線電極部がAl、Ag、Au、Pt、Cu、Ti、Niのいずれか1種類以上の金属を含む1層以上の層構造からなり、前記細線電極部が前記第二半導体層に対してp型ドーパントとなる1種類以上の金属を含むことを特徴とする発光素子。
  2. 前記第一半導体層の前記活性層と反対側に、厚さが10μm以上の窓層が形成されていることを特徴とする請求項1に記載の発光素子。
  3. 前記第一半導体層と前記窓層との間に、組成調整層を有することを特徴とする請求項2に記載の発光素子。
  4. 下面に前記第二電極を有する支持基板と、
    前記支持基板上に設けられ、反射層として機能する接合金属層と、
    前記接合金属層と前記第一半導体層との間に設けられる誘電体層と、
    前記誘電体層の一部を貫通し、前記接合金属層及び前記第一半導体層と接する界面電極と
    をさらに有することを特徴とする請求項1に記載の発光素子。
  5. 前記第二半導体層は、AlGaInP系の化合物半導体、AlGaInN系の化合物半導体、又はAlGaAs系の化合物半導体からなり、
    前記第二半導体層に対してp型ドーパントとなる金属は、Be、Zn、Mg、Cのいずれかであり、
    前記第二半導体層に対してn型ドーパントとなる金属は、S、Se、Si、Geのいずれかであることを特徴とする請求項1乃至請求項4に記載の発光素子。
  6. 前記パッド電極部の厚さが、前記細線電極部より200nm以上厚く、
    前記パッド電極部と前記細線電極部の境界部の電極の幅が5μm以上であることを特徴とする請求項1乃至5のいずれか一項に記載の発光素子。
  7. 前記活性層が(AlGa1−xIn1−yP(0≦x≦1、0.35≦y≦0.65)からなり、
    前記第一半導体層及び第二半導体層が(AlGa1−xIn1−yP(0≦x≦1、0.35≦y≦0.65)からなることを特徴とする請求項1乃至6のいずれか一項に記載の発光素子。
  8. 前記活性層が(AlGa1−xIn1−yN(0≦x≦1、0≦y≦1)からなり、
    前記第一半導体層及び第二半導体層が(AlGa1−xIn1−yN(0≦x≦1、0≦y≦1)からなることを特徴とする請求項1乃至6のいずれか一項に記載の発光素子。
  9. 前記活性層が(AlGa1−x)As(0≦x≦1)からなり、
    前記第一半導体層及び第二半導体層が(AlGa1−x)As(0≦x≦1)又は(AlGa1−xIn1−yP(0≦x≦1、0.35≦y≦0.65)からなることを特徴とする請求項1乃至6のいずれか一項に記載の発光素子。
JP2013128427A 2013-06-19 2013-06-19 発光素子 Active JP6136624B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013128427A JP6136624B2 (ja) 2013-06-19 2013-06-19 発光素子
PCT/JP2014/002738 WO2014203458A1 (ja) 2013-06-19 2014-05-26 発光素子
TW103118651A TWI555240B (zh) 2013-06-19 2014-05-28 Light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013128427A JP6136624B2 (ja) 2013-06-19 2013-06-19 発光素子

Publications (2)

Publication Number Publication Date
JP2015005551A true JP2015005551A (ja) 2015-01-08
JP6136624B2 JP6136624B2 (ja) 2017-05-31

Family

ID=52104211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013128427A Active JP6136624B2 (ja) 2013-06-19 2013-06-19 発光素子

Country Status (3)

Country Link
JP (1) JP6136624B2 (ja)
TW (1) TWI555240B (ja)
WO (1) WO2014203458A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016110916A1 (ja) * 2015-01-09 2016-07-14 信越半導体株式会社 赤外発光素子
JP2019212834A (ja) * 2018-06-07 2019-12-12 信越半導体株式会社 発光素子及びその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10535572B2 (en) * 2016-04-15 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Device arrangement structure assembly and test method
JP6617218B1 (ja) * 2019-03-28 2019-12-11 ウシオオプトセミコンダクター株式会社 赤外led素子

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140848A (ja) * 1997-07-17 1999-02-12 Matsushita Electron Corp 発光装置
JP2004296979A (ja) * 2003-03-28 2004-10-21 Stanley Electric Co Ltd 発光ダイオード
JP2006237574A (ja) * 2005-01-31 2006-09-07 Mitsubishi Cable Ind Ltd GaN系発光ダイオード
JP2007149716A (ja) * 2005-11-24 2007-06-14 Hitachi Cable Ltd 半導体発光素子
JP2007258327A (ja) * 2006-03-22 2007-10-04 Mitsubishi Cable Ind Ltd 窒化物半導体発光ダイオード
JP2009004766A (ja) * 2007-05-24 2009-01-08 Hitachi Cable Ltd 化合物半導体ウェハ、発光ダイオード及びその製造方法
JP2011176268A (ja) * 2010-01-28 2011-09-08 Showa Denko Kk 発光ダイオード、発光ダイオードランプ及び照明装置
WO2013005391A1 (ja) * 2011-07-06 2013-01-10 パナソニック株式会社 窒化物半導体発光素子およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060043394A1 (en) * 2004-09-01 2006-03-02 Liang-Wen Wu Gallium-nitride based light emitting diode structure

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140848A (ja) * 1997-07-17 1999-02-12 Matsushita Electron Corp 発光装置
JP2004296979A (ja) * 2003-03-28 2004-10-21 Stanley Electric Co Ltd 発光ダイオード
JP2006237574A (ja) * 2005-01-31 2006-09-07 Mitsubishi Cable Ind Ltd GaN系発光ダイオード
JP2007149716A (ja) * 2005-11-24 2007-06-14 Hitachi Cable Ltd 半導体発光素子
JP2007258327A (ja) * 2006-03-22 2007-10-04 Mitsubishi Cable Ind Ltd 窒化物半導体発光ダイオード
JP2009004766A (ja) * 2007-05-24 2009-01-08 Hitachi Cable Ltd 化合物半導体ウェハ、発光ダイオード及びその製造方法
JP2011176268A (ja) * 2010-01-28 2011-09-08 Showa Denko Kk 発光ダイオード、発光ダイオードランプ及び照明装置
WO2013005391A1 (ja) * 2011-07-06 2013-01-10 パナソニック株式会社 窒化物半導体発光素子およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016110916A1 (ja) * 2015-01-09 2016-07-14 信越半導体株式会社 赤外発光素子
JP2019212834A (ja) * 2018-06-07 2019-12-12 信越半導体株式会社 発光素子及びその製造方法
JP7087693B2 (ja) 2018-06-07 2022-06-21 信越半導体株式会社 発光素子及びその製造方法

Also Published As

Publication number Publication date
TWI555240B (zh) 2016-10-21
TW201513413A (zh) 2015-04-01
JP6136624B2 (ja) 2017-05-31
WO2014203458A1 (ja) 2014-12-24

Similar Documents

Publication Publication Date Title
US11973163B2 (en) Light emitting device and production method and use thereof
KR100940001B1 (ko) Ⅲ-니트라이드 발광 장치에서 옴 접촉의 형성
US8679869B2 (en) Contact for a semiconductor light emitting device
JP6701385B2 (ja) 発光デバイスにおいて層を成長させるためにリモートプラズマ化学気相堆積およびスパッタリング堆積を使用するための方法
US10756960B2 (en) Light-emitting device
JP2005217406A (ja) 電流拡散層を含む半導体発光装置
US20120273753A1 (en) Semiconductor light emitting device
JP6136624B2 (ja) 発光素子
TWI657595B (zh) 光電半導體元件
JP2007149983A (ja) 窒化物半導体発光素子の製造方法
JP7373435B2 (ja) 半導体発光素子
KR100631970B1 (ko) 플립칩용 질화물 반도체 발광소자
US10672945B2 (en) Method for manufacturing light emitting device
JP6190591B2 (ja) 半導体発光素子
JP2005064072A (ja) 半導体発光素子
JP5098482B2 (ja) 発光装置の製造方法及び発光装置
KR101124470B1 (ko) 반도체 발광소자
JP2017112194A (ja) 半導体発光素子および半導体発光素子の製造方法
US11764330B2 (en) Optoelectronic semiconductor component having a semiconductor contact layer and method for producing the optoelectronic semiconductor component
KR100619415B1 (ko) 발광 다이오드
JP2007149984A (ja) 窒化物半導体発光素子の製造方法
JP5826693B2 (ja) 半導体発光素子の製造方法
JP2019523556A (ja) 超格子を用いたiii−p発光デバイス
JP2017069382A (ja) 半導体発光素子
KR20130068080A (ko) 반도체 발광소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170417

R150 Certificate of patent or registration of utility model

Ref document number: 6136624

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250