JP2015004841A - 画素回路及びその駆動方法 - Google Patents
画素回路及びその駆動方法 Download PDFInfo
- Publication number
- JP2015004841A JP2015004841A JP2013130379A JP2013130379A JP2015004841A JP 2015004841 A JP2015004841 A JP 2015004841A JP 2013130379 A JP2013130379 A JP 2013130379A JP 2013130379 A JP2013130379 A JP 2013130379A JP 2015004841 A JP2015004841 A JP 2015004841A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- emitting element
- data
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
- G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/391—Resolution modifying circuits, e.g. variable screen formats
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0242—Compensation of deficiencies in the appearance of colours
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】保持容量サイズを縮小することで高精細化を図りつつ、データプログラム時の階調データばらつきを低減することを目的とする。【解決手段】容量成分を含む発光素子と第1トランジスタと第2トランジスタと保持容量と第3トランジスタとを有し、容量成分と保持容量とは容量結合する画素回路の駆動方法で、第1電圧を供給して保持容量に第1トランジスタの閾値電圧よりも大きな電圧を書き込む初期化工程と、階調データ電圧を供給して保持容量にオン状態の第1及び第2トランジスタを介して閾値電圧を書き込む補償工程と、第2電圧を供給して第2トランジスタをオフした以後に保持容量に階調データ電圧と閾値電圧で決まる第1データの電圧を書き込むデータプログラム工程と、第3トランジスタをオフ後に第2トランジスタをオンして第1トランジスタが第1データに基づい発光素子を発光する発光工程と、を有することを特徴とする画素回路の駆動方法。【選択図】図2
Description
本発明は電気光学装置における画素回路及びその駆動方法に関する発明である。
近年、CRTディスプレイ(Cathode Ray Tube display)に替わる表示装置として、液晶ディスプレイ(Liquid Crystal Display Device:LCD)や有機ELディスプレイ等の自発光素子を利用した有機EL表示装置が多く採用されている。特に有機ELディスプレイは低消費電力、薄型ディスプレイとして非常に注目を集めている。
有機EL素子は、素子に流れる電流によって発光輝度が変化するが、アクティブマトリクスパネルで用いる薄膜トランジスタ(TFT)素子の特性ばらつき(TFT閾値電圧(VTH)ばらつき、移動度(μ)ばらつき)によって、画素毎に有機EL素子に流れる電流が異なり、表示ムラとなって表示品位を低下させる要因となる。
そこで、駆動トランジスタ特性ばらつきの表示への影響を抑制するため、有機ELに流す電流を一定にする定電流回路を設けてトランジスタのVTH(閾値)ばらつきを抑えるための技術、いわゆるVTH補償技術が開発されている。
VTH補償回路は、駆動トランジスタのVTHばらつきの影響を小さくすることができ、入力された画像データで発光素子に供給される電流量を正確に制御することができる。従って、駆動トランジスタ固有のVTHばらつきを効果的に補償でき、有機ELディスプレイの表示均一性を大幅に向上させることが可能である。しかし、VTH補償回路は6個のトランジスタと1個の保持容量で構成される回路構成が一般的に知られており、1画素あたりの素子数が多くなることから、高精細化の障害となり、また、歩留まり低減の原因にもなり得る。
特許文献1では、従来よりも少ないトランジスタと保持容量によりVTH補償回路を構成する技術が開示されている。この技術では、従来のVTH補償回路に比べて1画素あたりの素子数を少なくでき、高精細化や歩留まり向上が可能となる。
特許文献1の画素回路によると、データプログラム時に保持容量と電流制御素子の寄生容量との容量結合で階調データ電圧をサンプリングするときに、駆動トランジスタ経由でEL電源に電荷が流れる漏れ電流が発生する。これによって、階調データ電圧が減衰してしまい、保持容量に十分な電荷を保持することができない。十分な電荷を保持するためには、保持容量サイズを大きくする必要があるが、保持容量は単位画素回路に占める割合が大きいため容量サイズを大きくすると高精細化に大きなデメリットとなる。また、上記の容量結合によるデータプログラム方法はトランジスタ寄生容量の影響を受けるが、一般的にトランジスタサイズが大きい駆動トランジスタでは寄生容量が大きいため、階調データ電圧ばらつきが発生する。
本発明は、保持容量サイズを縮小することで高精細化を図りつつ、データプログラム時の階調データばらつきを低減することを目的とする。
本発明の一実施形態に係る画素回路の駆動方法は、容量成分を含み、供給された電流によって階調が決まる発光素子と、ゲート電極に供給される階調データ電圧に応じて前記発光素子への供給電流の大きさを制御する第1トランジスタと、前記発光素子と前記第1トランジスタとの間に接続された第2トランジスタと、一方の電極が前記第1トランジスタのゲート電極に接続され、他方の電極が前記第2トランジスタを介して前記第1トランジスタに接続され、前記容量成分と容量結合される保持容量と、前記第1トランジスタのゲート電極と信号線との間に接続された第3トランジスタと、を有する画素回路の駆動方法であって、前記第3トランジスタをオンし、前記信号線から前記一方の電極に第1電圧を供給し、前記保持容量に前記第1トランジスタの閾値電圧よりも大きな電圧を書き込む初期化工程と、前記信号線から前記一方の電極に前記階調データ電圧を供給し、オン状態の前記第1トランジスタ及び前記第2トランジスタを介して前記保持容量に前記閾値電圧を書き込む補償工程と、前記信号線から前記一方の電極に第2電圧を供給し、前記第2トランジスタをオフした以後に前記保持容量に前記階調データ電圧と前記閾値電圧で決まる第1データの電圧を書き込むデータプログラム工程と、前記第3トランジスタをオフした以後に前記第2トランジスタをオンして前記第1トランジスタが前記第1データに基づく電流を流すことで前記発光素子が発光する発光工程と、を有する動作を行う。
この画素回路の駆動方法によれば、保持容量サイズを縮小することで高精細化を図りつつ、データプログラム時の階調データばらつきを低減することができる。
また、別の好ましい態様において、前記初期化工程及び前記補償工程において、前記発光素子のダイオード成分は逆バイアスが印加される状態であってもよい。
この画素回路の駆動方法によれば、更に発光素子の漏れ電流を抑制することができ、黒浮きを抑えることでコントラスト比を向上させることができる。
また、別の好ましい態様において、前記初期化工程において、前記第1電圧によってオンされた前記第1トランジスタを介して電流が流れることで前記保持容量に前記閾値電圧よりも大きな電圧を書き込んでもよい。
この画素回路の駆動方法によれば、更に配線やスイッチ素子数を減らすことができるので、高精細化に有利である。
また、別の好ましい態様において、前記第1電圧、前記第2電圧及び前記階調データ電圧は一本のデータ線で供給されてもよい。
この画素回路の駆動方法によれば、更に配線やスイッチ素子数を減らすことができるので、高精細化に有利である。
また、別の好ましい態様において、前記第1トランジスタ乃至前記第3トランジスタはいずれもpチャネル型トランジスタであり、前記発光素子はアノード電源に接続され、前記第1トランジスタはカソード電源に接続される回路構成の駆動方法であって、前記初期化工程において、前記第1電圧は前記階調データ電圧よりも低く、前記他方の電極は前記第1電圧よりも高い電圧を供給し、前記補償工程において、前記保持容量前記第1トランジスタを介して前記カソード電源に電流を流すことで前記閾値電圧を書き込み、前記データプログラム工程において、前記第2電圧は前記階調データ電圧よりも低くてもよい。
この画素回路の駆動方法によれば、保持容量サイズを縮小することで高精細化を図りつつ、データプログラム時の階調データばらつきを低減することができる。
また、別の好ましい態様において、前記第1トランジスタ乃至前記第3トランジスタはいずれもnチャネル型トランジスタであり、前記発光素子はカソード電源に接続され、前記第1トランジスタはアノード電源に接続される回路構成の駆動方法であって、前記初期化工程において、前記第1電圧は前記階調データ電圧よりも高く、前記他方の電極は前記第1電圧よりも低い電圧を供給し、前記補償工程において、前記保持容量前記第1トランジスタを介して前記アノード電源から電流を流すことで前記閾値電圧を書き込み、前記データプログラム工程において、前記第2電圧は前記階調データ電圧よりも高くてもよい。
この画素回路の駆動方法によれば、更にアモルファスシリコンや酸化物半導体のようなnチャネル型半導体を用いた回路を構成することが可能である。
本発明の一実施形態に係る画素回路は、容量成分を含み、供給された電流によって階調が決まる発光素子と、ゲート電極に供給される階調データ電圧に応じて前記発光素子への供給電流の大きさを制御する第1トランジスタと、前記発光素子と前記第1トランジスタとの間に接続された第2トランジスタと、一方の電極が前記第1トランジスタのゲート電極に接続され、他方の電極が前記第2トランジスタを介して前記第1トランジスタに接続され、前記容量成分と容量結合される保持容量と、前記第1トランジスタのゲート電極と信号線との間に接続された第3トランジスタと、を有し、前記保持容量に蓄積された前記第1トランジスタの閾値電圧と前記階調データ電圧とで決まる第1データの電圧によって前記発光素子の階調が決まる。
この画素回路の駆動方法によれば、保持容量サイズを縮小することで高精細化を図りつつ、データプログラム時の階調データばらつきを低減することができる。
本発明によれば、保持容量サイズを縮小することで高精細化を図りつつ、データプログラム時の階調データばらつきを低減することができる。
以下、図面を参照して本発明に係る発光素子を駆動する画素回路及びそれを用いた表示装置について説明する。但し、本発明の発光素子を駆動する画素回路及びそれを用いた表示装置は多くの異なる態様で実施することが可能であり、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、本実施の形態で参照する図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
(実施形態1)
図1〜図6を用いて、実施形態1に係る発光表示装置の構成および動作方法を説明する。図1は本発明の実施形態1における発光表示装置の構成の一例を示す概略図である。発光表示装置は画素回路100がn行m列のマトリクス状に配置されており、各画素回路はスキャンドライバ10、エミッションドライバ20、EL電源スキャンドライバ30、データドライバ40によって制御される。ここで、n=1,2,3,・・・、m=1,2,3,・・・であり、例えばn=3であれば3行目に配置された画素回路群を指し、m=3であれば3列目に配置された画素回路群を指す。図1では3行3列の画素回路を例示しているが、この形態に限定されず、n及びmの数は任意に決定することができる。
図1〜図6を用いて、実施形態1に係る発光表示装置の構成および動作方法を説明する。図1は本発明の実施形態1における発光表示装置の構成の一例を示す概略図である。発光表示装置は画素回路100がn行m列のマトリクス状に配置されており、各画素回路はスキャンドライバ10、エミッションドライバ20、EL電源スキャンドライバ30、データドライバ40によって制御される。ここで、n=1,2,3,・・・、m=1,2,3,・・・であり、例えばn=3であれば3行目に配置された画素回路群を指し、m=3であれば3列目に配置された画素回路群を指す。図1では3行3列の画素回路を例示しているが、この形態に限定されず、n及びmの数は任意に決定することができる。
スキャンドライバ10は、データの書き込みを実行する行を選択する駆動回路であり、各行の画素回路100に対応して設けられたゲート制御線11〜13にゲート制御信号SCAN(n)を供給する。実施形態1では、ゲート制御信号SCAN(n)は駆動トランジスタM1(図2参照)とデータ線45との間に接続されたトランジスタM3(図2参照)を制御し、この例では各行毎に所定の順番で順次排他的に選択される。
エミッションドライバ20は、発光素子への電源電圧を供給するタイミングを制御する駆動回路であり、各行の画素回路100に対応して設けられたエミッション制御線21〜23にエミッション制御信号EM(n)を供給する。実施形態1では、ゲート制御信号EM(n)は駆動トランジスタと発光素子との間に接続されたトランジスタM2(図2参照)を制御する。
EL電源スキャンドライバ30は、画素回路の保持容量に対する初期化を行うための電源電圧と発光素子の発光時のカソード電圧とを切り替えて供給する回路であり、各行の画素回路100に対応して設けられたEL電源制御線31〜33にEL電源制御信号ELVSS(n)を供給する。実施形態1では、EL電源制御信号ELVSS(n)は駆動トランジスタM1のソースドレインの一方の電極に接続されており、回路動作のそれぞれの期間に応じて保持容量C1の初期化電圧又はカソード電圧を供給する(図2参照)。本実施形態では初期化電圧はカソード電源ELVSSのハイレベルに該当し、カソード電圧はカソード電源ELVSSのローレベルに該当する。
データドライバ40は、入力された画像データに基づいて階調を決定し、決定した階調に応じたデータ電圧を、各列の画素回路100に対応して設けられたデータ線41〜43を介して画素回路100に供給する駆動回路である。また、データドライバ40と画素回路領域との間に設けられた切り替え回路50によって、各データ線には回路動作のそれぞれの期間に応じて階調データ電圧VDATA又は駆動トランジスタの初期化電源電圧VINITが供給される。
図2は本発明の実施形態1における単位画素の回路構成の一例を示す回路図である。図2は、画素回路を構成するトランジスタが全てpチャネル型である場合を示している。一つの画素回路は、駆動トランジスタM1、エミッショントランジスタM2、スイッチトランジスタM3、保持容量C1、発光素子1で構成され、発光素子1はダイオードD1と容量成分CELを含む。このように、一つの画素回路が3個のトランジスタと、1個の保持容量と、寄生容量成分を含んだ発光素子と、で構成されている。
図2を用いて単位画素100の各々の素子の接続関係を説明する。発光素子1のアノード側の電極はアノード電源ELVDDに接続されている。ゲート電極に供給される電圧に応じて発光素子1への供給電流の大きさを制御する駆動トランジスタM1のゲート電極は、ゲート制御信号SCAN(n)で制御されるスイッチトランジスタM3を介してデータ線45に接続されている。また、発光素子1のカソード側の電極と駆動トランジスタM1のソース又はドレインの一方の電極との間には、エミッション制御信号EM(n)で制御されるスイッチトランジスタM2が接続されている。また、駆動トランジスタM1のソース又はドレインの他方の電極はカソード電源ELVSSに接続されている。階調データを保存する保持容量C1は駆動トランジスタM1のゲート電極に一方の電極が接続され、発光素子1のカソード側の電極に他方の電極が接続されており、他方の電極はスイッチトランジスタM2を介して駆動トランジスタM1のソース又はドレインの一方に接続されている。
本実施形態では、画素回路を構成するトランジスタが全てpチャネル型である場合をしめしており、「ローレベル」の制御信号がトランジスタのゲート電極に印加されるとそのトランジスタはオンとなり、導通状態となる。一方、「ハイレベル」の制御信号がトランジスタのゲート電極に印加されるとそのトランジスタはオフとなり、非導通状態となる。
図3は本発明の実施形態1における単位画素の動作を示す回路図を示し、図4は本発明の実施形態1における単位画素のタイミングチャートを示す。図3,4では(a)初期化期間、(b)VTH補償+移動度補償期間、(c)データプログラム期間、(d)発光期間にそれぞれ分かれており、図3と図4における上記の期間は同じものを指す。また、図3における矢印は電流の向きを表す。
(a)初期化期間
データ信号DTに初期化電圧VINITが供給され、ゲート制御信号SCAN(n)がローレベルになり、スイッチトランジスタM3がオンし、ノードN1(駆動トランジスタM1のゲート電極と保持容量C1の一方の電極とに共通するノード)に初期化電圧VINITが供給される。ここで、初期化電圧VINITは駆動トランジスタM1をオンする固定電圧である。カソード電源ELVSSにはハイレベルが供給され、エミッション制御信号EM(n)がローレベルとなりエミッショントランジスタM2がオンすることで、ノードN2(保持容量C1の他方の電極と発光素子1の容量成分CELのカソード側とに共通するノード)にカソード電源ELVSSのハイレベルが供給される。このとき、カソード電源ELVSSのハイレベルは少なくともVINITに対して駆動トランジスタM1の閾値電圧VTHよりも高い電圧、つまりVINIT+VTHよりも高い電圧が供給され、保持容量C1及び容量成分CELにはそれぞれの電極間の電位差相当の電荷が蓄積される。このとき、保持容量C1の電極間にはVTHよりも大きな電圧が印加されている。以降、本明細書では、この状態を保持容量C1にVTHよりも大きな電圧が書き込まれると表現する。
データ信号DTに初期化電圧VINITが供給され、ゲート制御信号SCAN(n)がローレベルになり、スイッチトランジスタM3がオンし、ノードN1(駆動トランジスタM1のゲート電極と保持容量C1の一方の電極とに共通するノード)に初期化電圧VINITが供給される。ここで、初期化電圧VINITは駆動トランジスタM1をオンする固定電圧である。カソード電源ELVSSにはハイレベルが供給され、エミッション制御信号EM(n)がローレベルとなりエミッショントランジスタM2がオンすることで、ノードN2(保持容量C1の他方の電極と発光素子1の容量成分CELのカソード側とに共通するノード)にカソード電源ELVSSのハイレベルが供給される。このとき、カソード電源ELVSSのハイレベルは少なくともVINITに対して駆動トランジスタM1の閾値電圧VTHよりも高い電圧、つまりVINIT+VTHよりも高い電圧が供給され、保持容量C1及び容量成分CELにはそれぞれの電極間の電位差相当の電荷が蓄積される。このとき、保持容量C1の電極間にはVTHよりも大きな電圧が印加されている。以降、本明細書では、この状態を保持容量C1にVTHよりも大きな電圧が書き込まれると表現する。
(b)VTH補償+移動度補償期間
切り替え回路50によってデータ信号DTが初期化電圧VINITから階調データ電圧VDATAに切り替わり、ゲート制御信号SCAN(n)がローレベルに維持されることで、VDATAがノードN1に供給される。このとき、保持容量C1の容量結合によりノードN2の電位も階調データ電圧VDATAと初期化電圧VINITとの差分に応じて変化する。ここでは、VDATAとしてVINITよりも高い電圧が供給され、それぞれの画素回路において供給されたVDATAの電圧値に応じてノードN2の電位は上昇する。また、エミッション制御信号EM(n)がローレベルに維持された状態でカソード電源ELVSSがローレベルとなる。駆動トランジスタM1のソース−ドレイン間の電位差が初期化期間とは逆転し、保持容量C1及び発光素子1の容量成分CELに蓄積された電荷は駆動トランジスタM1を通じてカソード電源ELVSSに流れるように移動する。この移動によってノードN2の電位は低下し、VTH+VDATAとなり駆動トランジスタM1がオフすることで安定する。このとき、ノードN1にはVDATAが供給され、ノードN2はVTH+VDATAで安定する。つまり、保持容量C1にVTHが書き込まれる。このように、C1及びCELにはM1固有のVTHに応じた電荷が保持され、以後の発光期間において駆動トランジスタM1はVTH補償、移動度補償された電流を発光素子1に供給する。ここで、発光素子1に電流が流れないようにアノード電源ELVDDはVDATAが最も小さい値においてもVTH+VDATAよりも低い電圧に設定され、発光素子1のダイオード成分D1には逆バイアスが印加される。
切り替え回路50によってデータ信号DTが初期化電圧VINITから階調データ電圧VDATAに切り替わり、ゲート制御信号SCAN(n)がローレベルに維持されることで、VDATAがノードN1に供給される。このとき、保持容量C1の容量結合によりノードN2の電位も階調データ電圧VDATAと初期化電圧VINITとの差分に応じて変化する。ここでは、VDATAとしてVINITよりも高い電圧が供給され、それぞれの画素回路において供給されたVDATAの電圧値に応じてノードN2の電位は上昇する。また、エミッション制御信号EM(n)がローレベルに維持された状態でカソード電源ELVSSがローレベルとなる。駆動トランジスタM1のソース−ドレイン間の電位差が初期化期間とは逆転し、保持容量C1及び発光素子1の容量成分CELに蓄積された電荷は駆動トランジスタM1を通じてカソード電源ELVSSに流れるように移動する。この移動によってノードN2の電位は低下し、VTH+VDATAとなり駆動トランジスタM1がオフすることで安定する。このとき、ノードN1にはVDATAが供給され、ノードN2はVTH+VDATAで安定する。つまり、保持容量C1にVTHが書き込まれる。このように、C1及びCELにはM1固有のVTHに応じた電荷が保持され、以後の発光期間において駆動トランジスタM1はVTH補償、移動度補償された電流を発光素子1に供給する。ここで、発光素子1に電流が流れないようにアノード電源ELVDDはVDATAが最も小さい値においてもVTH+VDATAよりも低い電圧に設定され、発光素子1のダイオード成分D1には逆バイアスが印加される。
(c)データプログラム期間
切り替え回路50によってデータ信号DTが階調データ電圧VDATAから初期化電圧VINITに切り替わり、ゲート制御信号SCAN(n)がローレベルに維持されることで、VINITがノードN1に供給される。このとき、上記と同様に保持容量C1の容量結合により保持容量C1のノードN2側の電位も初期化電圧VINITと階調データ電圧VDATAとの差分に応じて変化する。ここで、エミッション制御信号EM(n)がハイレベルでエミッショントランジスタM2がオフしており、ノードN2はフローティング状態となっているため、容量結合した保持容量C1と発光素子1の容量成分CELとの間で、保持容量C1のノードN2側の電位変化を補うように保持容量C1と発光素子1の容量成分CELとの間で電荷が移動する。このとき、スイッチトランジスタM2がオフされているため、電荷の移動はC1とCEL間だけで発生し、駆動トランジスタM1のリークや寄生容量の影響を受けない。実施形態1において、保持容量C1と発光素子1の容量成分CELが同じ容量値である場合、CELからC1に移動する電荷量は(VDATA−VINIT)/2となる。このとき、ノードN1にはVINITが供給され、ノードN2にはVTH+(VDATA+VINIT)/2が供給され、保持容量C1にはそれらの差分のVDATAとVTHによって決まる電圧が書き込まれる。ここで、ノードN2の電位はアノード電源ELVDDの電位よりも低くなるが、スイッチトランジスタM2がオフされているため、発光素子1に電流が流れることはない。この期間の終了時に、ゲート制御信号SCAN(n)がハイレベルとなりスイッチトランジスタM3がオフすることで、ノードN1はVINITに固定される。
切り替え回路50によってデータ信号DTが階調データ電圧VDATAから初期化電圧VINITに切り替わり、ゲート制御信号SCAN(n)がローレベルに維持されることで、VINITがノードN1に供給される。このとき、上記と同様に保持容量C1の容量結合により保持容量C1のノードN2側の電位も初期化電圧VINITと階調データ電圧VDATAとの差分に応じて変化する。ここで、エミッション制御信号EM(n)がハイレベルでエミッショントランジスタM2がオフしており、ノードN2はフローティング状態となっているため、容量結合した保持容量C1と発光素子1の容量成分CELとの間で、保持容量C1のノードN2側の電位変化を補うように保持容量C1と発光素子1の容量成分CELとの間で電荷が移動する。このとき、スイッチトランジスタM2がオフされているため、電荷の移動はC1とCEL間だけで発生し、駆動トランジスタM1のリークや寄生容量の影響を受けない。実施形態1において、保持容量C1と発光素子1の容量成分CELが同じ容量値である場合、CELからC1に移動する電荷量は(VDATA−VINIT)/2となる。このとき、ノードN1にはVINITが供給され、ノードN2にはVTH+(VDATA+VINIT)/2が供給され、保持容量C1にはそれらの差分のVDATAとVTHによって決まる電圧が書き込まれる。ここで、ノードN2の電位はアノード電源ELVDDの電位よりも低くなるが、スイッチトランジスタM2がオフされているため、発光素子1に電流が流れることはない。この期間の終了時に、ゲート制御信号SCAN(n)がハイレベルとなりスイッチトランジスタM3がオフすることで、ノードN1はVINITに固定される。
(d)発光期間
エミッション制御信号EM(n)がローレベルとなりエミッショントランジスタM2がオンすることで、駆動トランジスタM1のゲート電極とソース又はドレインの一方の電極との間には保持容量C1に書き込まれた電圧が供給され、その電圧に応じて駆動トランジスタM1の電流量が決定して発光素子1が発光する。このとき、C1には上記のVDATAとVTHによって決まる電圧が書き込まれており、M1のVTH及び移動度が補償され、VDATAに依存した電流が発光素子1に供給される。
エミッション制御信号EM(n)がローレベルとなりエミッショントランジスタM2がオンすることで、駆動トランジスタM1のゲート電極とソース又はドレインの一方の電極との間には保持容量C1に書き込まれた電圧が供給され、その電圧に応じて駆動トランジスタM1の電流量が決定して発光素子1が発光する。このとき、C1には上記のVDATAとVTHによって決まる電圧が書き込まれており、M1のVTH及び移動度が補償され、VDATAに依存した電流が発光素子1に供給される。
図5に本発明の実施形態1における発光表示装置のタイミングチャートを示し、図6に本発明の実施形態1における駆動方法を示した図を示す。図1および図5を用いて、複数の画素回路の動作について説明する。
図5のタイミングチャートを用いて、図1における画素回路のうち1列目、1行目の画素回路100Aおよび1列目2行目の画素回路100Bの動作について説明する。まず、図5の(1)の期間では、DTにVINITが供給され、SCAN(1)がローレベルになり、ELVSS(1)に高電圧が供給されることで、画素回路100Aの初期化が行われる。このとき、画素回路100Aは(a)初期化期間に該当する。
図5の(2)の期間では、DTにVDATAが供給され、ELVSS(1)がローレベルになることで、画素回路100Aでは保持容量に駆動トランジスタ固有の閾値電圧に相当する電圧が書き込まれる。このとき、画素回路100Aは(b)VTH補償+移動度補償期間に該当する。
図5の(3)の期間では、DTにVINITが供給され、EM(1)がハイレベルになることで、画素回路100Aでは発光素子の容量成分と保持容量との間で電荷移動が起き、その結果、保持容量にVDATAとVTHによって決まる電圧が保持容量C1に書き込まれる。また、同じ期間にSCAN(2)がローレベルになり、ELVSS(2)に高電圧が供給されることで、画素回路100Bの初期化が行われる。このとき、画素回路100Aは(c)データプログラム期間に該当し、画素回路100Bは(a)初期化期間に該当する。
図5の(4)の期間では、DTにVDATAが供給されるが、SCAN(1)がハイレベルになり、画素回路100AのM3がオフされるため、ノードN1はVINITに固定される。また、ELVSS(2)がローレベルになることで、画素回路100Bでは保持容量に駆動トランジスタ固有の閾値電圧に相当する電圧が書き込まれる。このとき、画素回路100Aは(c)データプログラム期間と(d)発光期間の過渡期に該当し、画素回路100Bは(b)VTH補償+移動度補償期間に該当する。
図5の(5)の期間では、DTにVINITが供給され、EM(1)がローレベルになることで画素回路100AのエミッショントランジスタM2がオンして発光素子に電流が流れて発光する。また、EM(2)がハイレベルになることで、画素回路100Bでは発光素子の容量成分と保持容量との間で電荷移動が起き、その結果、保持容量にVDATAとVTHによって決まる電圧が書き込まれる。このとき、画素回路100Aは(d)発光期間に該当し、画素回路100Bは(c)データプログラム期間に該当する。
以上のように本実施形態では、線順次的に初期化、VTH補償等、データプログラムと発光とが交互に繰り返され、図6に示すようなProgressive駆動で動作を行う。
次に、本発明のVTH補償、移動度補償について図7及び図8を用いて説明する。図7に本発明のVTH補償時のVTH毎のVGS電圧変化を示し、図8に本発明のデータプログラム時のμによるVGS電圧変化を示す。IDSとはドレイン−ソース間電流であり、VGSとはゲート−ソース間電圧である。図7,8においては、駆動トランジスタのELVDD側をソースとし、ELVSS側をドレインとする。図7において、カットオフ電圧1を有するトランジスタの特性をVTH1と称し、カットオフ電圧2を有するトランジスタの特性をVTH2と称する。
図3,4の(a)の期間で二つのトランジスタのゲート電極には初期化電源VINITが供給され、VTH1においてはX1の状態、VTH2においてはX2の状態となり、同じゲート電圧であってもVTHのばらつきに依存して流れる電流量が異なる。
次に、図3,4の(b)の期間で保持容量C1と発光素子の容量成分CELに蓄積された電荷が駆動トランジスタM1を通じてELVSSに流れることで、M1のVGSは低下して、それぞれのカットオフ電圧Y1,Y2に達するとそれぞれのM1がオフする。
本実施形態では、図3,4の(b)の期間で駆動トランジスタM1のゲート電極には階調データ電圧VDATAが供給されており、図8に示すように、そのVDATAの値によってカットオフ電圧が異なる。ここで、両特性のトランジスタは同じ電流値でカットオフになるため、それぞれの閾値電圧が異なる場合だけでなく、移動度が異なるトランジスタにおいてもそのばらつきを補正する効果を奏する。
上記のように、本実施形態に示す駆動方法によって異なるトランジスタ間のVTHだけでなく移動度のばらつきも補正することができるため、より正確にVDATAで画素回路の階調を調整することができる。
また、本実施形態では3個のトランジスタと1個の保持容量により、初期化、VTH補償、移動度補償、データプログラム、発光制御を行うことが可能である。
また、本実施形態では、上記(b)VTH補償+移動度補償期間において、階調データ電圧VDATAを駆動トランジスタM1のゲート電極に供給することで、VTH補償と移動度補償を同時に実施することが可能である。
また、本実施形態では、上記(c)データプログラム期間において、スイッチトランジスタM3をオフして駆動トランジスタM1と保持容量C1及び発光素子の容量成分CELとを切り離すことで、M1経由の漏れ電流を抑制し、かつ、M1の寄生容量の影響を抑制したデータプログラムが可能である。その結果、保持容量C1のサイズ縮小が可能となり、高精細化と高画質化に有利となる。
(実施形態2)
図9〜図12を用いて、実施形態2に係る発光表示装置の構成および動作方法を説明する。図9に本発明の実施形態2における単位画素の回路構成の一例を示す回路図を示す。本実施形態では画素回路を構成するトランジスタが全てnチャネル型である場合を示している。実施形態1と異なる点について説明する。
図9〜図12を用いて、実施形態2に係る発光表示装置の構成および動作方法を説明する。図9に本発明の実施形態2における単位画素の回路構成の一例を示す回路図を示す。本実施形態では画素回路を構成するトランジスタが全てnチャネル型である場合を示している。実施形態1と異なる点について説明する。
単位画素101を構成する素子は3個のトランジスタと、1個の保持容量と、寄生容量成分を含んだ発光素子と、を含んでいる。以下に図9に示した単位画素101の各々の素子の接続関係を説明する。発光素子1のカソード側の電極はカソード電源ELVSSに接続されている。ゲート電極に供給される電圧に応じて発光素子1への供給電流の大きさを制御する駆動トランジスタM1のゲート電極は、ゲート制御信号SCAN(n)で制御されるスイッチトランジスタM3を介してデータ線46に接続されている。また、発光素子1のアノード側の電極と駆動トランジスタM1のソース又はドレインの一方の電極との間には、エミッション制御信号EM(n)で制御されるスイッチトランジスタM2が接続されている。また、駆動トランジスタM1のソース又はドレインの他方の電極はアノード電源ELVDDに接続されている。階調データを保存する保持容量C1は駆動トランジスタM1のゲート電極に一方の電極が接続され、発光素子1のアノード側の電極に他方の電極が接続されており、他方の電極はスイッチトランジスタM2を介して駆動トランジスタM1のソース又はドレインの一方の電極に接続されている。
図10に本発明の実施形態2における単位画素の動作を示す回路図を示し、図11に本発明の実施形態2における単位画素のタイミングチャートを示す。図10,11では(a)初期化期間、(b)VTH補償+移動度補償期間、(c)データプログラム期間、(d)発光期間にそれぞれ分かれており、図10と図11における上記の期間は同じものを指す。また、図10における矢印は電流の向きを表す。
(a)初期化期間
データ信号DTに初期化電圧VINITが供給され、ゲート制御信号SCAN(n)がハイレベルになり、スイッチトランジスタM3がオンし、ノードN3(駆動トランジスタM1のゲート電極と保持容量C1の一方の電極とに共通するノード)に初期化電圧VINITが供給される。ここで、初期化電圧VINITは駆動トランジスタM1をオンする固定電圧である。アノード電源ELVDDには低電圧が供給され、エミッション制御信号EM(n)がハイレベルとなりエミッショントランジスタM2がオンすることで、ノードN4(保持容量C1の他方の電極と発光素子1の容量成分CELのアノード側とに共通するノード)にアノード電源ELVDDのローレベルが供給される。このとき、アノード電源ELVDDのローレベルは少なくともVINITに対して駆動トランジスタM1の閾値電圧VTHよりも低い電圧が供給され、ノードN4の電位が下がることで、保持容量C1にはVTHよりも大きな電圧が書き込まれる。
データ信号DTに初期化電圧VINITが供給され、ゲート制御信号SCAN(n)がハイレベルになり、スイッチトランジスタM3がオンし、ノードN3(駆動トランジスタM1のゲート電極と保持容量C1の一方の電極とに共通するノード)に初期化電圧VINITが供給される。ここで、初期化電圧VINITは駆動トランジスタM1をオンする固定電圧である。アノード電源ELVDDには低電圧が供給され、エミッション制御信号EM(n)がハイレベルとなりエミッショントランジスタM2がオンすることで、ノードN4(保持容量C1の他方の電極と発光素子1の容量成分CELのアノード側とに共通するノード)にアノード電源ELVDDのローレベルが供給される。このとき、アノード電源ELVDDのローレベルは少なくともVINITに対して駆動トランジスタM1の閾値電圧VTHよりも低い電圧が供給され、ノードN4の電位が下がることで、保持容量C1にはVTHよりも大きな電圧が書き込まれる。
(b)VTH補償+移動度補償期間
切り替え回路50によってデータ信号DTが初期化電圧VINITから階調データ電圧VDATAに切り替わり、ゲート制御信号SCAN(n)がハイレベルに維持されることで、VDATAがノードN3に供給される。このとき、保持容量C1の容量結合によりノードN4の電位も階調データ電圧VDATAと初期化電圧VINITとの差分に応じて変化する。ここでは、VDATAとしてVINITよりも低い電圧が供給され、それぞれの画素回路において供給されたVDATAの電圧値に応じてノードN4の電位は低下する。また、エミッション制御信号EM(n)がハイレベルに維持された状態でアノード電源ELVDDがハイレベルとなる。駆動トランジスタM1のソース−ドレイン間の電位差が初期化期間とは逆転し、電荷がアノード電源ELVDDから駆動トランジスタM1を通じて保持容量C1及び発光素子1の容量成分CELに流れるように移動する。この移動によってノードN4の電位は上昇し、VDATA−VTHとなり駆動トランジスタM1がオフすることで安定する。このとき、ノードN3にはVDATAが供給され、ノードN4はVDATA−VTHで安定するので、保持容量C1にはそれらの差分のVTHが書き込まれる。このように、C1及びCELにはM1固有のVTHに応じた電荷が保持され、以後の動作と関連してVTH補償、移動度補償がなされる。ここで、発光素子1に電流が流れないようにカソード電源ELVSSはVDATAが最も大きい値においてもVDATA−VTHよりも高い電圧に設定され、発光素子1のダイオード成分D1には逆バイアスが印加される。
切り替え回路50によってデータ信号DTが初期化電圧VINITから階調データ電圧VDATAに切り替わり、ゲート制御信号SCAN(n)がハイレベルに維持されることで、VDATAがノードN3に供給される。このとき、保持容量C1の容量結合によりノードN4の電位も階調データ電圧VDATAと初期化電圧VINITとの差分に応じて変化する。ここでは、VDATAとしてVINITよりも低い電圧が供給され、それぞれの画素回路において供給されたVDATAの電圧値に応じてノードN4の電位は低下する。また、エミッション制御信号EM(n)がハイレベルに維持された状態でアノード電源ELVDDがハイレベルとなる。駆動トランジスタM1のソース−ドレイン間の電位差が初期化期間とは逆転し、電荷がアノード電源ELVDDから駆動トランジスタM1を通じて保持容量C1及び発光素子1の容量成分CELに流れるように移動する。この移動によってノードN4の電位は上昇し、VDATA−VTHとなり駆動トランジスタM1がオフすることで安定する。このとき、ノードN3にはVDATAが供給され、ノードN4はVDATA−VTHで安定するので、保持容量C1にはそれらの差分のVTHが書き込まれる。このように、C1及びCELにはM1固有のVTHに応じた電荷が保持され、以後の動作と関連してVTH補償、移動度補償がなされる。ここで、発光素子1に電流が流れないようにカソード電源ELVSSはVDATAが最も大きい値においてもVDATA−VTHよりも高い電圧に設定され、発光素子1のダイオード成分D1には逆バイアスが印加される。
(c)データプログラム期間
切り替え回路50によってデータ信号DTが階調データ電圧VDATAから初期化電圧VINITに切り替わり、ゲート制御信号SCAN(n)がハイレベルに維持されることで、VINITがノードN3に供給される。このとき、上記と同様に保持容量C1の容量結合により保持容量C1のノードN4側の電位も初期化電圧VINITと階調データ電圧VDATAとの差分に応じて変化する。ここで、エミッション制御信号EM(n)がローレベルでエミッショントランジスタM2がオフしており、ノードN4はフローティング状態となっているため、容量結合した保持容量C1と発光素子1の容量成分CELとの間で、保持容量C1のノードN4側の電位変化を補うように保持容量C1と発光素子1の容量成分CELとの間で電荷が移動する。このとき、スイッチトランジスタM2がオフされているため、電荷の移動はC1とCEL間だけで発生し、駆動トランジスタM1のリークや寄生容量の影響を受けない。実施形態2において、保持容量C1と発光素子1の容量成分CELが同じ容量値である場合、C1からCELに移動する電荷量は(VDATA−VINIT)/2となる。このとき、ノードN3にはVINITが供給され、ノードN4には(VDATA−VINIT)/2−VTHが供給され、保持容量C1にはそれらの差分のVDATAとVTHによって決まる電圧が書き込まれる。ここで、ノードN4の電位はカソード電源ELVSSの電位よりも高くなるが、スイッチトランジスタM2がオフされているため、発光素子1に電流が流れることはない。この期間の終了時に、ゲート制御信号SCAN(n)がローレベルとなりスイッチトランジスタM3がオフすることで、ノードN3はVINITに固定される。
切り替え回路50によってデータ信号DTが階調データ電圧VDATAから初期化電圧VINITに切り替わり、ゲート制御信号SCAN(n)がハイレベルに維持されることで、VINITがノードN3に供給される。このとき、上記と同様に保持容量C1の容量結合により保持容量C1のノードN4側の電位も初期化電圧VINITと階調データ電圧VDATAとの差分に応じて変化する。ここで、エミッション制御信号EM(n)がローレベルでエミッショントランジスタM2がオフしており、ノードN4はフローティング状態となっているため、容量結合した保持容量C1と発光素子1の容量成分CELとの間で、保持容量C1のノードN4側の電位変化を補うように保持容量C1と発光素子1の容量成分CELとの間で電荷が移動する。このとき、スイッチトランジスタM2がオフされているため、電荷の移動はC1とCEL間だけで発生し、駆動トランジスタM1のリークや寄生容量の影響を受けない。実施形態2において、保持容量C1と発光素子1の容量成分CELが同じ容量値である場合、C1からCELに移動する電荷量は(VDATA−VINIT)/2となる。このとき、ノードN3にはVINITが供給され、ノードN4には(VDATA−VINIT)/2−VTHが供給され、保持容量C1にはそれらの差分のVDATAとVTHによって決まる電圧が書き込まれる。ここで、ノードN4の電位はカソード電源ELVSSの電位よりも高くなるが、スイッチトランジスタM2がオフされているため、発光素子1に電流が流れることはない。この期間の終了時に、ゲート制御信号SCAN(n)がローレベルとなりスイッチトランジスタM3がオフすることで、ノードN3はVINITに固定される。
(d)発光期間
エミッション制御信号EM(n)がハイレベルとなりエミッショントランジスタM2がオンすることで、駆動トランジスタM1のゲート電極とソース又はドレインの一方の電極との間には保持容量C1に書き込まれた電圧が供給され、その電圧に応じて駆動トランジスタM1の電流量が決定して発光素子1が発光する。このとき、C1には上記のVDATAとVTHによって決まる電圧が書き込まれており、M1のVTH及び移動度が補償され、VDATAに依存した電流が発光素子1に供給される。
エミッション制御信号EM(n)がハイレベルとなりエミッショントランジスタM2がオンすることで、駆動トランジスタM1のゲート電極とソース又はドレインの一方の電極との間には保持容量C1に書き込まれた電圧が供給され、その電圧に応じて駆動トランジスタM1の電流量が決定して発光素子1が発光する。このとき、C1には上記のVDATAとVTHによって決まる電圧が書き込まれており、M1のVTH及び移動度が補償され、VDATAに依存した電流が発光素子1に供給される。
図12に本発明の実施形態2における発光表示装置のタイミングチャートを示す。上記のように画素回路の全てのトランジスタがnチャネル型に変わることで、制御信号のハイレベル/ローレベルが逆転する。つまり、図12に示すタイミングチャートは図5のハイレベル/ローレベルが逆転したものであり、画素回路の各トランジスタの駆動は実施形態1と同様なので、ここでは説明を省略する。
以上のように画素回路のトランジスタが全てnチャネル型の場合でも、本発明を実施することが可能である。nチャネル型トランジスタはpチャネル型トランジスタに比べると移動度が高いため、実施形態1で得られる利点に加えて、より高速動作が必要な回路を実現することが可能である。
また、nチャネル型トランジスタのみで画素回路を構成することが可能であるため、アモルファスシリコントランジスタや酸化物半導体トランジスタによって構成された表示装置にも適用することができる。
本発明における実施形態1及び2においては、3個のトランジスタと1個の保持容量により構成された画素回路構成を一実施例として説明したが、本発明の趣旨から逸脱しない範囲でさまざまな形態をとることができる。例えば、本発明に付加的な機能を追加する目的でトランジスタ数、保持容量数や信号線数を増やしてもよい。
また、実施形態1又は2においては、初期化をELVDD又はELVSSから電圧を供給することで実施していたが、初期化の方法は本実施形態に限定されることはなく、駆動トランジスタM1の閾値電圧VTHよりも大きな電圧が保持容量C1に書き込まれればよい。例えば、ノードN2やノードN4に対してスイッチを介して電源線を接続し、初期化期間において、スイッチをオンすることで電源線から所望の電圧を供給することができる。
また、実施形態1又は2においては、階調データ電圧VDATAと初期化電圧VINITを同一の信号線で供給しているが、この方法に限定されることはなく、異なる信号線を用いてそれぞれの信号を供給してもよい。
また、実施形態1又は2におけるタイミングチャートでは、(a)〜(d)の各期間の切り替わりが同時に行われる動作を例示したが、本発明の目的が達成できる範囲内で各信号のタイミングをずらすことができる。例えば、データプログラム期間において、保持容量C1と発光素子1の容量成分CELとの間で電荷の移動が行われる際に、エミッショントランジスタM2がオフすることで駆動トランジスタM1のリークや寄生容量の影響を抑制する。データ信号DTが階調データ電圧VDATAから初期化電圧VINITに切り替わるタイミングはM2がオフするタイミングと同時もしくは、M2がオフするタイミングよりも遅くなるように制御してもよい。つまり、M2がオフした以後にデータ信号DTが階調データ電圧VDATAから初期化電圧VINITに切り替わるように制御してもよい。
また、実施形態1又は2におけるタイミングチャートでは、データプログラム期間〜発光期間において、スイッチトランジスタM3をオフした一定期間後にエミッショントランジスタM2をオンしているが、本発明の目的が達成できる範囲内で各信号のタイミングをずらすことができる。例えば、M2をオンするタイミングはM3をオフするタイミングと同時もしくは、M3をオフするタイミングよりも遅くなるように制御してもよい。つまり、M3がオフした以後にM2をオンするように制御してもよい。
以上のように、実施形態1及び実施形態2に記載の発明によって、保持容量サイズを縮小することで高精細化を図りつつ、データプログラム時の階調データばらつきを低減することができる。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
1:発光素子、 10:スキャンドライバ、 20:エミッションドライバ、 30:EL電源スキャンドライバ、 40:データドライバ、 100,100A,100B:画素回路、 11,12,13:ゲート制御信号線、 21,22,23:エミッション制御信号線、 31,32,33:EL電源制御線、 41,42,43:データ線、 50:切り替え回路
Claims (7)
- 容量成分を含み、供給された電流によって階調が決まる発光素子と、
ゲート電極に供給される階調データ電圧に応じて前記発光素子への供給電流の大きさを制御する第1トランジスタと、
前記発光素子と前記第1トランジスタとの間に接続された第2トランジスタと、
一方の電極が前記第1トランジスタのゲート電極に接続され、他方の電極が前記第2トランジスタを介して前記第1トランジスタに接続され、前記容量成分と容量結合される保持容量と、
前記第1トランジスタのゲート電極と信号線との間に接続された第3トランジスタと、を有する画素回路の駆動方法であって、
前記第3トランジスタをオンし、前記信号線から前記一方の電極に第1電圧を供給し、前記保持容量に前記第1トランジスタの閾値電圧よりも大きな電圧を書き込む初期化工程と、
前記信号線から前記一方の電極に前記階調データ電圧を供給し、オン状態の前記第1トランジスタ及び前記第2トランジスタを介して前記保持容量に前記閾値電圧を書き込む補償工程と、
前記信号線から前記一方の電極に第2電圧を供給し、前記第2トランジスタをオフした以後に前記保持容量に前記階調データ電圧と前記閾値電圧で決まる第1データの電圧を書き込むデータプログラム工程と、
前記第3トランジスタをオフした以後に前記第2トランジスタをオンして前記第1トランジスタが前記第1データに基づく電流を流すことで前記発光素子が発光する発光工程と、を有することを特徴とする画素回路の駆動方法。 - 前記初期化工程及び前記補償工程において、前記発光素子のダイオード成分は逆バイアスが印加される状態であることを特徴とする請求項1に記載の画素回路の駆動方法。
- 前記初期化工程において、前記第1電圧によってオンされた前記第1トランジスタを介して電流が流れることで前記保持容量に前記閾値電圧よりも大きな電圧を書き込むことを特徴とする請求項1又は請求項2に記載の画素回路の駆動方法。
- 前記第1電圧、前記第2電圧及び前記階調データ電圧は一本のデータ線で供給されることを特徴とする請求項1乃至請求項3のいずれかに記載の画素回路の駆動方法。
- 前記第1トランジスタ乃至前記第3トランジスタはいずれもpチャネル型トランジスタであり、前記発光素子はアノード電源に接続され、前記第1トランジスタはカソード電源に接続される回路構成の駆動方法であって、
前記初期化工程において、前記第1電圧は前記階調データ電圧よりも低く、前記他方の電極は前記第1電圧よりも高い電圧を供給し、
前記補償工程において、前記保持容量前記第1トランジスタを介して前記カソード電源に電流を流すことで前記閾値電圧を書き込み、
前記データプログラム工程において、前記第2電圧は前記階調データ電圧よりも低いことを特徴とする請求項1乃至請求項4のいずれかに記載の画素回路の駆動方法。 - 前記第1トランジスタ乃至前記第3トランジスタはいずれもnチャネル型トランジスタであり、前記発光素子はカソード電源に接続され、前記第1トランジスタはアノード電源に接続される回路構成の駆動方法であって、
前記初期化工程において、前記第1電圧は前記階調データ電圧よりも高く、前記他方の電極は前記第1電圧よりも低い電圧を供給し、
前記補償工程において、前記保持容量前記第1トランジスタを介して前記アノード電源から電流を流すことで前記閾値電圧を書き込み、
前記データプログラム工程において、前記第2電圧は前記階調データ電圧よりも高いことを特徴とする請求項1乃至請求項4のいずれかに記載の画素回路の駆動方法。 - 容量成分を含み、供給された電流によって階調が決まる発光素子と、
ゲート電極に供給される階調データ電圧に応じて前記発光素子への供給電流の大きさを制御する第1トランジスタと、
前記発光素子と前記第1トランジスタとの間に接続された第2トランジスタと、
一方の電極が前記第1トランジスタのゲート電極に接続され、他方の電極が前記第2トランジスタを介して前記第1トランジスタに接続され、前記容量成分と容量結合される保持容量と、
前記第1トランジスタのゲート電極と信号線との間に接続された第3トランジスタと、を有し、
前記保持容量に蓄積された前記第1トランジスタの閾値電圧と前記階調データ電圧とで決まる第1データの電圧によって前記発光素子の階調が決まることを特徴とした画素回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013130379A JP2015004841A (ja) | 2013-06-21 | 2013-06-21 | 画素回路及びその駆動方法 |
KR1020140074453A KR20140148324A (ko) | 2013-06-21 | 2014-06-18 | 화소 회로 및 그 구동 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013130379A JP2015004841A (ja) | 2013-06-21 | 2013-06-21 | 画素回路及びその駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015004841A true JP2015004841A (ja) | 2015-01-08 |
Family
ID=52300783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013130379A Pending JP2015004841A (ja) | 2013-06-21 | 2013-06-21 | 画素回路及びその駆動方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2015004841A (ja) |
KR (1) | KR20140148324A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105895040B (zh) | 2016-06-03 | 2018-12-28 | 深圳市华星光电技术有限公司 | 一种色偏补偿方法 |
-
2013
- 2013-06-21 JP JP2013130379A patent/JP2015004841A/ja active Pending
-
2014
- 2014-06-18 KR KR1020140074453A patent/KR20140148324A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
KR20140148324A (ko) | 2014-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4915195B2 (ja) | 表示装置 | |
US10068527B2 (en) | Light-emitting display apparatus and driving method thereof | |
JP6142178B2 (ja) | 表示装置および駆動方法 | |
US9633598B2 (en) | Pixel circuit and driving method thereof | |
US9905166B2 (en) | Pixel driving circuit, pixel driving method and display apparatus | |
CN109903720B (zh) | 发光显示设备及其驱动方法 | |
JP5627694B2 (ja) | 表示装置 | |
CN109300436B (zh) | Amoled像素驱动电路及驱动方法 | |
US9165508B2 (en) | Display apparatus using reference voltage line for parasitic capacitance, electronic apparatus using the display apparatus and driving method of the display apparatus | |
JP2007108380A (ja) | 表示装置および表示装置の駆動方法 | |
JP2008051990A (ja) | 表示装置 | |
JP2018105917A (ja) | 表示パネルおよび表示装置 | |
JP2014219516A (ja) | 画素回路及びその駆動方法 | |
JP6196809B2 (ja) | 画素回路及びその駆動方法 | |
JP2014215425A (ja) | 表示装置および表示装置の駆動方法 | |
JP6288710B2 (ja) | 表示装置の駆動方法および表示装置 | |
US11270639B2 (en) | Pixel circuit and display device | |
JP4843203B2 (ja) | アクティブマトリクス型表示装置 | |
JP4889205B2 (ja) | アクティブマトリクス型表示装置 | |
JP2016048300A (ja) | 表示装置の駆動方法及び表示装置 | |
KR101474023B1 (ko) | 유기발광다이오드 표시장치 | |
CN110751928B (zh) | 一种像素电路及其工作方法、显示装置 | |
JP4915194B2 (ja) | 表示装置 | |
JP2015004841A (ja) | 画素回路及びその駆動方法 | |
JP2015079107A (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 |