JP2015002657A - インバータ装置 - Google Patents

インバータ装置 Download PDF

Info

Publication number
JP2015002657A
JP2015002657A JP2013127631A JP2013127631A JP2015002657A JP 2015002657 A JP2015002657 A JP 2015002657A JP 2013127631 A JP2013127631 A JP 2013127631A JP 2013127631 A JP2013127631 A JP 2013127631A JP 2015002657 A JP2015002657 A JP 2015002657A
Authority
JP
Japan
Prior art keywords
phase
current
voltage
inverter device
leg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013127631A
Other languages
English (en)
Other versions
JP6141697B2 (ja
Inventor
晋吾 加藤
Shingo Kato
晋吾 加藤
亮二 松井
Ryoji Matsui
亮二 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2013127631A priority Critical patent/JP6141697B2/ja
Publication of JP2015002657A publication Critical patent/JP2015002657A/ja
Application granted granted Critical
Publication of JP6141697B2 publication Critical patent/JP6141697B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Abstract

【課題】単相三線式インバータ装置において、第1相のサージ電流によって誘発されうる第2相の電圧変動を抑制する。
【解決手段】単相三線式インバータ装置は、3つのレグLG0〜LG2を用いた直流電圧(VDC)に対するパルス幅変調により、A相の交流電圧(VA)及びB相の交流電圧(VB)を生成する。A相の電流情報(IA1、IA2、IA3、IA4又はIA5)に基づきA相のサージ電流の有無を検出する。A相にサージ電流が検出されたとき、A相に接続されたレグLG1の制御を通じA相の交流電圧の大きさを低下させることでA相の電流低下を図り、一方で、B相に接続されたレグLG2の通流率を下げることでA相のサージ電流によって誘発されうるB相の過電圧を抑制する。
【選択図】図19

Description

本発明は、インバータ装置に関する。
図21に、自立運転を行う単相三線式インバータ装置の従来回路図を示す。図21のインバータ装置では、3つのレグを用いて直流電圧をパルス幅変調することで、リアクトル及びコンデンサを通じ、A相及びB相の交流電圧を生成する。図21に示す回路では、互いに180°の位相差を有する2つの正弦波交流電圧がA相及びB相の交流電圧として生成される。図21に示す如く、各相の電圧値をフィードバックして各レグのスイッチング素子を制御することが知られている(出力のフィードバックの構成に関し、例えば下記特許文献1参照)。
また、単相三線式に限らず、機器接続時の突入電流に対応する過電流(サージ電流)が検出された場合には、過電流を抑制するべく、パルス幅変調における出力部レグの通流率(オンデューティ)を一時的に小さくする制御が行われる(例えば下記特許文献2参照)。
特許第3337041号公報 特開2000−201484号公報
今、図21に示すインバータ装置において、A相に過電流が発生したことを考える。この場合、A相での過電流を抑制すべく、A相の電圧を低下させる制御を行う。A相の電圧低下は、コンデンサ及びリアクトルを介して、B相に電圧変動を引き起こす。このB相における電圧変動は、B相に過電圧を生じさせ得る。
例えば、A相及びB相の交流電圧の目標実効値が100Vである場合において、B相の交流電圧が正の最大値をとるタイミングで上記電圧変動が生じると、B相の交流電圧の瞬時値が、交流100Vに対する一般的な正常電圧範囲の上限値“106×√2”を超えたり、過電圧保護レベル(例えば170V)に達したりすることもある。尚、このような電圧変動に対する考察は後に詳説される。
交流側平滑用のコンデンサに、十分に高容量のコンデンサを用いたならば、A相の過電流(サージ電流)に伴うB相の電圧変動を、問題の無い程度にまで低減させることができる。しかしながら、コンデンサの高容量化はコスト面及びスペース面から採用しがたい。交流側平滑用のコンデンサには一般的にフィルムコンデンサが使用されるため、尚更である。A相に過電流が発生した場合について説明したが、B相に過電流が発生した場合も同様である。
そこで本発明は、第1相のサージ電流によって誘発されうる第2相の電圧変動の抑制に寄与するインバータ装置を提供することを目的とする。
本発明に係るインバータ装置は、直流電圧に基づき、中性線と第1線、第2線との間に、第1相、第2相の交流電圧を生成するインバータ装置であって、第1相用リアクトルを介して前記第1線に接続され、前記直流電圧をパルス幅変調することで前記第1相の交流電圧を生成する第1相用レグと、第2相用リアクトルを介して前記第2線に接続され、前記直流電圧をパルス幅変調することで前記第2相の交流電圧を生成する第2相用レグと、前記パルス幅変調によって前記第1相用レグ及び第2相用レグを制御するとともに、前記第1相の電流情報に基づき前記第1相にサージ電流が生じているか否かを検出し、その検出結果に応じて前記第2相用レグの通流率を変更する制御部と、を備えたことを特徴とする。
本発明によれば、第1相のサージ電流によって誘発されうる第2相の電圧変動の抑制に寄与するインバータ装置を提供することが可能である。
本発明の第1実施形態に係るインバータ装置の回路図である。 本発明の第1実施形態に係るインバータ装置の回路詳細例である。 図1の制御部の内部ブロック図である。 本発明の第1実施形態に係り、A相及びB相の交流電圧の波形を示す図である。 パイポーラ変調採用時における上及び下アームの状態を示す図である。 ユニポーラ変調採用時における上及び下アームの状態を示す図である。 シミュレーションで想定した仮想的な負荷の内部回路を示す図である。 A相にサージ電流が流れたときの、A相及びB相の交流電圧波形及びA相の電流波形のシミュレーション結果を示す図である(但し、電圧変動抑制機能がオフであると仮定)。 図8の波形の一部拡大図である。 パイポーラ変調を採用した場合における、通常状態及びA相サージ電流発生時での上及び下アームの状態を示す図である。 ユニポーラ変調を採用した場合における、通常状態及びA相サージ電流発生時での上及び下アームの状態を示す図である。 本発明の第2実施形態に係るインバータ装置の回路図である。 本発明の第3実施形態に係るインバータ装置の回路図である。 本発明の第4実施形態に係るインバータ装置の回路図である。 本発明の第5実施形態に係るインバータ装置の回路図である。 本発明の第6実施形態に係るインバータ装置の回路図である。 本発明の第7実施形態に係り、A相にサージ電流が流れたときの、A相及びB相の交流電圧波形及びA相の電流波形のシミュレーション結果を示す図である 本発明の第7実施形態に係り、A相にサージ電流が流れたときの、A相及びB相の交流電圧波形及びA相の電流波形のシミュレーション結果を示す図である 本発明の第8実施形態に係るインバータ装置の回路図である。 本発明の第9実施形態に係るインバータ装置の回路図である。 自立運転を行う単相三線式インバータ装置の従来回路図である。
以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、状態量又は部材等を参照する記号又は符号を記すことによって該記号又は符号に対応する情報、信号、物理量、状態量又は部材等の名称を省略又は略記することがある。
<第1実施形態>
本発明の第1実施形態を説明する。図1は、第1実施形態に係るインバータ装置1の回路図である。インバータ装置1は、負荷LD1及びLD2以外の、図1に示される各要素を含んで構成される。即ち、インバータ装置1は、制御部10と、レグLG0〜LG2と、リアクトルL0〜L2と、コンデンサC0〜C2と、電圧センサ20A及び20Bと、それらを所定の関係で接続する各配線を備える。
直流電源2は、配線3の電位を基準として配線3及び4間に直流電圧VDCを出力する。例えば、直流電源2は、リチウムイオン電池、ニッケル水素電池等の蓄電池から成り、当該蓄電池の出力電圧を直流電圧VDCとして出力する。或いは例えば、直流電源2は、自然エネルギ(太陽光、水力、風力、地熱など)に基づく発電を行って当該発電にて得た直流電圧を直流電圧VDCとして出力する。直流電源2は、この他の任意のエネルギ源を用いて直流電圧VDCを出力するものであっても良い。インバータ装置1と直流電源2によって電源装置(インバータ電源システム)が形成されていると考えることができる。
インバータ装置1は、単相三線式インバータ装置であって、自立運転が可能である。即ち、インバータ装置1は、商用交流電力を必要とすることなく、自分自身で、直流電圧VDCに基づきA相の交流電圧及びB相の交流電圧を生成する。A相、B相の交流電圧を、夫々、記号VA、VBにて参照する。交流電圧VAは、中性線30Nを基準として電力線30A及び中性線30N間に加わり、交流電圧VBは、中性線30Nを基準として電力線30B及び中性線30N間に加わる。
レグLG0〜LG2の夫々は上アーム及び下アームの直列接続回路であって、レグLG0〜LG2の夫々に直流電圧VDCが加わる。各レグにおいて、上アームの方が下アームよりも高電位が加わる。各レグにおいて、上アーム及び下アームは任意の種類のスイッチング素子にて形成される。具体的には、レグLG0はIGBT41及び42にて形成され、レグLG1はIGBT43及び44にて形成され、レグLG2はIGBT45及び46にて形成される。IGBT41〜46の夫々は、Nチャネル型の絶縁ゲートバイポーラトランジスタ(Insulated Gate Bipolar Transistor)である。IGBT41、43及び45が、レグLG0、LG1及びLG2における上アームに相当し、IGBT42、44及び46が、レグLG0、LG1及びLG2における下アームに相当する。故に、以下では、IGBT41、43及び45を上アーム(又は単にアーム)とも呼び、IGBT42、44及び46を下アーム(又は単にアーム)とも呼ぶ。IGBT41〜46の夫々において、エミッタからコレクタに向かう方向を順方向するダイオードがIGBTに並列接続されている。
IGBT41、43及び45の各コレクタは、直流電源2の正出力端子に接続された配線4に共通接続され、IGBT42、44及び46の各エミッタは、直流電源2の負出力端子に接続された配線3に共通接続される。IGBT41のエミッタ及びIGBT42のコレクタは接続点47にて接続され、接続点47はリアクトルL0を介して中性線30Nに接続される。IGBT43のエミッタ及びIGBT44のコレクタは接続点48にて接続され、接続点48はリアクトルL1を介して電力線30Aに接続される。IGBT45のエミッタ及びIGBT46のコレクタは接続点49にて接続され、接続点49はリアクトルL2を介して電力線30Bに接続される。
電力線30A及び30B間にコンデンサC0が接続され、中性線30N及び電力線30A間にコンデンサC1が接続され、中性線30N及び電力線30B間にコンデンサC2が接続される。コンデンサC0〜C2をフィルムコンデンサ等にて形成することができる。リアクトルL1及びコンデンサC1は、リアクトルL0及びコンデンサC0と協働しつつ、中性線30Nの電位を基準とする接続点48の電圧を平滑化して交流電圧VAを得るためのフィルタ回路を形成する。リアクトルL2及びコンデンサC2は、リアクトルL0及びコンデンサC0と協働しつつ、中性線30Nの電位を基準とする接続点49の電圧を平滑化して交流電圧VBを得るためのフィルタ回路を形成する。
負荷LD1は、中性線30N及び電力線30A間に接続され、交流電圧VAを用いて駆動する任意の負荷である。負荷LD2は、中性線30N及び電力線30B間に接続され、交流電圧VBを用いて駆動する任意の負荷である。
電圧センサ20Aは、中性線30Nの電位を基準として中性線30N及び電力線30A間の電圧(即ち、交流電圧VA)の値を検出し、電圧センサ20Bは、中性線30Nの電位を基準として中性線30N及び電力線30B間の電圧(即ち、交流電圧VB)の値を検出する。
制御部10は、マイクロコンピュータ等から成り、電圧センサ20A及び20Bの検出値(即ち、VA及びVBの検出値)に基づきレグLG0〜LG2を制御することで、直流電圧VDCに基づく交流電圧VA及びVBを生成させる。この際、レグLG1及びLG2が、夫々、直流電圧VDCをパルス幅変調することで交流電圧VA及びVBを生成し、当該パルス幅変調が、制御部10によるスイッチング制御により実現される。
スイッチング制御では、各レグの上アーム及び下アームのオン/オフが制御される。制御部10は、各レグにおいて、上アームをオンにするとき、下アームを必ずオフとし、下アームをオンにするとき、上アームを必ずオフとする。上アームのオンとは、上アームとしてのIGBTのコレクタ及びエミッタ間が導通する状態を指し、上アームのオフとは、上アームとしてのIGBTのコレクタ及びエミッタ間が非導通となる状態を指す(下アームについても同様)。制御部10は、各IGBTのゲート電位を制御することで各IGBTのオン/オフを制御することができる。レグLG0に対するスイッチング制御において、制御部10は、IGBT41及び42を交互に且つ均等にオンする。故に、配線3から見た接続点47の電圧の直流成分は、VDC/2である。尚、図1では、図示の簡略化上、制御部10と1つのレグ内の上及び下アームのゲートとを結ぶ配線が1本の線にて示されているが、実際には、各レグにおいてゲートに接続される配線は上及び下アーム間で異なる(後述の図2等でも同様)。
インバータ装置1を、図2のように構成することができる。図2の回路例では、図1の制御部10が、目標電圧発生器11A、電圧比較器12A及びPWM制御器13Aを備えたA相制御部10Aと、目標電圧発生器11B、電圧比較器12B及びPWM制御器13Bを備えたB相制御部10Bとを含んで形成されている(図3も参照;図3のサージ電流検出部15については後述)。図2において、IGBT41及び42のゲート電位を制御する部位の図示は割愛されている(後述の図12〜図14及び図19についても同様)。
目標電圧発生器11Aは、所定の第1目標電圧を示す正弦波の目標電圧信号を生成する。発生器11Aによる目標電圧信号の信号値VA *は、交流電圧VAの瞬時値の目標値(指令値)として機能する。電圧比較器12Aは、信号値VA *と、電圧センサ20Aの電圧検出値(即ち交流電圧VAの検出値)VADETとを比較する。PWM制御器13Aは、検出値VADETが信号値VA *と一致するようにIGBT43及び44のオン/オフを制御する。結果、交流電圧VAは第1目標電圧と一致するようになる。
目標電圧発生器11Bは、所定の第2目標電圧を示す正弦波の目標電圧信号を生成する。発生器11Bによる目標電圧信号の信号値VB *は、交流電圧VBの瞬時値の目標値(指令値)として機能する。電圧比較器12Bは、信号値VB *と、電圧センサ20Bの電圧検出値(即ち交流電圧VBの検出値)VBDETとを比較する。PWM制御器13Bは、検出値VBDETが信号値VB *と一致するようにIGBT45及び46のオン/オフを制御する。結果、交流電圧VBは第2目標電圧と一致するようになる。
ここで、目標電圧発生器11A及び11Bは、互いに180°の位相差を有し且つ互いに同じ振幅を持つ目標電圧信号を生成する。従って、交流電圧VA及びVBは互いに180°の位相差を有し且つ互いに同じ実効値を持つ正弦波交流電圧となる。当該実効値は任意であるが、ここでは、当該実効値は100V(ボルト)であるとする。図4において、波形310A及び310Bは、夫々、通常状態における交流電圧VA及びVBの波形である(通常状態の意義については後述)。交流電圧VBの電圧値が正である区間をB相正区間と呼び、交流電圧VBの電圧値が負である区間をB相負区間と呼ぶ。交流電圧VA及びVBは互いに180°の位相差を有するため、B相正区間は交流電圧VAの電圧値が負となるA相負区間でもあり、B相負区間は交流電圧VAの電圧値が正となるA相正区間でもある。
PWM制御器13A及び13Bは、レグLG1及びLG2におけるパルス幅変調に、バイポーラ変調又はユニポーラ変調を用いることができる。
図5に、バイポーラ変調を用いた場合における、B相正区間及びB相負区間中の上アーム45及び下アーム46の状態を示す。図6に、ユニポーラ変調を用いた場合における、B相正区間及びB相負区間中の上アーム45及び下アーム46の状態を示す。ユニポーラ変調では、B相正区間中、上アーム45がオン及びオフ間でスイッチングされる一方で下アーム46がオフで固定され、且つ、B相負区間中、下アーム46がオン及びオフ間でスイッチングされる一方で上アーム45がオフで固定される。これに対し、バイポーラ変調では、B相正区間中もB相負区間中も、上アーム45及び下アーム46の双方がオン及びオフ間でスイッチングされる。バイポーラ変調では、上アーム45がオンのときには下アーム46がオフとされ、上アーム45がオフのときには下アーム46がオンとされる(但し、所謂デッドタイムを除く)。
レグLG2に対するパルス幅変調では、上アーム45又は下アーム46が周期的にオン及びオフ間でスイッチングされる。そのスイッチングの周期を記号TPERIODにて表す。また、スイッチングの1周期中において、上アーム45がオン、オフとされる時間長を夫々記号TON45、TOFF45にて表し、下アーム46がオン、オフとされる時間長を夫々記号TON46、TOFF46にて表す。そうすると、B相正区間中におけるレグLG2の通流率αPは、“αP=TON45/(TON45+TOFF45)=TON45/TPERIOD”にて表され、B相負区間中におけるレグLG2の通流率αNは、“αN=TON46/(TON46+TOFF46)=TON46/TPERIOD”にて表される。B相正区間でもB相負区間でも、信号値VB *の絶対値が大きくなるにつれて、レグLG2の通流率(αP、αN)が増大せしめられる。
B相に注目してアーム45及び46の状態等を説明したが、A相に対応するアーム43及びアーム44に対しても、上記と同様のバイポーラ変調又はユニポーラ変調が適用されると共に上記と同様の通流率が定義及び制御される。
インバータ装置1における制御部10には、サージ電流検出部15も設けられている(図3参照)。サージ電流検出部15は、A相の電流情報に基づきA相にサージ電流が生じているか否か(換言すればA相にサージ電流が流れているか否か)を検出すると共に、B相の電流情報に基づきB相にサージ電流が生じているか否か(換言すればB相にサージ電流が流れているか否か)を検出する。上述の通常状態とは、A相及びB相の何れにもサージ電流が生じていない状態(サージ電流の非検出状態)を指す。交流電圧VA及びVBが第1及び第2目標電圧(VA *、VB *)と一致せしめられる上述の動作は、通常状態の動作である。A相の電流情報は、電力線30Aに流れる電流に依存する任意の電流の情報であって良く、B相の電流情報は、電力線30Bに流れる電流に依存する任意の電流の情報であって良い。
サージ電流は、例えば、負荷への突入電流である。突入電流は、負荷LD1又はLD2に含まれる電気機器の電源投入時などに発生する。サージ電流は、過電流となりうる。従って、以下の説明文における用語“サージ電流”を“過電流”に読み替えても良い。特に、クレストファクタの高い電気機器が負荷LD1又はLD2に含まれる場合、過電流が発生しやすい。
A相にサージ電流が生じていると検出されたとき、A相制御部10Aは、A相サージ電流抑制処理を行う。A相サージ電流抑制処理において、A相制御部10Aは、通常状態を基準として交流電圧VAの大きさが低下するようにレグLG1を制御する。これを実現するために、A相正区間においてA相にサージ電流が生じていると検出されたとき、A相制御部10Aは、通常状態との比較において、周期TPERIODに対する上アーム43のオン時間(上アーム43がオンになる時間)の割合を減少させる。逆に、A相負区間においてA相にサージ電流が生じていると検出されたとき、A相制御部10Aは、通常状態との比較において、周期TPERIODに対する下アーム44(下アーム44がオンになる時間)のオン時間の割合を減少させる。
B相にサージ電流が生じていると検出されたとき、B相制御部10Bは、B相サージ電流抑制処理を行う。B相サージ電流抑制処理において、B相制御部10Bは、通常状態を基準として交流電圧VBの大きさが低下するようにレグLG2を制御する。当該低下を実現するためのレグLG2の制御方法は、A相のサージ電流の検出時について上述した方法と同様である。
A相にサージ電流が発生した場合の電圧等の挙動を調べる基本シミュレーションを行った。基本シミュレーションでは、負荷LD2が存在せず、負荷LD1が、図7に示すような、スイッチ101、数オーム程度の抵抗102及び100μF程度のコンデンサ103の直列接続回路であると仮定した。スイッチ101のターンオンは、例えば、負荷LD1に突入電流が流れることを模している。このシミュレーションで仮定した負荷の内容は勿論例示であり、負荷LD1又はLD2は突入電流が流れ得る任意の負荷でありうる。また、目標電圧信号(VA *、VB *)の周波数は50Hzであるとする。
図8において、波形320A及び320Bは、夫々、シミュレーション区間における交流電圧VA及びVBの波形であり、波形IAは、シミュレーション区間における電力線30Aに流れる電流の波形である。但し、波形320Bは、後述の電圧変動抑制機能が無効(オフ)であると仮定したときの波形である。電力線30Aに流れる電流において、電力線30Aから負荷LD1を経由して中性線30Nに流れる電流の極性を正にとる。シミュレーション区間は、基準時刻を起点とし、基準時刻から0.02秒だけ後の時刻を終点とする区間である。
ここで、記号tは、基準時刻からの経過時間を表すものとする(単位は秒)。t=0からt=0.01の区間はB相正区間であり、t=0.01からt=0.02の区間はB相負区間である。t=0からt=0.005の区間及びt=0.01からt=0.015の区間においてスイッチ101をオフに固定し、t=0.005からt=0.01の区間及びt=0.015からt=0.02の区間においてスイッチ101をオンに固定した。図9には、t=0.005の時刻周辺の、波形320A、320B及びIAの拡大図が示されている。
図8及び図9に示す如く、t=0.005及びその直後において、A相に大きな電流が流れ、A相制御部10Aによりサージ電流がA相に発生していると判断される。このため、t=0.005及びその直後において、A相サージ電流抑制処理が実行され、結果、交流電圧VAの大きさが通常状態を基準として低下する。交流電圧VAの低下は、コンデンサC0〜C2及びリアクトルL0〜L2の全部又は一部を介して、B相に電圧変動(即ちVBの電圧変動)を引き起こす。検出値VBDETのフィードバックを利用したレグLG2のPWM制御は、当該電圧変動を抑制するように作用するが、そのPWM制御は電圧変動を検知してからの制御になるため、電圧変動の抑制に遅延が生じる。
図9の例では、B相の電圧が155V程度にまで過渡的に上昇している。これは、交流100Vに対する一般的な正常電圧範囲の上限値“106×√2”を超えており、また、過電圧保護レベル(例えば170V)に対するマージンも少ない。このようなB相の電圧変動は抑制されるべきである。仮に、交流側平滑用のコンデンサ(C0〜C2)に、十分に高容量のコンデンサを用いたならば、A相のサージ電流に伴うB相の電圧変動を、問題の無い程度にまで低減させることができる。しかしながら、コンデンサの高容量化はコスト面及びスペース面から採用しがたい。交流側平滑用のコンデンサには一般的にフィルムコンデンサが使用されるため、尚更である。A相にサージ電流が発生した場合について説明したが、B相にサージ電流が発生した場合も同様である。
これらを考慮し、インバータ装置1では、電圧変動抑制機能(過電圧抑制機能)を制御部10に持たせている。電圧変動抑制機能では、A相の電流情報に基づきレグLG2の通流率を制御及び変更することでA相のサージ電流発生時に生じうるB相の電圧変動(過電圧を含みうる)を抑制する、或いは、B相の電流情報に基づきレグLG1の通流率を制御及び変更することでB相のサージ電流発生時に生じうるA相の電圧変動(過電圧を含みうる)を抑制する。
つまり、制御部10は、第1相の電流情報に基づき第1相にサージ電流が生じているか否かを検出し、その検出結果に応じ、第2相用レグの通流率を変更する。この変更は、第1相にサージ電流が生じている場合と第1相にサージ電流が生じていない場合との間における、第2相用レグの通流率の変更である。第1相はA相又はB相である。第1相がA相であるとき、第2相及び第2相用レグはB相及びレグLG2である。第1相がB相であるとき、第2相及び第2相用レグはA相及びレグLG1である。
上述の電圧変動抑制機能により、第1相のサージ電流によって誘発される第2相の電圧変動が抑制される。当該電圧変動には過電圧が含まれうる。このため、第2相の過電圧保護が作動することによるインバータ装置1自体の動作停止や、部品の破損、及び、第2相の負荷としての家電機器等の動作停止や破損などを防止することが期待される。
サージ電流発生時の動作について更に詳細に説明する。制御部10は、第1相の電流情報である参照電流の情報を利用する。第1相がA相である場合、参照電流は、例えばリアクトルL1に流れる電流である(図12参照)。そして、サージ電流検出部15(図3参照)は、参照電流の大きさ(即ち絶対値)が所定の上限値ITH1より大きいとき、第1相にサージ電流が生じていると判断し、そうでない場合に、A相にサージ電流が生じていないと判断する(ITH1>0)。上限値ITH1は、例えば、インバータ装置1において定められた定格電流の値である。或いは、サージ電流検出部15は、参照電流の変化の傾きの大きさ(即ち絶対値)が所定の上限値ITH2より大きい場合に第1相にサージ電流が生じていると判断し、そうでない場合に、第1相にサージ電流が生じていないと判断しても良い(ITH2>0)。
第1相がA相であるときの参照電流を特にA相参照電流と呼び、第1相がB相であるときの参照電流を特にB相参照電流と呼ぶ。以下では、説明の具体化のため、特に記述無き限り、第1相がA相であるとする。A相にサージ電流が生じていると判断されたとき、上述のA相サージ電流抑制処理が実行される一方、PWM制御器13Bにて上記の電圧変動抑制機能が実現されてレグLG2の通流率が変更される。図10及び図11に、バイポーラ変調の採用時及びユニポーラ変調の採用時における通流率の変化の様子を示す。
電圧変動抑制機能の第1実現方法では、A相参照電流の大きさが所定の上限値ITH1より大きいとき、A相参照電流の大きさが上限値ITH1以下の時との比較において、レグLG2の通流率(αP又はαN)を低下させる。
具体的に例えば、信号値VB *が“120V(ボルト)”を示している特定タイミングにおいて、仮にA相参照電流の大きさが上限値ITH1以下であったならば、レグLG2の通流率αPが90%に設定される場合を考える(この場合の特定タイミングはB相正区間に属する)。この場合において、実際には、特定タイミングでのA相参照電流の大きさが上限値ITH1を超えていたとする。そうすると、A相にサージ電流が発生していると判断して、特定タイミングにおけるレグLG2の通流率αPを(0.9−Δ)に低下させる。
同様に例えば、信号値VB *が“−120V(ボルト)”を示している特定タイミングにおいて、仮にA相参照電流の大きさが上限値ITH1以下であったならば、レグLG2の通流率αNが90%に設定される場合を考える(この場合の特定タイミングはB相負区間に属する)。この場合において、実際には、特定タイミングでのA相参照電流の大きさが上限値ITH2を超えていたとする。そうすると、A相にサージ電流が発生していると判断して、特定タイミングにおけるレグLG2の通流率αNを(0.9−Δ)に低下させる。
特定タイミングにおけるレグLG2の通流率(αP又はαN)の低下量Δは、正の量であって、予め定められた固定値を有していて良い。或いは、A相参照電流の大きさが上限値ITH1より大きいとき、A相参照電流の大きさと上限値ITH1との差DIF1に基づき、PWM制御器13Bが低下量Δを可変設定してもよい。具体的には、差DIF1が増大するにつれて低下量Δを増大させると良い。但し、レグLG2の通流率(αP又はαN)がゼロ未満とならないように低下量Δの値に制限が加えられる。差DIF1が増大するにつれて(即ちA相のサージ電流の度合いが強くなるにつれて)B相の過電圧がより誘発されやすくなるが、差DIF1の増大に伴う低下量Δの増大により、B相の過電圧発生を抑制する作用が強まる。尚、バイポーラ変調の採用時、ユニポーラ変調の採用時の何れにおいても、差DIF1に応じ、特定タイミングにおけるレグLG2の通流率をゼロにまで低下させても良い。
電圧変動抑制機能の第2実現方法では、A相参照電流の変化の傾きの大きさが所定の上限値ITH2より大きいとき、その傾きの大きさが上限値ITH2以下の時との比較において、レグLG2の通流率(αP又はαN)を低下させる。
具体的に例えば、信号値VB *が“120V(ボルト)”を示している特定タイミングにおいて、仮にA相参照電流の変化の傾きの大きさが上限値ITH2以下であったならば、レグLG2の通流率αPが90%に設定される場合を考える(この場合の特定タイミングはB相正区間に属する)。この場合において、実際には、特定タイミングでのA相参照電流の変化の傾きの大きさが上限値ITH2を超えていたとする。そうすると、A相にサージ電流が発生していると判断して、特定タイミングにおけるレグLG2の通流率αPを(0.9−Δ)に低下させる。
同様に例えば、信号値VB *が“−120V(ボルト)”を示している特定タイミングにおいて、仮にA相参照電流の変化の傾きの大きさが上限値ITH2以下であったならば、レグLG2の通流率αNが90%に設定される場合を考える(この場合の特定タイミングはB相負区間に属する)。この場合において、実際には、特定タイミングでのA相参照電流の変化の傾きの大きさが上限値ITH2を超えていたとする。そうすると、A相にサージ電流が発生していると判断して、特定タイミングにおけるレグLG2の通流率αNを(0.9−Δ)に低下させる。
上述したように、特定タイミングにおけるレグLG2の通流率(αP又はαN)の低下量Δは、予め定められた固定値を有していて良い。或いは、A相参照電流の変化の傾きの大きさが上限値ITH2より大きいとき、その傾きの大きさと上限値ITH2との差DIF2に基づき、PWM制御器13Bが低下量Δを可変設定してもよい。具体的には、差DIF2が増大するにつれて低下量Δを増大させると良い。但し、レグLG2の通流率(αP又はαN)がゼロ未満とならないように低下量Δの値に制限が加えられる。差DIF2が増大するにつれて(即ちA相のサージ電流の度合いが強くなるにつれて)B相の過電圧がより誘発されやすくなるが、差DIF2の増大に伴う低下量Δの増大により、B相の過電圧発生を抑制する作用が強まる。尚、バイポーラ変調の採用時、ユニポーラ変調の採用時の何れにおいても、差DIF2に応じ、特定タイミングにおけるレグLG2の通流率をゼロにまで低下させても良い。
<第2実施形態>
本発明の第2実施形態を説明する。第2実施形態及び後述の第3〜第9実施形態は第1実施形態を基礎とする実施形態であり、第2〜第9実施形態において特に述べない事項に関しては、特に記述無き限り且つ矛盾の無い限り、第1実施形態の記載が第2〜第9実施形態にも適用される。
図12は、第2実施形態に係るインバータ装置1aの回路図である。インバータ装置1aは、第1実施形態のインバータ装置1の例であって、図2のインバータ装置1に電流センサSA1及びSB1を追加したものである。
電流センサSA1、SB1は、夫々、リアクトルL1、L2に流れる電流IA1、IB1の瞬時値を検出し、その検出結果を示す信号をPWM制御器13B、13Aに出力する。インバータ装置1aでは、電流センサSA1及びSB1によって検出された電流IA1及びIB1の瞬時値をA相及びB相の電流情報として用いた上で、第1実施形態で述べた各種の動作を行う。故に、インバータ装置1aでは、電流IA1及びIB1が、夫々、上述のA相参照電流及びB相参照電流として機能する。
<第3実施形態>
本発明の第3実施形態を説明する。図13は、第3実施形態に係るインバータ装置1bの回路図である。インバータ装置1bは、第1実施形態のインバータ装置1の例であって、図2のインバータ装置1に電流センサSA2及びSB2を追加したものである。
電流センサSA2は、電力線30Aを流れる電流であって、且つ、レグLG0〜LG2、リアクトルL0〜L2及びコンデンサC0〜C2を有して成る回路と負荷LD1との間に流れる電流IA2の瞬時値を検出し、その検出結果を示す信号をPWM制御器13Bに出力する。電流センサSB2は、電力線30Bを流れる電流であって、且つ、レグLG0〜LG2、リアクトルL0〜L2及びコンデンサC0〜C2を有して成る回路と負荷LD2との間に流れる電流IB2の瞬時値を検出し、その検出結果を示す信号をPWM制御器13Aに出力する。インバータ装置1bでは、電流センサSA2及びSB2によって検出された電流IA2及びIB2の瞬時値をA相及びB相の電流情報として用いた上で、第1実施形態で述べた各種の動作を行う。故に、インバータ装置1bでは、電流IA2及びIB2が、夫々、上述のA相参照電流及びB相参照電流として機能する。
<第4実施形態>
本発明の第4実施形態を説明する。図14は、第4実施形態に係るインバータ装置1cの回路図である。インバータ装置1cは、第1実施形態のインバータ装置1の例であって、図2のインバータ装置1に電流センサSA3及びSB3を追加したものである。
電流センサSA3、SB3は、夫々、コンデンサC1、C2に流れる電流IA3、IB3の瞬時値を検出し、その検出結果を示す信号をPWM制御器13B、13Aに出力する。インバータ装置1cでは、電流センサSA3及びSB3によって検出された電流IA3及びIB3の瞬時値をA相及びB相の電流情報として用いた上で、第1実施形態で述べた各種の動作を行う。故に、インバータ装置1cでは、電流IA3及びIB3が、夫々、上述のA相参照電流及びB相参照電流として機能する。
<第5実施形態>
本発明の第5実施形態を説明する。図15は、第5実施形態に係るインバータ装置1dの回路図である。インバータ装置1dは、第1実施形態のインバータ装置1の例であって、図2のインバータ装置1に電流センサSA4及びSB4を追加したものである。
電流センサSA4は、電力線30Aの内、電流IA1及びIA3の合成電流が流れる配線上に設けられ(図12及び図14参照)、その配線に流れる電流(即ち、電流IA1及びIA3の合成電流)IA4の瞬時値を検出して、その検出結果を示す信号をPWM制御器13Bに出力する。電流センサSB4は、電力線30Bの内、電流IB1及びIB3の合成電流が流れる配線上に設けられ(図12及び図14参照)、その配線に流れる電流(即ち、電流IB1及びIB3の合成電流)IB4の瞬時値を検出して、その検出結果を示す信号をPWM制御器13Aに出力する。インバータ装置1dでは、電流センサSA4及びSB4によって検出された電流IA4及びIB4の瞬時値をA相及びB相の電流情報として用いた上で、第1実施形態で述べた各種の動作を行う。故に、インバータ装置1dでは、電流IA4及びIB4が、夫々、上述のA相参照電流及びB相参照電流として機能する。
<第6実施形態>
本発明の第6実施形態を説明する。図16は、第6実施形態に係るインバータ装置1eの回路図である。インバータ装置1eは、第1実施形態のインバータ装置1の例であって、図2のインバータ装置1に電流センサSA5及びSB5を追加したものである。
電流センサSA5は、コンデンサC0と電力線30Aを接続する配線上に設けられ、その配線に流れる電流IA5(即ち、コンデンサC0に流れる電流)の瞬時値を検出して、その検出結果を示す信号をPWM制御器13Bに出力する。電流センサSB5は、コンデンサC0と電力線30Bを接続する配線上に設けられ、その配線に流れる電流IB5(即ち、コンデンサC0に流れる電流)の瞬時値を検出して、その検出結果を示す信号をPWM制御器13Aに出力する。インバータ装置1eでは、電流センサSA5及びSB5によって検出された電流IA5及びIB5の瞬時値をA相及びB相の電流情報として用いた上で、第1実施形態で述べた各種の動作を行う。故に、インバータ装置1eでは、電流IA5及びIB5が、夫々、上述のA相参照電流及びB相参照電流として機能する。
尚、電流センサSA5及びSB5の検出対象は同じであるため、電流センサSA5及びSB5の一方を割愛しても良い(後述の第8及び第9実施形態においても同様)。電流センサSB5を割愛する場合、電流IA5の瞬時値をA相及びB相の電流情報として用いれば良く、電流センサSA5を割愛する場合、電流IB5の瞬時値をA相及びB相の電流情報として用いれば良い。
<第7実施形態>
本発明の第7実施形態を説明する。電圧変動抑制機能を作用及び効果を確認する第1及び第2シミュレーションを行った。
第1シミュレーションでは、インバータ装置1として図13のインバータ装置1bを用い且つ電圧変動抑制機能の第1実現方法を用いており、それらの点を除き、第1シミュレーションの条件は上述の基本シミュレーションのそれと同じである。第1シミュレーションでは、30A(アンペア)以上の電流IA2が検出されたときに、レグLG2の通流率をゼロにする制御を行った。
図17のグラフ410に第1シミュレーションの結果を示す。グラフ410において、波形410A及び410Bは、シミュレーション区間における交流電圧VA及びVBの波形であり、波形415は、シミュレーション区間における電流IA2の波形である。図17では、グラフ410と比較するためにグラフ420も示されている。グラフ420の作成時においては、電圧変動抑制機能をオフ(無効)にした。波形420A、420B及び425が、夫々、波形410A、410B及び415に対応している。電圧変動抑制機能をオン(有効)にすることにより、破線円417の部分において5V程度の電圧抑制が得られていることが分かる。
第2シミュレーションでは、インバータ装置1として図14のインバータ装置1cを用い且つ電圧変動抑制機能の第1実現方法を用いており、それらの点を除き、第2シミュレーションの条件は上述の基本シミュレーションのそれと同じである。第2シミュレーションでも、30A(アンペア)以上の電流IA3が検出されたときに、レグLG2の通流率をゼロにする制御を行った。
図18のグラフ430に第2シミュレーションの結果を示す。グラフ430において、波形430A及び430Bは、シミュレーション区間における交流電圧VA及びVBの波形であり、波形435は、シミュレーション区間における電流IA3の波形である。図18では、グラフ430と比較するためにグラフ440も示されている。グラフ440の作成時においては、電圧変動抑制機能をオフ(無効)にした。波形440A、440B及び445が、夫々、波形430A、430B及び435に対応している。電圧変動抑制機能をオン(有効)にすることにより、破線円437の部分において5V程度の電圧抑制が得られていることが分かる。
<第8実施形態>
本発明の第8実施形態を説明する。第2〜第6実施形態の内、任意の2つ、3つ又は4つの実施形態を組みあわせても良いし、第2〜第6実施形態の全てを組み合わせても良い。図19は、第2〜第6実施形態の全てを組み合わせて形成されたインバータ装置1hの回路図である。インバータ装置1hは、第1実施形態のインバータ装置1の例であって、図2のインバータ装置1に、第2〜第6実施形態で述べた電流センサSA1〜SA5及びSB1〜SB5を追加したものである。尚、図19では、図面の煩雑化防止のため、各電流センサとPWM制御器13A又は13Bが接続される様子の図示を割愛している(後述の図20でも同様)。
インバータ装置1hでは、電流IA1〜IA5の内の任意の2つ、3つ若しくは4つ、又は、電流IA1〜IA5の全てを、A相参照電流(A相の電流情報)に含めて、第1実施形態で述べた各種の動作を行うことができる。同様に、電流IB1〜IB5の内の任意の2つ、3つ若しくは4つ、又は、電流IB1〜IB5の全てを、B相参照電流(B相の電流情報)に含めて、第1実施形態で述べた各種の動作を行うことができる。
<第9実施形態>
本発明の第9実施形態を説明する。上述の各実施形態にて述べた事項を、ハーフブリッジ方式の単相三線式インバータ装置に適用してもよい。図20は、ハーフブリッジ方式の単相三線式インバータ装置としての、自立運転が可能なインバータ装置1Jの回路図である。インバータ装置1Jでは、図19のインバータ装置1hを基準として、直流電源2及びレグLG0の代わりに直流電源61及び62の直列接続回路とコンデンサ63及び64の直列接続回路が設けられている。この点を除き、インバータ装置1h及び1J間で回路構成は同じである。但し、インバータ装置1Jでは、中性線30Nが、リアクトルL0を介して、コンデンサ63及び64間の接続点と直流電源61及び62間の接続点に共通接続されている。
直流電源61及び62は直流電源2と同様の直流電源であり、直流電源61及び62の各々がVDC/2の直流電圧を出力する。直流電源62が直流電源61よりも高電圧側に位置する。従って、直流電源61の負出力端子が配線3に接続されると共に直流電源62の正出力端子が配線4に接続され、直流電源61の正出力端子及び直流電源62の負出力端子が互いに接続される。コンデンサ63は直流電源61に並列接続され、コンデンサ64は直流電源62に並列接続される。インバータ装置1JにはレグLG0が存在しないため、インバータ装置1Jにおいて、レグLG0をパルス幅変調するためのスイッチング制御は当然に不要である。レグLG0へのスイッチング制御が無いことを除き、インバータ装置1Jにおける各部位の動作は、インバータ装置1h(図19)のそれと同様であり、第1〜第6及び第8実施形態の記載が第9実施形態に適用される。
<変形等>
本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。
上述の各インバータ装置では、直流/交流変換のみが行われているが、交流/交流変換が行われても良い。即ち、上述の各インバータ装置(1、1a〜1e、1h、1J)において、直流電源2、61及び62は、インバータ装置に供給された交流電圧を整流することで得られても良い。この場合、供給された交流電圧から直流電圧VDC又はVDC/2を得るコンバータが、インバータ装置(1、1a〜1e、1h、1J)に付加される。
上述の各実施形態では、レグ(LG0〜LG2)を形成するスイッチング素子がIGBTであることを想定したが、レグ(LG0〜LG2)を形成するスイッチング素子は、IGBT以外の任意の種類の半導体スイッチング素子(電界効果トランジスタ等)であっても良いし、リレー等の機械式のスイッチング素子であっても良い。
<発明内容の考察>
以下、本発明の内容について考察する。尚、以下の考察の文章中において、カッコ内に示された符号は、第1相がA相であると仮定した場合の符号であるが、第1相はB相でありうる。
本発明の一側面に係るインバータ装置は、直流電圧に基づき、中性線(30N)と第1線(30A)、第2線(30B)との間に、第1相、第2相の交流電圧(VA、VB)を生成するインバータ装置(1、1a〜1e、1h、1J)であって、第1相用リアクトル(L1)を介して前記第1線に接続され、前記直流電圧をパルス幅変調することで前記第1相の交流電圧を生成する第1相用レグ(LG1)と、第2相用リアクトル(L2)を介して前記第2線に接続され、前記直流電圧をパルス幅変調することで前記第2相の交流電圧を生成する第2相用レグ(LG2)と、前記パルス幅変調によって前記第1相用レグ及び第2相用レグを制御するとともに、前記第1相の電流情報に基づき前記第1相にサージ電流が生じているか否かを検出し、その検出結果に応じて前記第2相用レグの通流率を変更する制御部(10)と、を備えている。
これにより、第1相のサージ電流によって誘発される第2相の電圧変動を抑制することが可能になる。当該電圧変動には過電圧が含まれうる。このため、第2相の過電圧保護が作動することによるインバータ装置自体の動作停止や、部品の破損、及び、第2相の負荷としての家電機器等の動作停止や破損などを防止することが期待される。
具体的には例えば、前記制御部は、前記第1相に前記サージ電流が検出されたとき、前記サージ電流の非検出状態を基準として前記第1相の交流電圧(VA)の大きさが低下するように前記第1相用レグ(LG1)を制御する一方で、前記サージ電流の非検出状態を基準として前記第2相用レグ(LG2)の通流率(αP、αN)を変更しても良い。
第1相においてサージ電流が検出されたとき、上記の如く第1相用レグを制御することで、サージ電流が抑制される方向に作用する。但し、このような制御を行うと第2相に電圧変動が生じることがあり、時として、第2相に過電圧が生じることがある。そこで、第1相においてサージ電流が検出されたときには、第2相用レグの通流率を変更する制御も行う。これにより、第2相に過電圧が生じることが抑制される。
より具体的には例えば、前記第1相の電流情報は、前記第1線に含まれる配線であって且つ前記第1相用リアクトルと前記第1相の交流電圧を受ける第1相負荷(LD1)との間の配線に流れる電流(IA1、IA2、IA4)の情報、及び、前記第1線と前記中性線又は前記第2線との間に接続されるコンデンサに流れる電流(IA3、IA5)の情報の内、少なくとも1つを含んでいて良い。
それらの電流は第1相の電流状態を示しているため、上述の電圧変動の抑制作用を得ることが可能になる。
より具体的には例えば、前記第1線及び前記中性線間に第1相用コンデンサ(C1)が接続されるとともに、前記第1線及び前記第2線間に相間コンデンサ(C0)が接続され、前記第1相の電流情報は、前記第1相用リアクトルに流れる第1電流(IA1)の情報と、前記第1相用リアクトル及び前記第1相用コンデンサを有する回路と前記第1相の交流電圧を受ける第1相負荷(LD1)との間に流れる第2電流(IA2)の情報と、前記第1相用コンデンサに流れる第3電流(IA3)の情報と、前記第1電流及び第3電流の合成電流である第4電流(IA4)の情報と、前記相間コンデンサに流れる第5電流(IA5)の情報の内、少なくとも1つを含んでいて良い。
第1、第2、第3、第4又は第5電流は、第1相の電流状態を示しているため、上述の電圧変動の抑制作用を得ることが可能になる。
そして例えば、前記制御部は、前記第1相の電流情報に対応する参照電流の大きさが所定の上限値(ITH1)より大きいとき、前記第1相にサージ電流が生じていると判断し、前記参照電流の大きさが前記上限値以下のときとの比較において前記第2相用レグ(LG2)の通流率(αP、αN)を低下させると良い。
このような通流率の低下により、第2相に誘発されうる過電圧の抑制が図られる。
或いは例えば、前記制御部は、前記第1電流〜第5電流の何れかである参照電流の大きさが所定の上限値(ITH1)より大きいとき、前記第1相にサージ電流が生じていると判断し、前記参照電流の大きさが前記上限値以下のときとの比較において前記第2相用レグ(LG2)の通流率(αP、αN)を低下させると良い。
このような通流率の低下により、第2相に誘発されうる過電圧の抑制が図られる。
この際例えば、前記制御部は、前記参照電流の大きさが前記上限値より大きいときにおける前記通流率の低下量を、前記参照電流の大きさ及び前記上限値間の差に応じて設定しても良い。
これにより、サージ電流の程度に応じた適切な通流率低下を実現することができる。
より具体的には例えば、前記制御部は、前記低下量を前記差の増大に伴って増大させことができる。
前記差が増大するにつれて第2相の過電圧がより誘発されやすくなるが、前記差の増大に伴う前記低下量の増大により、第2相の過電圧発生を抑制する作用が強まる。
また例えば、前記制御部は、前記第1相の電流情報に対応する参照電流の変化の傾きの大きさが所定の上限値(ITH2)より大きいとき、前記第1相にサージ電流が生じていると判断し、前記傾きの大きさが前記上限値以下のときとの比較において前記第2相用レグ(LG2)の通流率(αP、αN)を低下させても良い。
このような通流率の低下により、第2相に誘発されうる過電圧の抑制が図られる。
或いは例えば、前記制御部は、前記第1電流〜第5電流の何れかである参照電流の変化の傾きの大きさが所定の上限値(ITH2)より大きいとき、前記第1相にサージ電流が生じていると判断し、前記傾きの大きさが前記上限値以下のときとの比較において前記第2相用レグ(LG2)の通流率(αP、αN)を低下させても良い。
このような通流率の低下により、第2相に誘発されうる過電圧の抑制が図られる。
この際例えば、前記制御部は、前記参照電流の変化の傾きの大きさが前記上限値より大きいときにおける前記通流率の低下量を、前記傾きの大きさ及び前記上限値間の差に応じて設定しても良い。
これにより、サージ電流の程度に応じた適切な通流率低下を実現することができる。
より具体的には例えば、前記制御部は、前記低下量を前記差の増大に伴って増大させことができる。
前記差が増大するにつれて第2相の過電圧がより誘発されやすくなるが、前記差の増大に伴う前記低下量の増大により、第2相の過電圧発生を抑制する作用が強まる。
1、1a〜1e、1h、1J インバータ装置
2 直流電源
10 制御部
10A A相制御部
10B B相制御部
30A、30B 電力線
30N 中性線
LG0〜LG2 レグ
L0〜L2 リアクトル
C0〜C2 コンデンサ
LD1、LD2 負荷
SA1〜SA5、SB1〜SB5 電流センサ

Claims (5)

  1. 直流電圧に基づき、中性線と第1線、第2線との間に、第1相、第2相の交流電圧を生成するインバータ装置であって、
    第1相用リアクトルを介して前記第1線に接続され、前記直流電圧をパルス幅変調することで前記第1相の交流電圧を生成する第1相用レグと、
    第2相用リアクトルを介して前記第2線に接続され、前記直流電圧をパルス幅変調することで前記第2相の交流電圧を生成する第2相用レグと、
    前記パルス幅変調によって前記第1相用レグ及び第2相用レグを制御するとともに、前記第1相の電流情報に基づき前記第1相にサージ電流が生じているか否かを検出し、その検出結果に応じて前記第2相用レグの通流率を変更する制御部と、を備えた
    ことを特徴とするインバータ装置。
  2. 前記制御部は、前記第1相に前記サージ電流が検出されたとき、前記サージ電流の非検出状態を基準として前記第1相の交流電圧の大きさが低下するように前記第1相用レグを制御する一方で、前記サージ電流の非検出状態を基準として前記第2相用レグの通流率を変更する
    ことを特徴とする請求項1に記載のインバータ装置。
  3. 前記第1相の電流情報は、
    前記第1線に含まれる配線であって且つ前記第1相用リアクトルと前記第1相の交流電圧を受ける第1相負荷との間の配線に流れる電流の情報、及び、
    前記第1線と前記中性線又は前記第2線との間に接続されるコンデンサに流れる電流の情報の内、少なくとも1つを含む
    ことを特徴とする請求項1又は2に記載のインバータ装置。
  4. 前記制御部は、前記第1相の電流情報に対応する参照電流の大きさが所定の上限値より大きいとき、前記第1相にサージ電流が生じていると判断し、前記参照電流の大きさが前記上限値以下のときとの比較において前記第2相用レグの通流率を低下させる
    ことを特徴とする請求項3に記載のインバータ装置。
  5. 前記制御部は、前記第1相の電流情報に対応する参照電流の変化の傾きの大きさが所定の上限値より大きいとき、前記第1相にサージ電流が生じていると判断し、前記傾きの大きさが前記上限値以下のときとの比較において前記第2相用レグの通流率を低下させる
    ことを特徴とする請求項3に記載のインバータ装置。
JP2013127631A 2013-06-18 2013-06-18 インバータ装置 Active JP6141697B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013127631A JP6141697B2 (ja) 2013-06-18 2013-06-18 インバータ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013127631A JP6141697B2 (ja) 2013-06-18 2013-06-18 インバータ装置

Publications (2)

Publication Number Publication Date
JP2015002657A true JP2015002657A (ja) 2015-01-05
JP6141697B2 JP6141697B2 (ja) 2017-06-07

Family

ID=52296874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013127631A Active JP6141697B2 (ja) 2013-06-18 2013-06-18 インバータ装置

Country Status (1)

Country Link
JP (1) JP6141697B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016063575A (ja) * 2014-09-16 2016-04-25 シャープ株式会社 パワーコンディショナ
JP2019176635A (ja) * 2018-03-28 2019-10-10 Tdk株式会社 電力変換装置
US10601342B2 (en) 2018-03-28 2020-03-24 Tdk Corporation Power conversion device
JP2021191187A (ja) * 2020-06-03 2021-12-13 住友電気工業株式会社 電力変換装置及びその運転方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07107672A (ja) * 1993-09-30 1995-04-21 Sharp Corp 系統連系型逆変換装置
JPH0898549A (ja) * 1994-09-27 1996-04-12 Sharp Corp インバータ装置
JP2002112459A (ja) * 2000-09-29 2002-04-12 Canon Inc 太陽電池モジュールおよび発電装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07107672A (ja) * 1993-09-30 1995-04-21 Sharp Corp 系統連系型逆変換装置
JPH0898549A (ja) * 1994-09-27 1996-04-12 Sharp Corp インバータ装置
JP2002112459A (ja) * 2000-09-29 2002-04-12 Canon Inc 太陽電池モジュールおよび発電装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016063575A (ja) * 2014-09-16 2016-04-25 シャープ株式会社 パワーコンディショナ
JP2019176635A (ja) * 2018-03-28 2019-10-10 Tdk株式会社 電力変換装置
US10454389B1 (en) 2018-03-28 2019-10-22 Tdk Corporation Power conversion device
US10601342B2 (en) 2018-03-28 2020-03-24 Tdk Corporation Power conversion device
JP2021191187A (ja) * 2020-06-03 2021-12-13 住友電気工業株式会社 電力変換装置及びその運転方法
JP7347338B2 (ja) 2020-06-03 2023-09-20 住友電気工業株式会社 電力変換装置及びその運転方法

Also Published As

Publication number Publication date
JP6141697B2 (ja) 2017-06-07

Similar Documents

Publication Publication Date Title
US20130114312A1 (en) System and Method for Power Conversion for Renewable Energy Sources
JP6141697B2 (ja) インバータ装置
JP2014087160A (ja) 電力変換装置
Mnati et al. Analytical and calculation DC-link capacitor of a three-phase grid-tied photovoltaic inverter
JP2013021905A (ja) Dc−acコンバーター
JP6316152B2 (ja) パワーコンディショナ
Garcia et al. Modeling and control design of the six-phase interleaved double dual boost converter
CN103532423B (zh) 一种静止坐标系下复合控制电流源型并网逆变器
CN104205597A (zh) 功率转换装置
Rajesh et al. Power quality improvement in switched reluctance motor drive using Vienna rectifier
Lee et al. Single-stage common-ground boost inverter (S 2 CGBI) for solar photovoltaic systems
TWI414144B (zh) Fifth order power converter
JP5647449B2 (ja) インバータ装置、および、このインバータ装置を備えた系統連系インバータシステム
Wijaya et al. Reducing induction motor starting current using magnetic energy recovery switch (MERS)
Rajendran et al. Open Switch Fault-Tolerant VOC-PI Controller based Vienna Rectifier for EV Charging Stations
JP2017038435A (ja) 電力変換装置
Ayswarya et al. Leakage current suppression for transformerless inverter for grid connected PV power systems
Thankachan et al. A novel switching scheme for Three phase PWM AC Chopper fed induction motor
Zhu et al. Neutral-point voltage waveform control method for mitigating the low-frequency ripple current in E-capless full-bridge inverter
Siriwattanasit et al. Performance comparison between HERIC and Z-source single-phase transformerless inverters
JP2020191725A (ja) 電力変換装置
Maitra et al. A Transformerless Doubly Boost DC-DC Converter for grid connetced solar photovoltaic systems
JP6285803B2 (ja) 電力変換装置
JP6025663B2 (ja) 無停電電源装置
JPWO2014118818A1 (ja) 電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170328

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20170328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170508

R150 Certificate of patent or registration of utility model

Ref document number: 6141697

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150